CN105529267A - 一种mosfet器件及其制造方法、电子装置 - Google Patents

Abstract

本发明提供一种MOSFET器件及其制造方法、电子装置，所述方法包括：提供半导体衬底，所述半导体衬底包括多种阈值电压区域；在所述半导体衬底上形成栅氧化层；向所述栅氧化层和所述半导体衬底注入氟离子；在所述栅氧化层上形成栅极材料层；以及分别进行各阈值电压区域的源/漏形成工艺。采用本发明的方法可以抑制MOSFET器件的HCI效应和NBTI效应、提高器件的可靠性、改善器件的性能，同时还可以节省MOSFET器件的制造成本。

Description

一种MOSFET器件及其制造方法、电子装置

技术领域

本发明涉及半导体技术领域，具体而言涉及一种MOSFET器件及其制造方法、电子装置。

背景技术

随着半导体集成电路的集成度不断提高，金属-氧化物-半导体场效应晶体管(MOSFET)器件的特征尺寸越来越小。在器件尺寸缩小时，其工作电压却不能同比例地降低，使得栅氧化层的电场相对升高，这导致一些器件可靠性问题，诸如热载流子注入(HotCarrierInjection，HCI)效应和负偏压温度不稳定性(NegativeBiasTemperatureInstability，NBTI)效应等进一步恶化。在MOSFET器件中，源漏之间的大沟道电场会加速载流子，使其有效温度高于晶格的温度，形成热载流子，也称高能载流子。这些热载流子从电场获得能量，可注入到栅极或栅氧化层中，影响器件的性能，这种效应即被称为HCI效应。热载流子会造成Si衬底和SiO₂栅氧化层界面处的能键断裂，产生氧化层陷阱电荷和界面态，影响载流子的迁移率，并导致晶体管的阈值电压、漏极电流和跨导等的漂移，最终使器件失效。NBTI效应是指在高温下对PMOS器件施加负栅压而引起的一系列电学参数的退化，表现为栅电流增大、阈值电压向负方向漂移、亚阈值斜率减小、跨导和漏电流变小等，这给PMOS器件的性能带来负面的影响。NBTI效应的产生主要由于Si/SiO₂界面态的形成，而氢气和水汽是引起NBTI的两种主要物质。NBTI产生的原因归结于PMOS管在高温负栅压下反型层的空穴受到热激发，遂穿到Si/SiO₂界面，由于在界面存在大量的Si-H键，热激发的空穴与Si-H键作用生成H原子，从而在界面留下悬挂键，而由于H原子的不稳定性，两个H原子就会结合，以氢气分子的形式释放，通过扩散而远离硅氧化层界面，从而引起阈值电压的负向漂移。

当半导体工艺的技术节点发展到28nm时，栅氧化层的厚度已减小到约30埃，甚至可达到20埃左右。随着栅氧化层的厚度减小，HCI和NBTI效应对MOSFET器件的可靠性的影响也越来越大，如何有效抑制HCI和NBTI效应成为半导体行业面临的严峻挑战。

在现有技术中，通常在栅极结构形成之后通过浅掺杂(LDD)工艺进行离子注入来改善HCI和NBTI效应。通常同一晶片上存在多个不同阈值电压区域，例如输入输出区域和核心器件区域。输入输出区域的阈值电压(例如2.5V)一般高于核心器件区域的阈值电压(例如1.2V)。在半导体制程中，分别进行每个区域的光刻、刻蚀、离子注入等工艺步骤。因此，在整个制程中，需要通过多次进行不同区域的LDD工艺来注入离子，使得半导体制造成本上升。

发明内容

针对现有技术的不足，本发明提供了一种MOSFET器件的制造方法，包括：提供半导体衬底，所述半导体衬底包括多种阈值电压区域；在所述半导体衬底上形成栅氧化层；向所述栅氧化层和所述半导体衬底注入氟离子注入；在所述栅氧化层上形成栅极材料层；以及分别进行各阈值电压区域的源/漏形成工艺。

可选地，所述氟离子注入的剂量范围是1E15cm^-2～5E15cm^-2。

可选地，所述氟离子注入的能量范围是1Kev～8Kev。

可选地，所述栅极材料层是多晶硅层。

可选地，所述方法进一步包括：在形成所述栅极材料层之后，在所述栅极材料层两侧形成偏移侧墙。

可选地，所述阈值电压区域包括核心器件区域和输入输出区域。

可选地，所述栅氧化层是氧化硅层。

根据本发明的另一方面，提供了一种根据上述方法制造的MOSFET器件。

根据本发明的又一方面，提供了一种电子装置，包括根据上述方法制造的所述MOSFET器件。

根据本发明提供的MOSFET器件的制造方法，对于具有多种阈值电压区域的器件，在形成栅极材料层之前，一次性地向栅氧化层和衬底注入氟离子，使得在源/漏形成期间，不再需要多次进行LDD工艺以分别为各阈值电压区域掺杂氟离子。因此，采用本发明的方法可以抑制MOSFET器件的HCI效应和NBTI效应、提高器件的可靠性、改善器件的性能，同时还可以节省MOSFET器件的制造成本。

为了使本发明的目的、特征和优点更明显易懂，特举较佳实施例，并结合附图，做详细说明如下。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中：

图1a-1f示出根据本发明一个实施例的MOSFET器件的制造方法的关键步骤中所获得的MOSFET器件的剖面示意图；以及

图2示出根据本发明实施例的MOSFET器件的制造方法的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的MOSFET器件的制造方法。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。

应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。

实施例一

下面，参照图1a-1f以及图2来描述本发明提出的MOSFET器件的制造方法的详细步骤。本文所述的MOSFET器件例如是PMOS器件。

图1a-1f示出根据本发明一个实施例的MOSFET器件的制造方法的关键步骤中所获得的MOSFET器件的剖面示意图。

首先，参考图1a，提供半导体衬底101，所述半导体衬底101包括多种阈值电压区域。所述半导体衬底101的构成材料可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本发明一个实施例中，所述半导体衬底101为硅衬底。所述半导体衬底101可以被划分成多种阈值电压区域，在每个区域上可以形成有阈值电压不同的MOSFET器件。所述阈值电压区域例如包括核心器件区域和输入输出区域。在输入输出区域(IO区域)上可以形成外围电路(即输入输出电路)，其阈值电压一般采用高电压，例如1.8V、2.5V、3.3V等。在核心器件区域上可以形成核心电路，其阈值电压一般采用低电压，例如1.0V、1.2V、1.5V等。对于核心电路，可以进一步分为标准电压区域(SVT区域)和低压区域(LVT区域)。

接下来，继续参考图1a，在所述半导体衬底101上形成栅氧化层102。可选地，所述栅氧化层102的材料为SiO2。所述栅氧化层102可以采用沉积或者热氧化生长的方法形成。采用热氧化生长的方法可以获得高质量的栅氧化层，因此可以采用本领域技术人员所习知的氧化工艺诸如炉管氧化、快速热退火氧化(RTO)、原位水蒸气氧化(ISSG)等形成栅氧化层102。

接下来，参考图1b，向所述栅氧化层和所述半导体衬底注入氟离子。在一个实施例中，氟离子注入的剂量范围可以是1E15cm^-2～5E15cm^-2，注入的能量范围可以是1Kev～8Kev。氟离子注入的方向可以垂直于栅氧化层102的表面。氟离子注入之后，其扩散至栅氧化层102和半导体衬底101之间的界面处。由于Si离子为正离子，而F为负离子，因此所形成的F-Si键较稳定，其替代了栅氧化层界面中的H-Si键，使得界面处的陷阱密度相对较小。因此，当MOSFET器件工作时，栅极加工作电压、电子通过栅氧化层时，电子被F-Si键捕捉到的机率降低。稳定的界面态可以使得HCI效应和NBTI效应均得到改善，从而提高半导体器件的可靠性。

接下来，参考图1c，在所述栅氧化层102上形成栅极材料层103。图1c中仅示出一个栅极材料层作为示例，但是可以理解，在不同的阈值电压区域，可以形成不同器件的栅极材料层。在一个实施例中，栅极材料层103由多晶硅材料组成，一般也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极材料层103的材料。栅极材料层103优选的形成方法包括化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等一般相似方法。栅极材料层102的厚度以小于约1200埃为佳。

在一个实施例中，在形成所述栅极材料层103之后，在所述栅极材料层103两侧形成偏移侧墙104。所述偏移侧墙104的材料例如是氮化硅、氧化硅或者氮氧化硅等绝缘材料。随着器件尺寸的进一步变小，器件的沟道长度越来越小，源漏极的离子注入深度也越来越小。偏移侧墙的作用在于提高形成的晶体管的沟道长度，减小短沟道效应和由于短沟道效应引起的HCI效应。在栅极结构两侧形成偏移侧墙的工艺例如CVD法。本实施例中，所述偏移侧墙104的厚度可以小到80埃。

接下来，分别进行各阈值电压区域的源/漏形成工艺。作为示例，以图1d-1f示出该过程。其中，图1d示出输入输出区域(IO区域)的源/漏形成工艺。图1e示出标准电压区域(SVT区域)的源/漏形成工艺。图1f示出低压区域(LVT区域)的源/漏形成工艺。源/漏形成工艺具体以下述步骤进行。首先进行离子注入工艺，以于栅极周围的半导体衬底中形成源极/漏极区域。紧接着进行快速升温退火工艺，利用900℃至1050℃的高温来活化源极/漏极区域内的掺杂质，并同时修补在各离子注入工艺中受损的半导体衬底表面的晶格结构。其中在源/漏形成期间不需采用LDD工艺进行氟离子的掺杂。

在现有技术中，在形成每个区域的源/漏极之前，会采用LDD工艺来抑制HCI效应。因此，如果执行了三个阈值电压器件区域的源/漏形成工艺，则需要执行三次LDD工艺来掺杂氟离子。在本发明的实施例中，由于在形成栅极材料层103之前，已经在栅氧化层102和衬底101中一次性地注入了氟离子，因此之后在源/漏形成期间，不再需要通过LDD工艺分别为各阈值电压区域掺杂氟离子。因此，采用本发明的方法可以抑制MOSFET器件的HCI效应和NBTI效应、提高器件的可靠性、改善器件的性能，同时还可以节省MOSFET器件的制造成本。

图2示出根据本发明实施例的MOSFET器件的制造方法200的流程图。方法200包括以下步骤：

步骤S201：提供半导体衬底，所述半导体衬底包括多种阈值电压区域。

步骤S202：在所述半导体衬底上形成栅氧化层。

步骤S203：向所述栅氧化层和所述半导体衬底注入氟离子。

步骤S204：在所述栅氧化层上形成栅极材料层。

步骤S205：分别进行各阈值电压区域的源/漏形成工艺。

实施例二

本发明还提供了一种MOSFET器件，所述MOSFET器件选用上述实施例所述的方法制造。采用本发明的方法所制造的MOSFET器件在形成栅极材料层之前，在栅氧化层和衬底中一次性地注入了氟离子。因此，所述MOSFET器件具有改善的HCI效应和NBTI效应，并且具有较高的器件性能和较低的制造成本。

实施例三

本发明还提供了一种电子装置，包括MOSFET器件。其中，MOSFET器件为实施例二所述的MOSFET器件，或根据实施例一所述的制造方法得到的MOSFET器件。

本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述MOSFET器件的中间产品。本发明实施例的电子装置，由于使用了上述的MOSFET器件，因而具有更好的性能和更低的制造成本。

本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种MOSFET器件的制造方法，包括：

提供半导体衬底，所述半导体衬底包括多种阈值电压区域；

在所述半导体衬底上形成栅氧化层；

向所述栅氧化层和所述半导体衬底注入氟离子；

在所述栅氧化层上形成栅极材料层；以及

分别进行各阈值电压区域的源/漏形成工艺。

2.根据权利要求1所述的方法，其特征在于，所述氟离子注入的剂量范围是1E15cm^-2～5E15cm^-2。

3.根据权利要求1所述的方法，其特征在于，所述氟离子注入的能量范围是1Kev～8Kev。

4.根据权利要求1所述的方法，其特征在于，所述栅极材料层是多晶硅层。

5.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：在形成所述栅极材料层之后，在所述栅极材料层两侧形成偏移侧墙。

6.根据权利要求1所述的方法，其特征在于，所述阈值电压区域包括核心器件区域和输入输出区域。

7.根据权利要求1所述的方法，其特征在于，所述栅氧化层是氧化硅层。

8.一种采用权利要求1-7之一所述的方法制造的MOSFET器件。

9.一种电子装置，所述电子装置包括权利要求8所述的MOSFET器件。