CN102709186A

CN102709186A - 减小器件负偏压温度不稳定性效应的方法及器件制造方法

Info

Publication number: CN102709186A
Application number: CN2012100090992A
Authority: CN
Inventors: 张冬明
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2012-01-12
Filing date: 2012-01-12
Publication date: 2012-10-03

Abstract

本发明提供了一种减小器件负偏压温度不稳定性效应的方法及器件制造方法。根据本发明的减小器件负偏压温度不稳定性效应的方法包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。根据本发明，通过在多晶硅淀积后的离子注入工艺中注入氘(D)，把氘注入到SiO₂/Si界面形成Si-D键，用以钝化SiO₂/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高PMOS器件中的NBTI性能，进而提高PMOS器件性能。

Description

减小器件负偏压温度不稳定性效应的方法及器件制造方法

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种减小器件负偏压温度不稳定性效应的方法以及采用了该减小器件负偏压温度不稳定性效应的方法的半导体器件制造方法。

背景技术

随着超大规模集成电路技术的迅速发展，MOSFET(金属-氧化物-半导体场效应晶体管，简称MOS)器件的尺寸在不断减小。由于MOS晶体管尺寸的急剧减小，栅氧化层的厚度减小至2nm甚至更薄。

在MOS器件按比例缩小尺寸的同时，工作电压并未相应地等比例降低，这使得MOS器件的沟道电场和氧化层电场显著增加，负偏压温度不稳定性(NBTI：Negative Bias Temperature Instability)效应引起的退化日益显著。负偏压温度不稳定性(NBTI)，通常指PMOS管在高温、强场负栅压作用下表现得器件性能退化，电性温度在80-250度的范围内，如图1所示，其中，示出了PMOS布置在衬底的N阱N-Well中、衬底电压Vsub＝0V、源极电压Vs＝漏极电压V_D＝0V、栅极电压大于0V的情况。

NBTI退化表现为器件的关态电流(Ioff)增大，阈值电压(Vth)负向漂移，跨导(Gm)和漏电流(Ids)减小等。此外，为了提高晶体管性能，减小栅氧化层的漏电流，在栅氧化层中引入N原子已经成为一种工艺标准，但是，N原子的引入在一定程度上加剧了器件NBTI退化。

在对NBTI退化机理的研究中，普遍认为是SiO₂/Si界面发生的电化学反应引起的。在NBTI应力过程中，氧化层固定电荷和由于表面空穴参与而产生的界面陷阱(Si₃ΞSi)与是引起NBTI效应的主要原因。而在固定电荷和界面陷阱造成的NBTI效应中Si-H键都起了关键的作用。在NBTI应力条件下，空穴在电场的作用下可以使Si-H键分解，从而形成界面陷阱，如图2所示(示出Silicon(100)界面和Silicon(111)界面)，造成器件的退化。反应方程式如下：

Si₃≡SiH→Si₃≡Si·+H⁰

界面陷阱

Si₃≡SiH+H⁺→Si₃≡Si·+H₂

O₃≡SiH→O₃≡Si·+H⁰

氧化层电荷

O₃≡SiH+H⁺→O₃≡Si·+H₂

但是在CMOS(互补金属-氧化物-半导体)器件栅氧化层中H作为固定电荷和界面陷阱中Si的主要成键物质，是最常见和不可避免的杂质，并在NBTI反应过程中起主要作用。在现在的CMOS工艺流程中，已经采取了相关措施来抑制NBTI效应。

比如在SiO₂/Si界面处通过氘的缺陷钝化，在提高器件可靠性方面有很大优势。因为根据动态同位素效应，打破与氘形成的Si-D键比与氢形成的Si-H键更困难一些。

但是，在工艺中实现这种钝化中也存在着重要的问题。在已有的生产线上，通常是通过栅氧化层在氘中退火来完成界面的氘化。但是随着退火的完成，在随后的工艺中随着温度的升高，将使氘从界面扩散出去，并因而降低了氘所带来的优点。也可以在氘退火之后，通过在栅极之上增加一个扩散阻挡帽(例如，氮化物帽)来保存氘，但是该帽层增加了工艺复杂度和成本。

此外，也有在生产线后段之后执行界面的氘化，但是由于在多晶硅淀积之后以及后端的工艺中诸如膜淀积、刻蚀、离子注入和清洗等中存在氢，大多数界面缺陷可能已经被氢钝化，所以在上后端工艺之后执行氘退火会导致低氘化效率。

因此，如何提供一种可减小NBTI效应的PMOS管制作方法，已成为业界亟待解决的技术问题。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种减小器件负偏压温度不稳定性效应的方法以及采用了该减小器件负偏压温度不稳定性效应的方法的半导体器件制造方法。

根据本发明的第一方面，提供了一种减小器件负偏压温度不稳定性效应的方法，其包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。

优选地，所述MOS半导体器件为P型MOS半导体器件。

优选地，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入工艺执行氘掺杂。

优选地，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅SiO₂/Si界面形成Si-D键，钝化SiO₂/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。

优选地，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近SiO₂/Si界面或者其附近，并且在界面处氘的浓度达到最高。

根据本发明的第二方面，提供了一种半导体器件制造方法，其包括：进行阱注入形成阱；制作栅极绝缘层；栅极多晶硅的淀积；光刻以形成MOS半导体器件的多晶硅栅极；形成栅极侧墙；形成掺杂源漏结构；源漏注入形成源漏极；以及制作金属前介质、通孔、金属插塞和金属层；其中所述半导体器件制造方法还包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。

优选地，所述MOS半导体器件为P型MOS半导体器件。

根据本发明，根据本发明，通过在多晶硅淀积后的离子注入工艺中增加氘，把氘注入到SiO₂/Si界面形成Si-D键，用以钝化SiO₂/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高PMOS器件中的NBTI性能，进而提高PMOS器件性能。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1是示出了NBTI效应示意图。

图2是Si/SiO₂界面的成键结构。

图3是根据本发明实施例的工艺的制作流程图。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

下面将参考图3来详细描述本发明的实施例。图3是根据本发明实施例的工艺的制作流程图。

参见图3，首先进行步骤S10，进行阱注入形成N型阱。在本实施例中，例如可通过磷掺杂形成N阱。

接着进行步骤S11，制作栅极绝缘层，其中栅极绝缘层为氮氧化硅或氧化硅。

接着继续步骤S12，进行栅极的淀积，淀积的材料是多晶硅。

接着继续步骤S13，用离子注入机进行多晶硅的氘离子的掺杂。如中国专利ZL 200610072641.3(公开号CN 1870243A，发明名称“具有氘化掩埋层的半导体衬底和器件”)所述，对Si材料实行氘的注入是完全可行的。这一步使用至少一个包含氘的化学物质来形成该离子。例如D₂，D₂O，ND₃或者CD₄。优选地，在该步骤中，最好控制离子注入的剂量和能量，使氘在靠近SiO₂/Si界面或者其附近，并且在界面处氘的浓度达到最高。需要注意的是，要在SiN侧墙形成(步骤S15)前完成这一步氘的注入，因为SiN的淀积中有氢的存在，大多数悬挂键已经随着H的饱和，氘难以取代它们，打破与D形成的键比与H形成的键更困难一些。

接着继续步骤S14，多晶硅的光刻形成栅极。

接着继续步骤S15，制作第一栅极侧墙，第一栅极侧墙的形成包括多晶硅栅的氧化和SiN的淀积。

接着继续步骤S16，进行轻掺杂注入形成轻掺杂源漏结构。在本实施例中，例如，所述轻掺杂杂质为氟化硼。

接着继续步骤S17，优选地进一步形成第二侧墙，在某些情况下可能需要该步骤，第二侧墙的形成包括氧化物的淀积，SiN的淀积以及SiN的刻蚀。

接着继续步骤S18，进行源漏注入形成源漏极。在本实施例中，通过P型掺杂注入形成P型的源漏极，所述P型掺杂为硼掺杂。

接着继续步骤S19，最后制作金属前介质、通孔、金属插塞和金属层。

在本发明的实施例中，通过在多晶硅淀积后的离子注入工艺中增加氘，把氘注入到SiO₂/Si界面，用以钝化SiO₂/Si界面的Si悬挂键，也可以取代器件中原有的Si-H键，随着Si悬挂键被D钝化，原有的Si悬挂键正电荷中心不再具有电性，而且Si-D键不易断裂，从而提高PMOS器件中的NBTI性能，进而提高PMOS器件性能。与传统的工艺相比，该工艺具有工艺简单、易于实现等特点。

在本发明的另一实施例中，对于MOS半导体器件的其它具体制造工艺过程，可以简单地进行如下改进，即：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。由此，可提供一种减小器件负偏压温度不稳定性效应的方法，并且可将上述减小器件负偏压温度不稳定性效应的方法应用至各种具体的器件制造工艺中，由此采用根据本发明实施例的减小器件负偏压温度不稳定性效应的方法并不限于图3所示的具体步骤，而是可以在本发明的范围作出一些修改或者变化。

可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims

1.一种减小器件负偏压温度不稳定性效应的方法，其特征在于包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。

2.根据权利要求1所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，所述MOS半导体器件为P型MOS半导体器件。

3.根据权利要求1或2所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入工艺执行氘掺杂。

4.根据权利要求3所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅SiO₂/Si界面形成Si-D键，钝化SiO₂/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。

5.根据权利要求1或2所述的减小器件负偏压温度不稳定性效应的方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近SiO₂/Si界面或者其附近，并且在界面处氘的浓度达到最高。

6.一种半导体器件制造方法，其包括：

进行阱注入形成阱；

制作栅极绝缘层；

栅极多晶硅的淀积；

光刻以形成MOS半导体器件的多晶硅栅极；

形成栅极侧墙；

形成掺杂源漏结构；

源漏注入形成源漏极；以及

制作金属前介质、通孔、金属插塞和金属层；

其特征在于，所述半导体器件制造方法还包括：在光刻以形成MOS半导体器件的多晶硅栅极之前，对多晶硅执行氘掺杂，并且在光刻以形成MOS半导体器件的多晶硅栅极之后，形成栅极侧墙。

7.根据权利要求6所述的半导体器件制造方法，其特征在于，所述MOS半导体器件为P型MOS半导体器件。

8.根据权利要求6或7所述的半导体器件制造方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，通过多晶硅的离子注入工艺执行氘掺杂。

9.根据权利要求8所述的半导体器件制造方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，使氘进入多晶硅栅SiO₂/Si界面形成Si-D键，钝化SiO₂/Si界面的Si悬挂键，或者取代器件中原有的Si-H键。

10.根据权利要求6或7所述的半导体器件制造方法，其特征在于，在对多晶硅执行氘掺杂的步骤中，控制离子注入的剂量和能量，以使氘在靠近SiO₂/Si界面或者其附近，并且在界面处氘的浓度达到最高。