CN113745099A - 多晶硅层、其制作方法以及半导体器件 - Google Patents

多晶硅层、其制作方法以及半导体器件 Download PDF

Info

Publication number
CN113745099A
CN113745099A CN202111040563.XA CN202111040563A CN113745099A CN 113745099 A CN113745099 A CN 113745099A CN 202111040563 A CN202111040563 A CN 202111040563A CN 113745099 A CN113745099 A CN 113745099A
Authority
CN
China
Prior art keywords
silicon layer
amorphous silicon
layer
annealing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111040563.XA
Other languages
English (en)
Inventor
颜元
朱文琪
吴亮
刘修忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202111040563.XA priority Critical patent/CN113745099A/zh
Publication of CN113745099A publication Critical patent/CN113745099A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Abstract

本申请提供了一种多晶硅层、其制作方法以及半导体器件。该制作方法包括：在基底上沉积非晶硅层；在预定温度下，向非晶硅层中注入预定离子，以打断非晶硅层中的Si‑H键，且使得H溢出非晶硅层；对非晶硅层进行退火处理，形成多晶硅层。通过离子注入的方式打断非晶硅层中的Si‑H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。

Description

多晶硅层、其制作方法以及半导体器件
技术领域
本申请涉及半导体领域，具体而言，涉及一种多晶硅层、其制作方法以及半导体器件。
背景技术
在X-tacking架构的3DNAND FLASH中，在形成存储单元之后，一般在其上形成多晶硅的沟道层，使得该沟道层和存储单元中的多晶硅接触。
现有技术中，一般先在420～450℃的低温条件下形成非晶硅层；然后，通过退火工艺使非晶硅转换为多晶硅，从而形成多晶硅层的导电沟道，最终实现器件的编程与擦除。
上述方案形成的非晶硅层中会残留大量的Si-H键，这个键会在后续的退火过程中会发生断裂，并且H会聚集，形成气泡，甚至发生氢爆，导致非晶硅层的部分剥落，并且这样的气泡或者剥落等缺陷经常出现在存储单元和多晶硅层之间的界面，影响了器件的导电性能，从而使得器件的性能较差。
因此，亟需一种能够减少现有技术中的非晶硅层在退火过程中形成的缺陷的方案。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。
发明内容
本申请的主要目的在于提供一种多晶硅层、其制作方法以及半导体器件，以减少现有技术中非晶硅层在退火过程中形成的缺陷的问题。
根据本发明实施例的一个方面，提供了一种多晶硅层的制作方法，包括：在基底上沉积非晶硅层；在预定温度下，向所述非晶硅层中注入预定离子，以打断所述非晶硅层中的Si-H键，且使得H溢出所述非晶硅层；对所述非晶硅层进行退火处理，形成多晶硅层。
可选地，所述预定离子包括以下至少之一：He、P、C、Ge。
可选地，所述预定离子为He。
可选地，所述预定温度在300～500℃之间。
可选地，所述预定温度在400～500℃之间。
可选地，在基底上沉积非晶硅层，包括：在420～450℃的温度下，在所述基底上沉积非晶硅材料，形成所述非晶硅层。
可选地，对所述非晶硅层进行退火处理，包括以下至少之一：采用激光退火法对所述非晶硅层进行所述退火处理；采用热退火法对所述非晶硅层进行所述退火处理。
可选地，所述基底包括存储单元，所述存储单元包括沟道层，所述多晶硅层位于所述沟道层的表面上。
根据本发明实施例的另一方面，还提供了一种多晶硅层，所述多晶硅层采用任一种所述的制作方法形成。
根据本发明实施例的又一方面，还提供了一种半导体器件，包括多晶硅层，所述多晶硅层为所述的多晶硅层。
在本发明实施例中，首先，在基底上沉积非晶硅层；然后，在预定温度下，把预定离子注入所述非晶硅层中；最后，对所述非晶硅层进行退火，形成多晶硅层。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：
图1至图3示出了现有技术中多晶硅层的缺陷；
图4示出了根据本申请的实施例的一种多晶硅层的制作方法的流程示意图；
图5至图7示出了本申请的一种多晶硅层的制作过程的结构示意图。
其中，上述附图包括以下附图标记：
10、氢爆；11、气泡；12、基底；13、非晶硅层；14、存储单元；15、沟道层；16、多晶硅层。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是，当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时，该元件可直接在该另一元件上，或者也可存在中间元件。而且，在说明书以及权利要求书中，当描述有元件“连接”至另一元件时，该元件可“直接连接”至该另一元件，或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的，现有技术中的非晶硅层在退火过程中形成的缺陷的问题，如图1至图3所示的多晶硅层中存在氢爆10和气泡11，为了减少上述问题，本申请的一种典型的实施方式中，提供了一种多晶硅层、其制作方法以及半导体器件。
根据本申请的实施例，提供了一种多晶硅层的制作方法。图4是根据本申请实施例的多晶硅层的制作方法的流程图。如图4所示，该方法包括以下步骤：
步骤S101，在基底12上沉积非晶硅层13，形成如图5所示的结构；
步骤S102，如图6所示，在预定温度下，向上述非晶硅层13中注入预定离子，以打断上述非晶硅层13中的Si-H键，且使得H溢出上述非晶硅层13；
步骤S103，对上述非晶硅层13进行退火处理，形成多晶硅层16，如图7所示。
上述的方法中，首先，在基底12上沉积非晶硅层13；然后，在预定温度下，把预定离子注入上述非晶硅层13中；最后，对上述非晶硅层13进行退火，形成多晶硅层16。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。
本申请的一种实施例中，上述预定离子包括以下至少之一：He、P、C、Ge。该实施例中，注入的离子可以是He、P、C、Ge，或者将几种离子混合，但是P、C、Ge的能量相对不强，打断的非晶硅层中的Si-H键的数量较少，且在预定温度下，P、C、Ge在非晶硅层中会有残留，可能影响器件的其他性能。
本申请的再一种实施例中，上述预定离子为He。He离子的能量较高，打断非晶硅层中的Si-H键的效果较好，且在预定温度下，He离子可以快速溢出，从而在非晶硅层中基本没有残留，也基本不会对器件的其他性能造成影响。
本申请的又一种实施例中，上述预定温度在300～500℃之间。在基底中存在金属的情况下，如果预定温度较高，则会导致半导体结构中的金属融化并且流动，从而降低半导体器件的电学性能，所以，本实施例中，将预定温度设定在300～500℃之间，可以缓解由于温度较高导致的金属熔化并流动的情况发生，并且，该温度范围也可以保证注入预定离子的效果较好，即浓度相对较高，从而进一步保证可以打断较多的Si-H键，更好地减少后续在退火过程中由于高温导致的氢爆或者气泡等缺陷的形成。
本申请的另一种实施例中，上述预定温度在400～500℃之间。为了获得Si-H键较少且预定离子较少的非晶硅层，本实施例中，将预定温度控制在400～500℃之间，可以进一步保证注入预定离子的效果较好，即浓度相对较高，从而进一步保证可以打断较多的Si-H键，更好地减少后续在退火过程中由于高温导致的氢爆或者气泡等缺陷的形成。
本申请的再一种实施例中，在基底12上沉积非晶硅层13，包括在420～450℃的温度下，在上述基底12上沉积非晶硅材料，形成上述非晶硅层13。在基底中存在金属的情况下，如果沉积的温度较高，则会导致半导体结构中的金属融化并且流动，从而降低半导体器件的电学性能，因此，本实施例采用的温度是420～450℃，其不仅可以缓解由于温度较高导致的金属熔化并流动的情况发生，并且，该温度范围也可以保证非晶硅层的沉积效果较好。
本申请的又一种实施例中，对上述非晶硅层13进行退火处理，包括以下至少之一：采用激光退火法对上述非晶硅层13进行上述退火处理；采用热退火法对上述非晶硅层13进行上述退火处理。该实施例中，可以任选一种退火的方式对非晶硅层进行退火，并且可以通过对退火工艺条件的控制，从而形成多晶硅层。
如果采用激光退火，可以在短时间内完成退火，具体可以通过调整激光的强度和照射时间来控制形成多晶硅。如果采用热退火方式，可以通过调整退火温度和时间来控制形成多晶硅。
本申请的另一种实施例中，上述基底12包括存储单元14，上述存储单元14包括沟道层15，上述多晶硅层16位于上述沟道层15的表面上。当然，上述多晶硅层不限于沉积存储单元上，还可以沉积在其他的半导体结构上，本领域技术人员可以根据实际情况来选择。
上述的存储单元还包括衬底、堆叠结构以及沟道孔结构，其中，堆叠结构形成在衬底上，上述预备堆叠结构包括交替设置的绝缘介质层和栅极；堆叠结构具有沟道孔，沟道孔抵接到衬底表面上；且沟道孔中形成外延层；沟道孔中还依次填充有上述电荷阻挡层、上述电荷捕获层和上述电荷隧穿层。
上述的各个结构层的材料也可以为现有技术中任何可行的材料，例如，电荷隧穿层可以为二氧化硅，沟道层可以为多晶硅层，当然，这些结构层的材料还可以替换为其他的合适的材料，此处就不再赘述了。
还需要说明的是，具体的电荷阻挡层的材料可以为现有技术中的任何可行的材料，比如二氧化硅等，电荷阻挡层的形成方式也可以为现有技术中的任何可行的方式，本领域技术人员可以根据实际情况选择合适的方法和合适的材料，以形成本申请的上述电荷阻挡层。电荷捕获层的材料包括硅氧化合物、硅氮化合物、硅氧氮化合物以及高K介质中的至少一种，当然，电荷捕获层的材料不限于此，还可以为其他的合适材料。
需要说明的是，上述形成基底结构的实施方式中的各步骤均可以采用现有技术中的可行的方式实施。上述基底结构中的衬底可以根据器件的实际需求进行选择，可以包括硅衬底、锗衬底、硅锗彻底、SOI衬底或者GOI衬底，还可以为现有技术中可行的其他衬底。
上述绝缘介质层也可以采用现有技术中常规的材料，比如绝缘介质层为二氧化硅层。
上述的这些结构层可由经由分子束外延(MBE)、金属有机化学气相沉积(MOCVD)、金属有机气相外延(MOVPE)、氢化物气相外延(HVPE)和/或其它公知的晶体生长工艺中的一种或多种形成。
本申请的另一种典型的实施方式中，提供了一种多晶硅层，该多晶硅层采用任一种上述的制作方法形成。
上述的多晶硅层16采用任一种上述的制作方法形成，该制作方法中，首先，在基底12上沉积非晶硅层13；然后，在预定温度下，把预定离子注入上述非晶硅层13中；最后，对上述非晶硅层13进行退火，形成多晶硅层16。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。因此，由于该多晶硅层采用上述的制作方法，所以该多晶硅层中由于退火温度较高使得H聚集而导致气泡或者剥落等缺陷较少。
本申请的又一种典型的实施方式中，提供了一种半导体器件，该器件包括多晶硅层，上述多晶硅层为上述的多晶硅层。
上述的半导体器件中包括多晶硅层16，上述多晶硅层16采用任一种上述的制作方法形成，该制作方法中，首先，在基底12上沉积非晶硅层13；然后，在预定温度下，把预定离子注入上述非晶硅层13中；最后，对上述非晶硅层13进行退火，形成多晶硅层16。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。因此，由于该半导体器件包括多晶硅层，且该多晶硅层采用上述的制作方法，所以该半导体器件中由于退火温度较高使得H聚集而导致气泡或者剥落等缺陷较少。
上述的半导体器件可以为3D NAND存储器，当然，也可以为其他的包括多晶硅的半导体器件。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案，以下将结合具体的实施例来说明本申请的技术方案。
实施例
该实施例中，多晶硅层形成在存储单元的表面上，具体地，多晶硅层的制作过程包括：
如图5所示，在420～450℃的温度下，在包括存储单元14的基底12上沉积非晶硅材料，形成非晶硅层13；
如图6所示，在400～500℃之间，向非晶硅层13中注入He离子，以打断非晶硅层13中的Si-H键，且使得H溢出非晶硅层13；
对非晶硅层13进行激光退火处理，形成多晶硅层16，如图7所示。
上述的多晶硅层中，由于通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。
从以上的描述中，可以看出，本申请上述的实施例实现了如下技术效果：
1)、本申请的多晶硅层的制作方法，首先，在基底上沉积非晶硅层；然后，在预定温度下，把预定离子注入上述非晶硅层中；最后，对上述非晶硅层进行退火，形成多晶硅层。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。
2)、本申请的多晶硅层采用任一种制作方法形成，该制作方法中，首先，在基底上沉积非晶硅层；然后，在预定温度下，把预定离子注入上述非晶硅层中；最后，对上述非晶硅层进行退火，形成多晶硅层。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。因此，由于该多晶硅层采用上述的制作方法，所以该多晶硅层中由于退火温度较高使得H聚集而导致气泡或者剥落等缺陷较少。
3)、本申请的半导体器件包括多晶硅层，上述多晶硅层采用任一种上述的制作方法形成，该制作方法中，首先，在基底上沉积非晶硅层；然后，在预定温度下，把预定离子注入上述非晶硅层中；最后，对上述非晶硅层进行退火，形成多晶硅层。该方法中，通过离子注入的方式打断非晶硅层中的Si-H键，使H溢出非晶硅层，减少或者避免后续在退火过程中，由于温度较高使得H聚集而导致气泡或者剥落等缺陷的产生，从而减少现有技术中的非晶硅层在退火过程中形成的缺陷。因此，由于该半导体器件包括多晶硅层，由于该多晶硅层采用上述的制作方法，所以该半导体器件中由于退火温度较高使得H聚集而导致气泡或者剥落等缺陷较少。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种多晶硅层的制作方法，其特征在于，包括：
在基底上沉积非晶硅层；
在预定温度下，向所述非晶硅层中注入预定离子，以打断所述非晶硅层中的Si-H键，且使得H溢出所述非晶硅层；
对所述非晶硅层进行退火处理，形成多晶硅层。
2.根据权利要求1所述的制作方法，其特征在于，所述预定离子包括以下至少之一：He、P、C、Ge。
3.根据权利要求1所述的制作方法，其特征在于，所述预定离子为He。
4.根据权利要求1所述的制作方法，其特征在于，所述预定温度在300～500℃之间。
5.根据权利要求1所述的制作方法，其特征在于，所述预定温度在400～500℃之间。
6.根据权利要求1至5中任一项所述的制作方法，其特征在于，在基底上沉积非晶硅层，包括：
在420～450℃的温度下，在所述基底上沉积非晶硅材料，形成所述非晶硅层。
7.根据权利要求1至5中任一项所述的制作方法，其特征在于，对所述非晶硅层进行退火处理，包括以下至少之一：
采用激光退火法对所述非晶硅层进行所述退火处理；
采用热退火法对所述非晶硅层进行所述退火处理。
8.根据权利要求1至5中任一项所述的制作方法，其特征在于，所述基底包括存储单元，所述存储单元包括沟道层，所述多晶硅层位于所述沟道层的表面上。
9.一种多晶硅层，其特征在于，所述多晶硅层采用权利要求1至8中任一项所述方法形成。
10.一种半导体器件，包括多晶硅层，其特征在于，所述多晶硅层为权利要求9所述的多晶硅层。
CN202111040563.XA 2021-09-06 2021-09-06 多晶硅层、其制作方法以及半导体器件 Pending CN113745099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111040563.XA CN113745099A (zh) 2021-09-06 2021-09-06 多晶硅层、其制作方法以及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111040563.XA CN113745099A (zh) 2021-09-06 2021-09-06 多晶硅层、其制作方法以及半导体器件

Publications (1)

Publication Number Publication Date
CN113745099A true CN113745099A (zh) 2021-12-03

Family

ID=78736236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111040563.XA Pending CN113745099A (zh) 2021-09-06 2021-09-06 多晶硅层、其制作方法以及半导体器件

Country Status (1)

Country Link
CN (1) CN113745099A (zh)

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144751A (ja) * 1984-01-05 1985-07-31 Hitachi Ltd 電子写真感光体の製造方法
JPS61131413A (ja) * 1984-11-30 1986-06-19 Sony Corp 半導体薄膜の形成方法
JPS62190718A (ja) * 1986-02-18 1987-08-20 Sony Corp 半導体膜の処理方法
JPH08293467A (ja) * 1995-04-20 1996-11-05 Semiconductor Energy Lab Co Ltd 半導体の作製方法
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
CN1377067A (zh) * 2001-03-22 2002-10-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
KR20030002361A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
CN1719582A (zh) * 2004-07-08 2006-01-11 三星电子株式会社 制备多晶硅薄膜的方法以及用其制备半导体器件的方法
CN101687276A (zh) * 2007-06-18 2010-03-31 精工爱普生株式会社 硅基材的接合方法、液滴喷头、液滴喷出装置及电子器件
CN102709186A (zh) * 2012-01-12 2012-10-03 上海华力微电子有限公司 减小器件负偏压温度不稳定性效应的方法及器件制造方法
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104599973A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制备方法
US20150179436A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Plasma densification of dielectrics for improved dielectric loss tangent
CN106449515A (zh) * 2016-11-30 2017-02-22 上海集成电路研发中心有限公司 一种消除有源区中自间隙硅原子的方法
WO2017064383A1 (fr) * 2015-10-16 2017-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'une heterojontion pour cellule photovoltaïque
CN109065548A (zh) * 2018-07-17 2018-12-21 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113921531A (zh) * 2020-07-07 2022-01-11 铠侠股份有限公司 半导体装置及其制造方法

Patent Citations (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60144751A (ja) * 1984-01-05 1985-07-31 Hitachi Ltd 電子写真感光体の製造方法
JPS61131413A (ja) * 1984-11-30 1986-06-19 Sony Corp 半導体薄膜の形成方法
JPS62190718A (ja) * 1986-02-18 1987-08-20 Sony Corp 半導体膜の処理方法
JPH08293467A (ja) * 1995-04-20 1996-11-05 Semiconductor Energy Lab Co Ltd 半導体の作製方法
US6338987B1 (en) * 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
CN1377067A (zh) * 2001-03-22 2002-10-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
KR20030002361A (ko) * 2001-06-29 2003-01-09 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
US20030183876A1 (en) * 2002-03-26 2003-10-02 Yutaka Takafuji Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
CN1719582A (zh) * 2004-07-08 2006-01-11 三星电子株式会社 制备多晶硅薄膜的方法以及用其制备半导体器件的方法
US20060009014A1 (en) * 2004-07-08 2006-01-12 Do-Young Kim Method of fabricating a poly-crystalline silicon thin film and method of fabricating a semiconductor device using the same
CN101687276A (zh) * 2007-06-18 2010-03-31 精工爱普生株式会社 硅基材的接合方法、液滴喷头、液滴喷出装置及电子器件
CN102709186A (zh) * 2012-01-12 2012-10-03 上海华力微电子有限公司 减小器件负偏压温度不稳定性效应的方法及器件制造方法
US20150179436A1 (en) * 2013-12-23 2015-06-25 Intermolecular Inc. Plasma densification of dielectrics for improved dielectric loss tangent
CN103839825A (zh) * 2014-02-24 2014-06-04 京东方科技集团股份有限公司 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
CN104599973A (zh) * 2014-12-30 2015-05-06 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制备方法
WO2017064383A1 (fr) * 2015-10-16 2017-04-20 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procédé de fabrication d'une heterojontion pour cellule photovoltaïque
CN106449515A (zh) * 2016-11-30 2017-02-22 上海集成电路研发中心有限公司 一种消除有源区中自间隙硅原子的方法
CN109065548A (zh) * 2018-07-17 2018-12-21 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法
CN113921531A (zh) * 2020-07-07 2022-01-11 铠侠股份有限公司 半导体装置及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
徐滨士，刘世参: "《表面工程新技术》", 国防工业出版社, pages: 218 - 219 *

Similar Documents

Publication Publication Date Title
US6074917A (en) LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
US8236673B2 (en) Methods of fabricating vertical semiconductor device utilizing phase changes in semiconductor materials
US20090096014A1 (en) Nonvolatile memory devices that include an insulating film with nanocrystals embedded therein and methods of manufacturing the same
WO2006091290A2 (en) Method of forming nanoclusters
US6248635B1 (en) Process for fabricating a bit-line in a monos device using a dual layer hard mask
WO2007032282A1 (ja) 電荷保持特性に優れた不揮発性半導体記憶素子およびその製造方法
CN109390317B (zh) 反熔丝结构及其形成方法、半导体器件
US7049230B2 (en) Method of forming a contact plug in a semiconductor device
US20230387197A1 (en) Novel soi device structure for robust isolation
KR100573480B1 (ko) 반도체 소자의 제조 방법
KR100806788B1 (ko) 플래시 메모리 소자 및 그 제조 방법
US7064032B2 (en) Method for forming non-volatile memory cell with low-temperature-formed dielectric between word and bit lines, and non-volatile memory array including such memory cells
US8330207B2 (en) Flash memory device including multilayer tunnel insulator and method of fabricating the same
CN113745099A (zh) 多晶硅层、其制作方法以及半导体器件
KR20040103491A (ko) 반도체 장치 및 그 제조 방법
KR100953023B1 (ko) 게이트 전극 형성 방법
US20030181007A1 (en) Method for reducing random bit failures of flash memories
JP2009010166A (ja) 半導体装置およびその製造方法
US20140357072A1 (en) Methods and structures for split gate memory
JPH11261065A (ja) シリコンゲートｆｅｔの製造方法
JP5160175B2 (ja) 半導体装置の製造方法
KR100431300B1 (ko) 플래쉬 메모리 셀 형성 방법
KR100356479B1 (ko) 플래시 메모리 셀 제조 방법
KR19980055759A (ko) 폴리실리콘층 형성 방법
KR100955924B1 (ko) 반도체 소자의 콘택 플러그 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination