CN106449515A - 一种消除有源区中自间隙硅原子的方法 - Google Patents
一种消除有源区中自间隙硅原子的方法 Download PDFInfo
- Publication number
- CN106449515A CN106449515A CN201611076586.5A CN201611076586A CN106449515A CN 106449515 A CN106449515 A CN 106449515A CN 201611076586 A CN201611076586 A CN 201611076586A CN 106449515 A CN106449515 A CN 106449515A
- Authority
- CN
- China
- Prior art keywords
- active area
- silicon atoms
- silicon layer
- interstitial silicon
- interstitial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种消除有源区中自间隙硅原子的方法,包括提供一具有顶层硅层的半导体衬底,在半导体衬底上形成有源区,对位于有源区的顶层硅层进行H+注入处理,以使H与顶层硅层中的自间隙硅原子结合,形成Si‑H对,进行高温热处理,以使Si‑H对中的自间隙硅原子快速扩散至Si‑SiO2界面和/或Si‑空气界面;并且,本发明采用H+注入的方法,使H能直接进入有源区的硅层中,从而降低了后续的热处理温度,节省了工艺成本,减少了工艺时间,同时也降低了衬底硅片的应力。
Description
技术领域
本发明涉及半导体集成电路制造工艺技术领域,更具体地,涉及一种消除有源区中自间隙硅原子的方法。
背景技术
随着集成电路工艺的持续发展,器件特征线宽越来越小,由此带来了很多小尺寸效应、如短沟道效应等,使得集成电路的功耗持续上升。另外,由于应用范围的不断扩大,使得空间应用对集成电路提出了更高的要求。
上述问题使得传统的CMOS集成电路面临更多的挑战。例如如何消除栓锁效应(Latch-up),以及消除高能粒子产生的离化效应等。这些挑战催生了一种新的衬底材料:绝缘层上硅(Silicon On Insulator,SOI)。
SOI材料可以实现集成电路中元器件的介质隔离,超薄SOI衬底能很好地解决短沟道效应、闩锁效应及高能粒子离化效应,从而可有效降低集成电路的功耗。
但是,在得到SOI衬底过程中,有可能会应用到氧化/去除氧化层的方法;在氧化过程中,在衬底硅中会产生大量的自间隙硅原子,这些自间隙硅原子在其后的掺杂工艺中,会极大地影响杂质的扩散行为,如增强扩散,使杂质的扩散系数产生数量级上的变化等,从而将影响杂质的分布,继而影响器件的特性。
因此,本领域技术人员亟需提供一种消除有源区中自间隙硅原子的方法,并可与现有的集成电路平面工艺相兼容。
发明内容
本发明的目的在于克服现有技术存在的上述缺陷,提供一种消除有源区中自间隙硅原子的方法,其方法简便、可靠,并可与现有的集成电路平面工艺完全兼容。
为实现上述目的,本发明的技术方案如下:
一种消除有源区中自间隙硅原子的方法,包括以下步骤:
步骤S01:提供一半导体衬底,其具有顶层硅层;
步骤S02:在所述半导体衬底上形成有源区;
步骤S03:对位于有源区的顶层硅层进行H+注入处理,以使H与顶层硅层中的自间隙硅原子结合,形成Si-H对;
步骤S04:对注入处理后的所述半导体衬底进行高温热处理,以使Si-H对中的自间隙硅原子快速扩散至Si-SiO2界面和/或Si-空气界面。
优选地,步骤S03中,进行H+注入处理时的注入剂量为1010~1014cm-2。
优选地,步骤S04中,进行高温热处理的温度为400~800℃。
优选地,步骤S04中,进行高温热处理的时间为1~30分钟。
优选地,所述半导体衬底采用SOI衬底。
优选地,所述有源区具有隔离结构。
优选地,所述隔离结构的形成方法包括:在所述半导体衬底上定义有源区,在有源区的边界形成用于隔离的沟槽结构,通过氧化方法在沟槽中填充SiO2,去除所述半导体衬底顶层硅层表面多余的SiO2,形成隔离结构。
从上述技术方案可以看出,本发明通过对位于有源区的半导体衬底顶层硅层进行H+注入处理,使进入硅层中的H与自间隙硅原子结合,形成Si-H对,其在较低温度下也具有较大的扩散系数,可使自间隙硅原子能较快地扩散至Si-SiO2界面或Si-空气界面;本发明采用H+注入的方法,使H能直接进入有源区的硅层中,从而降低了后续的热处理温度,节省了工艺成本,减少了工艺时间,同时也降低了衬底硅片的应力。
附图说明
图1是本发明一种消除有源区中自间隙硅原子的方法流程图;
图2-图3是本发明一较佳实施例中根据图1的方法消除有源区中自间隙硅原子时的工艺步骤示意图。
具体实施方式
下面结合附图,对本发明的具体实施方式作进一步的详细说明。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
在以下本发明的具体实施方式中,请参阅图1,图1是本发明一种消除有源区中自间隙硅原子的方法流程图;同时,请参考图2-图3,图2-图3是本发明一较佳实施例中根据图1的方法消除有源区中自间隙硅原子时的工艺步骤示意图。如图1所示,本发明的一种消除有源区中自间隙硅原子的方法,包括以下步骤:
执行步骤S01:提供一半导体衬底,其具有顶层硅层。
请参阅图2。首先,可采用一个具有顶层硅层的半导体衬底,例如,可采用一个标准SOI衬底10。所述SOI衬底10包括底层硅层11、SiO2埋氧层12、顶层硅层13;这种超薄的衬底结构能很好地解决短沟道效应、闩锁效应及高能粒子离化效应,从而可有效降低集成电路的功耗。
执行步骤S02:在所述半导体衬底上形成有源区。
接着,可采用常规集成电路平面工艺,在所述半导体衬底10上定义出有源区(即图示的衬底横向区域);然后在所述有源区形成隔离结构(图略)。
隔离结构的具体制作方法可包括:在定义的有源区的边界通过光刻、刻蚀工艺形成用于将有源区进行隔离的沟槽结构,停止在SiO2埋氧层12;然后,可通过氧化方法在沟槽中填充SiO2;之后,可通过化学机械研磨方法或其他图形化方法,去除顶层硅层13表面多余的SiO2材料,形成隔离结构。隔离结构所包围的区域即为有源区。也可采用其他公知方法形成有源区及其隔离结构。
执行步骤S03:对位于有源区的顶层硅层进行H+注入处理,以使H与顶层硅层中的自间隙硅原子结合,形成Si-H对。
如图2所示,可采用常规工艺方式,对位于有源区的顶层硅层13进行H+注入处理。采用本发明方法形成的Si-H对,在较低温度下也具有较大的扩散系数,可以提高自间隙硅原子在后续高温热处理时的扩散速度,使顶层硅层中的自间隙硅原子能较快地扩散至Si-SiO2界面或Si-Air(Si-空气)界面。
较佳地,进行H+注入处理时的注入剂量可为1010~1014cm-2。
执行步骤S04:对注入处理后的所述半导体衬底进行高温热处理,以使Si-H对中的自间隙硅原子快速扩散至Si-SiO2界面和/或Si-空气界面。
请参阅图2。可采用常规工艺方式,对注入处理后的所述半导体衬底进行高温热处理。经过高温热处理后,顶层硅层13中的自间隙硅原子已通过扩散大量减少甚至得到消除,从而形成不具有或少量具有自间隙硅原子的高温热处理后顶层硅层13’。从而在其后的掺杂工艺中,可有效避免因自间隙硅原子的存在对杂质扩散行为的影响,确保了器件的特性。
通常,只有在高温下(例如1050℃以上),H才可有效地扩散至硅中;当采用本发明H+注入的方法时,可使H能直接进入到有源区的顶层硅层中,并形成Si-H对,从而可降低后续的高温热处理温度,以及减少高温热处理的时间,并可以使Si-H对中的自间隙硅原子快速扩散至Si-SiO2界面和/或Si-空气界面。因此采用本发明的方法可节省工艺成本,减少工艺时间,并可有效降低硅片应力。
较佳地,进行高温热处理的温度可明显低于常规的处理温度,例如可以降低至400~800℃,时间也可以缩短为1~30分钟。
综上所述,本发明通过对位于有源区的半导体衬底顶层硅层进行H+注入处理,使进入硅层中的H与自间隙硅原子结合,形成Si-H对,其在较低温度下也具有较大的扩散系数,可使自间隙硅原子能较快地扩散至Si-SiO2界面或Si-空气界面;本发明采用H+注入的方法,使H能直接进入有源区的硅层中,从而降低了后续的热处理温度,节省了工艺成本,减少了工艺时间,同时也降低了衬底硅片的应力。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
Claims (7)
1.一种消除有源区中自间隙硅原子的方法,其特征在于,包括以下步骤:
步骤S01:提供一半导体衬底,其具有顶层硅层;
步骤S02:在所述半导体衬底上形成有源区;
步骤S03:对位于有源区的顶层硅层进行H+注入处理,以使H与顶层硅层中的自间隙硅原子结合,形成Si-H对;
步骤S04:对注入处理后的所述半导体衬底进行高温热处理,以使Si-H对中的自间隙硅原子快速扩散至Si-SiO2界面和/或Si-空气界面。
2.根据权利要求1所述的消除有源区中自间隙硅原子的方法,其特征在于,步骤S03中,进行H+注入处理时的注入剂量为1010~1014cm-2。
3.根据权利要求1所述的消除有源区中自间隙硅原子的方法,其特征在于,步骤S04中,进行高温热处理的温度为400~800℃。
4.根据权利要求1或3所述的消除有源区中自间隙硅原子的方法,其特征在于,步骤S04中,进行高温热处理的时间为1~30分钟。
5.根据权利要求1所述的消除有源区中自间隙硅原子的方法,其特征在于,所述半导体衬底采用SOI衬底。
6.根据权利要求1所述的消除有源区中自间隙硅原子的方法,其特征在于,所述有源区具有隔离结构。
7.根据权利要求6所述的消除有源区中自间隙硅原子的方法,其特征在于,所述隔离结构的形成方法包括:在所述半导体衬底上定义有源区,在有源区的边界形成用于隔离的沟槽结构,通过氧化方法在沟槽中填充SiO2,去除所述半导体衬底顶层硅层表面多余的SiO2,形成隔离结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611076586.5A CN106449515B (zh) | 2016-11-30 | 2016-11-30 | 一种消除有源区中自间隙硅原子的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611076586.5A CN106449515B (zh) | 2016-11-30 | 2016-11-30 | 一种消除有源区中自间隙硅原子的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106449515A true CN106449515A (zh) | 2017-02-22 |
CN106449515B CN106449515B (zh) | 2019-09-13 |
Family
ID=58222333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611076586.5A Active CN106449515B (zh) | 2016-11-30 | 2016-11-30 | 一种消除有源区中自间隙硅原子的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106449515B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745099A (zh) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | 多晶硅层、其制作方法以及半导体器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7521751B2 (en) * | 2004-09-29 | 2009-04-21 | Sony Corporation | Nonvolatile memory device |
CN101560693A (zh) * | 2009-04-22 | 2009-10-21 | 浙江碧晶科技有限公司 | 一种含有掺杂元素的太阳能级硅晶体的制备方法 |
CN105576027A (zh) * | 2014-10-17 | 2016-05-11 | 中国科学院微电子研究所 | 半导体衬底、器件及其制造方法 |
-
2016
- 2016-11-30 CN CN201611076586.5A patent/CN106449515B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7521751B2 (en) * | 2004-09-29 | 2009-04-21 | Sony Corporation | Nonvolatile memory device |
CN101560693A (zh) * | 2009-04-22 | 2009-10-21 | 浙江碧晶科技有限公司 | 一种含有掺杂元素的太阳能级硅晶体的制备方法 |
CN105576027A (zh) * | 2014-10-17 | 2016-05-11 | 中国科学院微电子研究所 | 半导体衬底、器件及其制造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113745099A (zh) * | 2021-09-06 | 2021-12-03 | 长江存储科技有限责任公司 | 多晶硅层、其制作方法以及半导体器件 |
Also Published As
Publication number | Publication date |
---|---|
CN106449515B (zh) | 2019-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104299984A (zh) | 一种半导体器件及其制造方法 | |
CN102074476B (zh) | Nmos晶体管的形成方法 | |
CN102479712A (zh) | 一种双栅氧半导体器件制造方法 | |
CN106449515A (zh) | 一种消除有源区中自间隙硅原子的方法 | |
US8877594B2 (en) | CMOS device for reducing radiation-induced charge collection and method for fabricating the same | |
CN108054099B (zh) | 半导体功率器件的制作方法 | |
CN102479713B (zh) | Mosfet制造方法及mosfet | |
CN110957340A (zh) | Cmos图像传感器的制造方法及cmos图像传感器 | |
CN105390531B (zh) | 一种隧穿场效应晶体管的制备方法 | |
JP3063834B2 (ja) | 半導体装置の製造方法 | |
JPH10303423A (ja) | 半導体装置の製造方法および半導体装置 | |
CN107481931B (zh) | 晶闸管的制造方法 | |
KR100602118B1 (ko) | 반도체 소자 및 그 제조방법 | |
TWI240976B (en) | Semiconductor device and method for manufacturing same | |
CN108807268A (zh) | 半导体结构及其形成方法 | |
JP2897215B2 (ja) | 半導体装置の製造方法 | |
CN106257646A (zh) | 嵌入pip电容的cmos制作方法 | |
JPS59937A (ja) | 半導体装置の製造方法 | |
TW434705B (en) | Method for producing N-type MOS transistor | |
CN103107094A (zh) | 一种耗尽型功率场效应晶体管及其制备方法 | |
CN103117223B (zh) | 一种mos晶体管轻掺杂漏区的制造方法 | |
US20020089021A1 (en) | Semiconductor device with an anti-doped region | |
TW414949B (en) | Non-symmetrical transistor structure and its manufacturing method | |
JPH06350086A (ja) | 半導体装置の製造方法 | |
TW415012B (en) | Method for manufacturing shallow trench isolation without reverse narrow channel effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |