CN103117223B - 一种mos晶体管轻掺杂漏区的制造方法 - Google Patents
一种mos晶体管轻掺杂漏区的制造方法 Download PDFInfo
- Publication number
- CN103117223B CN103117223B CN201110363436.3A CN201110363436A CN103117223B CN 103117223 B CN103117223 B CN 103117223B CN 201110363436 A CN201110363436 A CN 201110363436A CN 103117223 B CN103117223 B CN 103117223B
- Authority
- CN
- China
- Prior art keywords
- mos transistor
- ion
- drain
- side wall
- phosphonium ion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种MOS晶体管轻掺杂漏区的制造方法，应用于半导体集成电路的制造领域。该方法包括：在多晶硅栅的两侧制作侧墙；对MOS晶体管的源漏进行光刻；注入磷离子形成N-区，所述N-区的一侧边缘延伸至侧墙下方；注入砷离子，其中，注入砷离子时，砷离子注入的方向垂直于晶圆；去除MOS晶体管表面的光刻胶；对MOS晶体管进行源漏退火操作，磷离子从侧墙下方扩散至多晶硅栅的下方，形成N型轻掺杂漏区，砷离子掺杂区形成源区和漏区。本发明公开的方法能够减少MOS晶体管轻掺杂漏区的制造中的工艺步骤。
Description
技术领域
本发明涉及半导体集成电路的制造技术领域，尤其涉及一种MOS晶体管轻掺杂漏区的制造方法。
背景技术
金属-氧化物-半导体场效应晶体管(MOSFET，通常简称为MOS晶体管)，当工作在饱和区时其部分沟道被夹断，流过夹断区的载流子被大电场加快到很高的速度，形成所谓的热载流子；一些热载流子与晶格发生撞击后弹出沟道，其中一部分进入衬底形成衬底电流，另一部分进入栅氧化层；如果MOS晶体管继续工作，热载流子会引起其阈值电压逐渐偏移；这就是MOS晶体管的热载流子效应。
对于短沟道晶体管，尤其容易受热载流子的影响。对于特征尺寸小于或等于1.2微米的集成电路(包括CMOS、BiCMOS和BCD集成电路，这些集成电路由N型MOS晶体管(通常简称为NMOS晶体管)、P型MOS晶体管(通常简称为PMOS晶体管)和其它半导体元件组成)，其最小沟道长度小于或等于1.2微米，容易受热载流子效应的影响，通常都采用轻掺杂漏区(通常简称为LDD)结构避免这一问题。
采用轻掺杂漏区结构的MOS晶体管，由于其靠近沟道的漏区掺杂浓度很低，即载流子浓度很低，产生的热载流子浓度也就很小，因此产生的热载流子效应也就很小。
对于特征尺寸在0.8～1.2微米范围的集成电路，一般只需要对其中的NMOS晶体管采用LDD结构(通常称呼NMOS晶体管的LDD结构为NLDD)，而其中的PMOS晶体管不需要，这是因为NMOS晶体管的载流子为电子而PMOS晶体管的载流子为空穴，电子的迁移率大约是空穴的3倍，因此NMOS晶体管更容易产生热载流子效应。
在半导体晶圆制造工艺中，MOS晶体管的源、漏区和轻掺杂漏区都是在形成多晶硅栅之后加工制造的。
对于0.8～1.2微米集成电路，源、漏区及NLDD的传统制造方法如下(具体制作工艺流程如图1所示)：
步骤101，形成多晶硅栅之后(如图2所示)，进行NLDD光刻(如图3所示)。
经过涂胶、曝光和显影，场区(即场氧化层覆盖的区域)的光刻胶被保留，有源区(即没有场氧化层覆盖的区域)的光刻胶不被保留；
步骤102，磷离子注入：磷离子注入的能量为40～80千电子伏，剂量为2E13～3E13原子/平方厘米，注入角度为0度角或7度角；磷离子注入后的效果如图4所示。
由于光刻胶和多晶硅栅的掩蔽作用，即磷离子不能穿透光刻胶和多晶硅栅，因此只在没有光刻胶和多晶硅栅覆盖的区域被注入了磷离子，注入了磷离子的区域称之为N-区(负号表示注入剂量比较低)；
注入角度说明：0度角注入表示离子注入角度垂直于晶圆表面，7度角注入表示离子注入角度与垂直于晶圆表面的方向(即晶圆的轴心方向)成7度夹角，依次类推。
步骤103，去除光刻胶：完成磷离子注入之后，光刻胶的作用也就完成，则进行去除光刻胶的操作(具体示意图如图5所示)；
步骤104，制作侧墙(如图6所示)：经过介质层淀积、等离子体刻蚀等工艺步骤，在多晶硅栅的侧面形成由介质层构成的侧墙；侧墙的宽度为0.2～0.3微米；
步骤105，源漏光刻(光刻后的剖面示意图如图7所示)：与NLDD光刻使用同一块掩模版，场区的光刻胶被保留，有源区的光刻胶不被保留；
步骤106，砷离子注入(如图8所示)：砷离子注入的能量为50～100千电子伏，剂量为3E15～6E15原子/平方厘米，注入角度为0度角或7度角；
由于光刻胶、多晶硅栅和侧墙的掩蔽作用，即砷离子不能穿透光刻胶、多晶硅栅和侧墙，因此只在没有光刻胶、多晶硅栅和侧墙覆盖的区域被注入了砷离子，注入了砷离子的区域称之为N+区(正号表示注入剂量比较高)；
步骤107，去除光刻胶(如图9所示)：完成砷离子注入之后，光刻胶的作用也就完成，则进行去除光刻胶的操作；
步骤108，源漏退火：退火温度850～930摄氏度，退火时间30～90分钟，磷离子和砷离子经退火之后被激活并发生热扩散，磷离子从多晶硅栅边缘扩散至多晶硅栅的下方，形成的N-区即N型轻掺杂漏区(NLDD)，砷离子从侧墙边缘扩散至侧墙的下方，形成的N+区即源、漏区(集体结构如图10所示)。
根据现有技术中MOS晶体管轻掺杂漏区的制造方法工艺步骤繁琐。
发明内容
本发明所提供的方法和装置解决了现有技术中工艺流程繁琐的问题。
本发明提供一种MOS晶体管轻掺杂漏区的制造方法，包括：
在形成多晶硅栅之后，在所述多晶硅栅的两侧制作侧墙；
在MOS晶体管的表面覆盖光刻胶，实现对MOS晶体管源漏进行光刻，以去除有源区的光刻胶；
通过采用旋转方式向P阱中注入磷离子形成N-区，所述N-区的一侧边缘延伸至所述侧墙的下方；其中，所述磷离子的入射方向与晶圆的轴心方向成20°～60°夹角，磷离子斜入至所述侧墙下方；
向所述P阱中注入砷离子，其中，注入所述砷离子时，注入的方向垂直于晶圆；
去除所述MOS晶体管表面的光刻胶；
对所述MOS晶体管进行源漏退火操作，使所述磷离子从所述侧墙的下方扩散至所述多晶硅栅的下方，以形成N型轻掺杂漏区，砷离子与磷离子的掺杂区形成源区和漏区。
上述技术方案中的一个或两个，至少具有如下技术效果：
本发明实施例所提供的方法，能够减少传统方法中的工艺步骤。减少了光刻操作的次数，大大降低了制造成本。
附图说明
图1为现有技术中MOS晶体管源、漏区及NLDD的传统制造方法流程图；
图2为现有技术中形成多晶硅栅之后的MOS晶体管剖面结构示意图；
图3为现有技术中第一次光刻之后的MOS晶体管剖面结构示意图；
图4为现有技术中注入磷离子之后的MOS晶体管剖面结构示意图；
图5为现有技术中第一次去除光刻胶之后的MOS晶体管剖面结构示意图；
图6为现有技术中制作侧墙之后的MOS晶体管剖面结构示意图；
图7为现有技术中第二次光刻之后的MOS晶体管剖面结构示意图；
图8为现有技术中注入砷离子之后的MOS晶体管剖面结构示意图；
图9为现有技术中第二次去除光刻胶之后的MOS晶体管剖面结构示意图；
图10为现有技术中源漏退火之后的MOS晶体管剖面结构示意图；
图11为本发明实施例一种MOS晶体管轻掺杂漏区的制造方法流程图；
图12为本发明实施例制作侧墙之后的MOS晶体管剖面结构示意图；
图13为本发明实施例光刻之后的MOS晶体管剖面结构示意图；
图14为本发明实施例注入磷离子之后的MOS晶体管剖面结构示意图；
图15为本发明实施例注入磷离子时，磷离子的入射方向示意图；
图16为本发明实施例注入磷离子时，相对于图15磷离子的入射方向调整180°后的示意图；
图17为本发明实施例注入砷离子之后的MOS晶体管剖面结构示意图；
图18为本发明实施例去除光刻胶之后的MOS晶体管剖面结构示意图；
图19为本发明实施例源漏退火之后的MOS晶体管剖面结构示意图。
具体实施方式
本发明实施例提供一种MOS晶体管轻掺杂漏区的制造方法，具体包括：在形成多晶硅栅之后，在所述多晶硅栅的两侧制作侧墙；在MOS晶体管的表面覆盖光刻胶，实现对MOS晶体管源漏进行光刻，以去除有源区的光刻胶；通过向P阱中注入磷离子形成N-区，所述N-区的一侧边缘延伸至所述侧墙的下方；向所述P阱中注入砷离子，其中，注入所述砷离子时，注入的方向垂直于晶圆；去除所述MOS晶体管表面的光刻胶；对所述MOS晶体管进行源漏作，使所述磷离子从所述侧墙的下方扩散至所述多晶硅栅的下方，以形成N型轻掺杂漏区，砷离子与磷离子的掺杂区形成源区和漏区。
如图11所示，本发明实施例提供一种MOS晶体管轻掺杂漏区的制造方法，下面结合说明书附图对本发明的具体实施方式进行详细说明：
步骤1101，在形成多晶硅栅之后，在多晶硅栅的两侧制作侧墙(结构示意图如图12所示)；
制造方法与传统工艺相同，但侧墙的宽度减小为0.15～0.25微米；
步骤1102，在MOS晶体管的表面覆光刻胶，实现对MOS晶体管源漏进行光刻，以去除有源区的光刻胶；与传统工艺相同，场区的光刻胶被保留，有源区的光刻胶不被保留(如图13所示)；
步骤1103，向P阱中注入磷离子形成N-区，所述N-区的一侧边缘延伸至侧墙下方(如图14所示)：
其中，磷离子注入的能量为40～80千电子伏，剂量为4E13～1.2E14原子/平方厘米，在本发明实施例磷离子注入时，采用大角度注入旋转方式注入；
P阱被注入了磷离子的区域称之为N-区(负号表示注入剂量比较低)。
磷离子住入过程中，由于采用大角度注入，磷离子并非垂直于晶圆表面方向注入(磷离子的入射方向与晶圆的轴心方向成一定夹角，该夹角的度数可取20-60度，优化的选择可以为30度角)，因此磷离子可以斜入至侧墙下方，如图15所示。
因为磷离子采用大度角注入，在多晶硅栅的阻挡下会产生注入阴影区，即多晶硅栅的一个侧面没有离子被注入。在本发明实施例中，为了消除阴影区，则采用旋转方式注入磷离子。旋转方式注入磷离子的具体实现方式为：在磷离子的注入过程中，晶圆绕其轴心自转(如图16所示)。
步骤1104，向P阱中注入砷离子(如图17所示)，其中，注入砷离子时，砷离子注入的方向垂直于晶圆。
砷离子注入的能量为50～100千电子伏，剂量为3E15～6E15原子/平方厘米，注入角度为0度角(采用零度角注入即垂直于晶圆方向注入，可以防止对侧墙下方的N-区的影响)；
P阱被注入了砷离子的区域称之为N+区(正号表示注入剂量比较高)；
步骤1105，去除MOS晶体管表面的光刻胶(如图18所示)：完成离子注入之后，光刻胶的使命即完成，则需要去除光刻胶；
步骤1106，对MOS晶体管进行源漏退火操作，磷离子从侧墙下方扩散至多晶硅栅的下方，形成N型轻掺杂漏区，砷离子与磷离子的掺杂区形成源区和漏区(如图19所示)。
其中，退火温度850～930摄氏度，退火时间30～90分钟，磷离子和砷离子经退火之后被激活并发生热扩散，磷离子从侧墙下方扩散至多晶硅栅的下方，形成的N-区即N型轻掺杂漏区(NLDD)，砷离子从侧墙边缘扩散至侧墙的下方，形成的N+区即源、漏区。
本申请实施例中的上述一个或多个技术方案，至少具有如下的技术效果：
上述本发明实施例所提供的MOS晶体管轻掺杂漏区的制造方法，能够减少传统方法中的工艺步骤。减少了光刻操作的次数，大大降低了制造成本。
本发明所述的方法并不限于具体实施方式中所述的实施例，本领域技术人员根据本发明的技术方案得出其它的实施方式，同样属于本发明的技术创新范围。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (6)
1.一种MOS晶体管轻掺杂漏区的制造方法，其特征在于，包括：
在形成多晶硅栅之后，在所述多晶硅栅的两侧制作侧墙；
在MOS晶体管的表面覆盖光刻胶，实现对MOS晶体管源漏进行光刻，以去除有源区的光刻胶；
通过采用旋转方式向P阱中注入磷离子形成N-区，所述N-区的一侧边缘延伸至所述侧墙的下方；其中，所述磷离子的入射方向与晶圆的轴心方向成20°～60°夹角，磷离子斜入至所述侧墙下方；
向所述P阱中注入砷离子，其中，注入所述砷离子时，注入的方向垂直于晶圆；
去除所述MOS晶体管表面的光刻胶；
对所述MOS晶体管进行源漏退火操作，使所述磷离子从所述侧墙的下方扩散至所述多晶硅栅的下方，以形成N型轻掺杂漏区，砷离子与磷离子的掺杂区形成源区和漏区。
2.如权利要求1所述的方法，其特征在于，所述侧墙的宽度值为0.15～0.25微米之间的任一值。
3.如权利要求1所述的方法，其特征在于，所述采用旋转方式向P阱中注入磷离子，具体包括：在磷离子的注入过程中，晶圆绕自身的轴心自转。
4.如权利要求1所述的方法，其特征在于，所述对MOS晶体管进行源漏退火的退火温度为850～930摄氏度，退火时间为30～90分钟。
5.如权利要求1所述的方法，其特征在于，注入磷离子时，所述磷离子的注入的能量为40～80千电子伏，剂量为4E13～1.2E14原子/平方厘米。
6.如权利要求1所述的方法，其特征在于，注入砷离子时，砷离子注入的能量为50～100千电子伏，剂量为3E15～6E15原子/平方厘米。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110363436.3A CN103117223B (zh) | 2011-11-16 | 2011-11-16 | 一种mos晶体管轻掺杂漏区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110363436.3A CN103117223B (zh) | 2011-11-16 | 2011-11-16 | 一种mos晶体管轻掺杂漏区的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103117223A CN103117223A (zh) | 2013-05-22 |
| CN103117223B true CN103117223B (zh) | 2016-03-30 |
Family
ID=48415566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110363436.3A Active CN103117223B (zh) | 2011-11-16 | 2011-11-16 | 一种mos晶体管轻掺杂漏区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103117223B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472283B1 (en) * | 1999-09-24 | 2002-10-29 | Advanced Micro Devices, Inc. | MOS transistor processing utilizing UV-nitride removable spacer and HF etch |
| CN101996886A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
-
2011
- 2011-11-16 CN CN201110363436.3A patent/CN103117223B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472283B1 (en) * | 1999-09-24 | 2002-10-29 | Advanced Micro Devices, Inc. | MOS transistor processing utilizing UV-nitride removable spacer and HF etch |
| CN101996886A (zh) * | 2009-08-14 | 2011-03-30 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103117223A (zh) | 2013-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20080061378A (ko) | 전계 효과 트랜지스터에 비대칭 오버랩 용량을 형성하는구조 및 방법 | |
| US20130109145A1 (en) | Method of manufacturing semiconductor device | |
| US20140203324A1 (en) | A strip-shaped gate-modulated tunneling field effect transistor and a preparation method thereof | |
| Mori et al. | Tunnel field-effect transistors with extremely low off-current using shadowing effect in drain implantation | |
| US9312378B2 (en) | Transistor device | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| CN102737995B (zh) | 半导体器件的制作方法 | |
| CN102637600B (zh) | Mos器件制备方法 | |
| KR20050064011A (ko) | 반도체 소자의 제조방법 | |
| CN102956494B (zh) | 半导体装置及其制造方法 | |
| WO2013155760A1 (zh) | 半导体结构及其制造方法 | |
| CN108470680B (zh) | 半导体结构的制作方法 | |
| CN101330048A (zh) | 轻掺杂离子注入方法 | |
| CN103117223B (zh) | 一种mos晶体管轻掺杂漏区的制造方法 | |
| CN103021827A (zh) | 鳍式场效应管、cmos鳍式场效应管的形成方法 | |
| CN103247528A (zh) | 金属氧化物半导体场效应管的制造方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| CN101930924B (zh) | Mos晶体管的制作方法 | |
| KR20070013032A (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100601917B1 (ko) | 씨모스 트랜지스터 제조 방법 | |
| CN114038758B (zh) | 改善热载流子注入的nmos的形成方法 | |
| KR100519507B1 (ko) | 반도체 소자의 제조방법 | |
| KR100835519B1 (ko) | 반도체 소자의 제조 방법 | |
| CN102693904B (zh) | 一种减小i/o mos器件hci效应的方法 | |
| KR100525911B1 (ko) | 반도체 소자의 고전압 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220722 Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd. Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd. |
|
| TR01 | Transfer of patent right |