CN102364663A - 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 - Google Patents
栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 Download PDFInfo
- Publication number
- CN102364663A CN102364663A CN2011103554509A CN201110355450A CN102364663A CN 102364663 A CN102364663 A CN 102364663A CN 2011103554509 A CN2011103554509 A CN 2011103554509A CN 201110355450 A CN201110355450 A CN 201110355450A CN 102364663 A CN102364663 A CN 102364663A
- Authority
- CN
- China
- Prior art keywords
- grid
- side wall
- photoresist
- etching speed
- etch step
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 79
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title abstract description 12
- 238000004519 manufacturing process Methods 0.000 title abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 34
- 239000011248 coating agent Substances 0.000 claims abstract description 7
- 238000000576 coating method Methods 0.000 claims abstract description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 abstract description 8
- 238000002347 injection Methods 0.000 abstract description 7
- 239000007924 injection Substances 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract 2
- 239000000969 carrier Substances 0.000 abstract 1
- 239000010408 film Substances 0.000 description 10
- 238000000151 deposition Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 239000003031 high energy carrier Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007850 degeneration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
提供了一种栅极侧墙刻蚀方法、MOS器件制造方法以及MOS器件。栅极侧墙刻蚀方法包括：栅极侧墙薄膜形成步骤，用于在栅极侧壁上形成栅极侧墙薄膜；光刻胶涂覆步骤，用于将光刻胶涂覆在栅极上以覆盖栅极的一个侧壁并露出栅极的另一侧壁；第一侧壁刻蚀步骤，用于利用光刻胶对露出的栅极的另一侧壁进行刻蚀；光刻胶去除步骤，用于去除光刻胶；以及第二侧壁刻蚀步骤，用于在去除光刻胶之后对栅极两侧的侧壁进行刻蚀。通过对器件源漏侧的栅极侧墙的不同刻蚀，使刻蚀后漏端的栅极侧墙宽度增大，源端的栅极侧墙宽度减小，漏端的掺杂离子离沟道距离被拉远，源端的掺杂离子与沟道和衬底的距离被拉近，降低了漏端的纵向电场强度，减小了器件热载流子注入的损伤。
Description
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种栅极侧墙刻蚀方法、采用了该栅极侧墙刻蚀方法的MOS器件制造方法、以及由该MOS器件制造方法制成的MOS器件。
背景技术
热载流子效应是MOS(金属-氧化物-半导体)器件的一个重要的失效机理，随着MOS器件尺寸的日益缩小，器件的热载流子注入效应越来越严重。以PMOS器件为例，沟道中的空穴，在漏源之间高横向电场的作用下被加速，形成高能载流子，高能载流子与硅晶格碰撞，产生电离的电子空穴对，电子由衬底收集，形成衬底电流，大部分碰撞产生的空穴，流向漏极，但还有部分空穴，在纵向电场的作用下，注入到栅极中形成栅极电流，这种现象称为热载流子注入(HotCarrier Injection)。
热载流子会造成硅衬底与二氧化硅栅氧界面处能键的断裂，在硅衬底与二氧化硅栅氧界面处产生界面态，导致器件性能，如阈值电压、跨导以及线性区/饱和区电流的退化，最终造成MOS器件失效。器件失效通常首先发生在漏端，这是由于载流子通过整个沟道的电场加速，在到达漏端后，载流子的能量达到最大值，因此漏端的热载流子注入现象比较严重。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够有效地减小了半导体器件热载流子注入的损伤的MOS器件制造方法以及由该MOS器件制造方法制成的MOS器件。
根据本发明的第一方面，提供了一种栅极侧墙刻蚀方法，其包括：栅极侧墙薄膜形成步骤，用于在栅极侧壁上形成栅极侧墙薄膜；光刻胶涂覆步骤，用于将光刻胶涂覆在栅极上以覆盖栅极的一个侧壁并露出栅极的另一侧壁；第一侧壁刻蚀步骤，用于利用所述光刻胶对露出的栅极的所述另一侧壁进行刻蚀；光刻胶去除步骤，用于去除所述光刻胶；以及第二侧壁刻蚀步骤，用于在去除所述光刻胶之后对栅极两侧的侧壁进行刻蚀。
优选地，在所述第一侧壁刻蚀步骤中，横向刻蚀速度高于纵向刻蚀速度。
优选地，在所述第二侧壁刻蚀步骤中，横向刻蚀速度低于纵向刻蚀速度。
优选地，所述栅极侧墙刻蚀方法还包括：控制所述第一侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度、以及所述第二侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度，以使得所述第二侧壁刻蚀步骤之后得到栅极两侧的侧墙的宽度之和等于预定值。
根据本发明的第二方面，提供了一种MOS器件制造方法，其包括：栅极侧墙薄膜形成步骤，用于在栅极侧壁上形成栅极侧墙薄膜；光刻胶涂覆步骤，用于将光刻胶涂覆在栅极上以覆盖漏极侧的栅极侧壁并露出源极侧的栅极侧壁；
第一侧壁刻蚀步骤，用于利用所述光刻胶对源极侧的栅极侧壁进行刻蚀；光刻胶去除步骤，用于去除所述光刻胶；第二侧壁刻蚀步骤，用于在去除所述光刻胶之后对栅极两侧的侧壁进行刻蚀；源漏掺杂步骤，用于在所述第二侧壁刻蚀步骤之后对漏极和源极执行掺杂。
优选地，在所述第一侧壁刻蚀步骤中，横向刻蚀速度高于纵向刻蚀速度。
优选地，在所述第二侧壁刻蚀步骤中，横向刻蚀速度低于纵向刻蚀速度。
优选地，控制所述第一侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度、以及所述第二侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度，以使得所述第二侧壁刻蚀步骤之后得到栅极两侧的侧墙的宽度之和等于预定值。
优选地，所述MOS器件制造方法还包括退火步骤。
根据本发明的第三方面，提供了一种根据本发明第二方面所述的MOS器件制造方法制成的MOS器件。
在根据本发明，针对现有技术中热载流子注入的问题，本发明通过改进栅极侧墙薄膜的刻蚀方法，通过对MOS器件源漏侧的栅极侧墙进行不同的刻蚀，在MOS器件的源漏端形成不同形貌的栅极侧墙，使得刻蚀后漏端的栅极侧墙宽度增大，而源端的栅极侧墙宽度减小，在接下来的源漏高掺杂注入和退火工艺后，漏端的掺杂离子离沟道距离被拉远，源端的掺杂离子与沟道和衬底的距离被拉近，在保持沟道有效长度(Effective Channel Length)不变的情况下，降低了漏端的纵向电场强度，从而减小了半导体器件热载流子注入的损伤。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1至图3示意性地示出了根据现有技术的MOS器件制造方法。
图4至图6示意性地示出了根据本发明实施例的MOS器件制造方法。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
现有技术的MOS器件制造方法中，如图1至图3所示，首先在形成有浅沟槽隔离STI的半导体衬底SUB上的栅极G的侧墙上执行沉积。沉积后器件的截面如图1所示，其中栅极G两侧形成了沉积的侧墙薄膜F。
接下来执行各向异性的干法刻蚀，刻蚀后源漏的栅极侧墙成对称结构，如图2所示。然后，执行源漏重掺杂以及退火工艺，漏极S及源极S处形成的掺杂离子分布如图3所示，漏极S及源极S两侧的掺杂离子距离器件沟道的距离均由栅极侧墙的宽度所决定。
与图1至图3的现有技术对照，现在参考图4至图6来描述根据本发明实施例的MOS器件制造方法。
首先在形成有浅沟槽隔离STI的半导体衬底SUB上的栅极G的侧墙上执行沉积。沉积后器件的截面如图1所示，其中栅极G两侧形成了沉积的栅极侧墙薄膜F。
其次，在栅极侧墙薄膜沉积后，用光刻胶PR覆盖器件的漏极D一侧(称为漏端)，采用“高横向刻蚀，低纵向刻蚀”的刻蚀方法，对S一侧(称为源端)的墙薄膜进行刻蚀(第一次刻蚀)，刻蚀深度由刻蚀时间控制。刻蚀后的MOS器件截面如图4所示，此时源极S一侧(即源端)的栅极侧墙形貌已经比漏端的栅极侧墙形貌窄很多。
需要说明的是，说明书中的术语“横向”指的是源漏方向，而说明书中的术语“纵向”指的是与硅片表面平行的平面上与源漏方向垂直的方向；并且术语“高横向刻蚀，低纵向刻蚀”指的是横向刻蚀速度高于纵向刻蚀速度。
接下来去掉光刻胶PR，对栅极侧墙薄膜进行第二次刻蚀，采用“低横向刻蚀，高纵向刻蚀”的方法，对源漏两端的栅极侧墙薄膜同时进行刻蚀，刻蚀后MOS器件的截面如图5所示。需要说明的是，术语“低横向刻蚀，高纵向刻蚀”指的是横向刻蚀速度低于纵向刻蚀速度。
最终栅极侧墙形貌，在漏端的宽度会增大，在源端会减小。适当调节第一次刻蚀的刻蚀速度以及第二次刻蚀的刻蚀速度，可以实现漏端栅极侧墙增大的宽度等于源端栅极侧墙减小的宽度，总的源漏端的栅极侧墙的宽度之和仍然保持不变(即，使得源漏端的栅极侧墙的宽度之和等于预定值)。
接下来进行的源漏重掺杂以及退火工艺，由于重掺杂离子与器件沟道的距离由栅极侧墙的宽度所决定，因此掺杂后，漏端的重掺杂离子与器件沟道的距离被拉远，源端的重掺杂离子与器件沟道的距离被拉近(如图6所示)。但由于源漏端的栅极侧墙的宽度之和保持不变，所以源漏重掺杂离子之间的距离保持不变。
在漏端，由于重掺杂离子与沟道间的距离被拉远，当栅极加上电压后，在漏端产生的纵向电场强度减弱，因此，由横向电场加速的载流子碰撞产生的电子空穴对，空穴会在较弱的纵向电场作用下向栅极中注入，从而减小了由于热载流子注入而形成的栅极电流，减小了半导体器件热载流子注入的损伤。
此外，由于在漏端的重掺杂离子与沟道的距离被拉远的同时，源端的重掺杂离子与沟道的距离被拉近，总的源漏重掺杂离子之间的距离保持不变，因此器件的有效沟道长度基本保持不变，器件的其他性能得以保持。
根据本发明实施例的MOS器件制造方法至少具有如下优势：
1.通过改进栅极侧墙刻蚀工艺，增加了刻蚀后漏端的栅极侧墙宽度，减小了刻蚀后源端的栅极侧墙宽度，而源漏两端的栅极侧墙总宽度保持不变。
2.源漏重掺杂注入以及退火工艺后，漏端的重掺杂离子与沟道距离被拉远，漏端的纵向电场强度减弱，因此由于热载流子注入形成的栅极电流减小，从而减小了半导体器件热载流子注入的损伤。
3.在漏端的重掺杂离子与沟道的距离被拉远的同时，源端的重掺杂离子与沟道的距离被拉近，源漏重掺杂离子之间的距离保持不变，因此器件的有效沟道长度基本保持不变，器件的其他性能得以保持。
需要说明的是，例如，虽然以形成有浅沟槽隔离STI的半导体结构示出本发明的原理，但是本发明并不限于此，而是可以在不形成有浅沟槽隔离STI的半导体结构上执行本发明的MOS器件制造方法。
在本发明的另一实施例中，提供了一种由该MOS器件制造方法制成的半导体器件，例如MOS器件，或者CMOS器件。可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (10)
1.一种栅极侧墙刻蚀方法，其特征在于包括：
栅极侧墙薄膜形成步骤，用于在栅极侧壁上形成栅极侧墙薄膜；
光刻胶涂覆步骤，用于将光刻胶涂覆在栅极上以覆盖栅极的一个侧壁并露出栅极的另一侧壁；
第一侧壁刻蚀步骤，用于利用所述光刻胶对露出的栅极的所述另一侧壁进行刻蚀；
光刻胶去除步骤，用于去除所述光刻胶；以及
第二侧壁刻蚀步骤，用于在去除所述光刻胶之后对栅极两侧的侧壁进行刻蚀。
2.根据权利要求1所述的栅极侧墙刻蚀方法，其特征在于，在所述第一侧壁刻蚀步骤中，横向刻蚀速度高于纵向刻蚀速度。
3.根据权利要求2所述的栅极侧墙刻蚀方法，其特征在于，在所述第二侧壁刻蚀步骤中，横向刻蚀速度低于纵向刻蚀速度。
4.根据权利要求3所述的栅极侧墙刻蚀方法，其特征在于还包括：控制所述第一侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度、以及所述第二侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度，以使得所述第二侧壁刻蚀步骤之后得到栅极两侧的侧墙的宽度之和等于预定值。
5.一种MOS器件制造方法，其特征在于包括：
栅极侧墙薄膜形成步骤，用于在栅极侧壁上形成栅极侧墙薄膜；
光刻胶涂覆步骤，用于将光刻胶涂覆在栅极上以覆盖漏极侧的栅极侧壁并露出源极侧的栅极侧壁；
第一侧壁刻蚀步骤，用于利用所述光刻胶对源极侧的栅极侧壁进行刻蚀；
光刻胶去除步骤，用于去除所述光刻胶；
第二侧壁刻蚀步骤，用于在去除所述光刻胶之后对栅极两侧的侧壁进行刻蚀；
源漏掺杂步骤，用于在所述第二侧壁刻蚀步骤之后对漏极和源极执行掺杂。
6.根据权利要求5所述的MOS器件制造方法，其特征在于，在所述第一侧壁刻蚀步骤中，横向刻蚀速度高于纵向刻蚀速度。
7.根据权利要求6所述的MOS器件制造方法，其特征在于，在所述第二侧壁刻蚀步骤中，横向刻蚀速度低于纵向刻蚀速度。
8.根据权利要求7所述的MOS器件制造方法，其特征在于，控制所述第一侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度、以及所述第二侧壁刻蚀步骤的横向刻蚀速度和纵向刻蚀速度，以使得所述第二侧壁刻蚀步骤之后得到栅极两侧的侧墙的宽度之和等于预定值。
9.根据权利要求5至9之一所述的MOS器件制造方法，其特征在于还包括退火步骤。
10.一种根据权利要求5至9之一所述的MOS器件制造方法制成的MOS器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103554509A CN102364663A (zh) | 2011-11-10 | 2011-11-10 | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011103554509A CN102364663A (zh) | 2011-11-10 | 2011-11-10 | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102364663A true CN102364663A (zh) | 2012-02-29 |
Family
ID=45691221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011103554509A Pending CN102364663A (zh) | 2011-11-10 | 2011-11-10 | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102364663A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420574A (zh) * | 2011-11-22 | 2012-04-18 | 上海华力微电子有限公司 | 一种提高共源极运算放大器频率特性的方法 |
| CN102623502A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 共源极运算放大器及其制造方法 |
| CN104157557A (zh) * | 2014-08-15 | 2014-11-19 | 上海华力微电子有限公司 | 改善热载流子注入损伤的离子注入方法 |
| CN111799225A (zh) * | 2020-09-08 | 2020-10-20 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件的制造方法 |
| CN113299554A (zh) * | 2020-02-24 | 2021-08-24 | 微龛(广州)半导体有限公司 | 一种非对称mosfet及其制造方法以及半导体器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186732A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
-
2011
- 2011-11-10 CN CN2011103554509A patent/CN102364663A/zh active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04186732A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置及びその製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102420574A (zh) * | 2011-11-22 | 2012-04-18 | 上海华力微电子有限公司 | 一种提高共源极运算放大器频率特性的方法 |
| CN102623502A (zh) * | 2012-03-23 | 2012-08-01 | 上海华力微电子有限公司 | 共源极运算放大器及其制造方法 |
| CN104157557A (zh) * | 2014-08-15 | 2014-11-19 | 上海华力微电子有限公司 | 改善热载流子注入损伤的离子注入方法 |
| CN113299554A (zh) * | 2020-02-24 | 2021-08-24 | 微龛(广州)半导体有限公司 | 一种非对称mosfet及其制造方法以及半导体器件 |
| CN111799225A (zh) * | 2020-09-08 | 2020-10-20 | 中芯集成电路制造(绍兴)有限公司 | 半导体器件的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9660054B2 (en) | Tunneling field effect transistor (TFET) with ultra shallow pockets formed by asymmetric ion implantation and method of making same | |
| US11121237B2 (en) | Manufacturing method for FinFET device | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| EP3188245A1 (en) | Finfet and fabrication method thereof | |
| CN109148447B (zh) | 半导体结构及其形成方法 | |
| CN104183500A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN104157557A (zh) | 改善热载流子注入损伤的离子注入方法 | |
| US20140054725A1 (en) | Transistor device and fabrication method | |
| CN109427681B (zh) | 半导体结构及其形成方法 | |
| CN103247528B (zh) | 金属氧化物半导体场效应管的制造方法 | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| KR100840662B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| KR100650900B1 (ko) | 반도체 소자 제조 방법 | |
| CN102610526A (zh) | 减小热载流子注入损伤的侧墙刻蚀方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN104167363A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN103426766B (zh) | Pmos晶体管及其形成方法 | |
| CN102437057B (zh) | 一种减小半导体器件热载流子注入损伤的方法 | |
| CN102364661A (zh) | 栅极侧墙形成方法、mos器件制造方法以及mos器件 | |
| KR100866260B1 (ko) | 비대칭 엘디디 모스펫의 제조방법 | |
| CN102610528B (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 | |
| CN102610502A (zh) | 减小热载流子注入损伤的mos器件制作方法 | |
| CN102005388B (zh) | N型金属氧化物半导体源漏注入方法 | |
| CN102082127A (zh) | 半导体器件的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120229 |