CN102623502A - 共源极运算放大器及其制造方法 - Google Patents
共源极运算放大器及其制造方法 Download PDFInfo
- Publication number
- CN102623502A CN102623502A CN2012100813879A CN201210081387A CN102623502A CN 102623502 A CN102623502 A CN 102623502A CN 2012100813879 A CN2012100813879 A CN 2012100813879A CN 201210081387 A CN201210081387 A CN 201210081387A CN 102623502 A CN102623502 A CN 102623502A
- Authority
- CN
- China
- Prior art keywords
- source
- side wall
- heavily doped
- region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 15
- 230000008569 process Effects 0.000 claims abstract description 9
- 238000002347 injection Methods 0.000 claims abstract description 8
- 239000007924 injection Substances 0.000 claims abstract description 8
- 230000007935 neutral effect Effects 0.000 claims abstract description 8
- 238000000137 annealing Methods 0.000 claims abstract description 7
- 239000000758 substrate Substances 0.000 claims description 30
- 238000013459 approach Methods 0.000 claims description 9
- 229910052732 germanium Inorganic materials 0.000 claims description 4
- 229910052724 xenon Inorganic materials 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 5
- 125000006850 spacer group Chemical group 0.000 abstract 7
- 150000002500 ions Chemical class 0.000 abstract 4
- 239000002019 doping agent Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 7
- 230000004044 response Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种共源极运算放大器及其制造方法，通过利用掩膜层覆盖在漏极区域上方的侧墙沉积层并采用中性离子对源极区域上方的侧墙沉积层进行离子注入，使得在侧墙刻蚀工艺中对源极区域上方的侧墙沉积层的刻蚀速度要大于漏极区域上方的侧墙沉积层的刻蚀速度，刻蚀后源极侧墙的截面宽度相对较小，而漏极侧墙的截面宽度相对增大；在源漏重掺杂注入和退火工艺后，源极重掺杂区的掺杂离子离沟道距离被拉近，漏极重掺杂区的掺杂离子与沟道的距离被拉远，提高了共源极运算放大器的频率特性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种共源极运算放大器及其制造方法。
背景技术
CMOS(互补金属氧化物半导体)运算放大器，是各种电路的基础单元之一。随着信息技术的发展，对于信息数据的处理速度要求越来越高，对其中采用的CMOS运算放大器的频率响应特性要求也越来越高。然而，CMOS器件的寄生电容随着工作频率的升高起到越来越大的负面作用，如何减小这些寄生电容对CMOS运算放大器的影响，已经成为提高CMOS运算放大器频率响应特性的关键。
密勒电容是一个等效电容，其描述的是跨接在运算放大器的输出端与输入端之间的反馈电容(CC)对运算放大器频率特性的影响。如图1A所示的一个运算放大器电路，一个戴维南电源(VA)11通过一个戴维南电阻(RA)12驱动这个电路，在输出端(Vout)17设有第一电阻(RL)15和第一电容(CL)16组成的相移电路作为负载，输入端(Vin)18和输出端17通过一个反馈电容(CC)13相连，放大器14的电压增益值为Av，即Vout＝AV*Vin。密勒电容对于电路的频率特性的影响称为密勒效应。请参照图1B，其为图1A的等效电路图，密勒效应是通过放大输入电容来起作用的，即密勒电容(CM)13’可以使得器件或者电路的等效输入电容增大(1+Av)倍，其中CM＝CC*(1+Av)。因此很小的反馈电容(CC)13即可造成器件或者电路的频率特性大大降低。
请参照图2，其为现有技术中共源极运算放大器的电路的示意图所述共源极运算放大器的电路通常包括一个NMOS(N型金属氧化物半导体)晶体管22和一个输出电阻(Rout)25，输出端24为NMOS晶体管22的漏端，输入端21为NMOS的栅端。在输出端和输入端之间，由于存在栅漏的寄生交叠电容(Cgd)23，构成一个反馈电容，由于密勒效应，寄生交叠电容23会严重降低共源极运算放大器的频率响应特性。如何在保持器件性能不变的前提下，减小寄生的交叠电容，成为提高共源极运算放大器频率响应特性的关键。
如图3A～3C所示，对于制备共源极放大器中NMOS器件，通常工艺中，包括：
首先，提供衬底31，所述衬底31包括源极区域和漏极区域，所述源极区域中形成有源极延伸区34，所述漏极区域中形成有漏极延伸区35，所述衬底31上形成有栅极结构32，随后在衬底31和栅极结构32上沉积形成侧墙沉积层33，如图3A所示；
接下来，采用各向异性的干法刻蚀工艺对侧墙沉积层33进行刻蚀，以在源极区域上方形成源极侧墙33a，在漏极区域上方形成漏极侧墙33b，所述源极侧墙33a和漏极侧墙33b为对称结构，如图3B所示；
然后，如图3C所示，进行源漏重掺杂以及退火工艺，在衬底中形成源极重掺杂区341和漏极重掺杂区351，可以得知，源极重掺杂区341和漏极重掺杂区351的位置受源极侧墙33a和漏极侧墙33b的影响，即，源极重掺杂区341和漏极重掺杂区351中掺杂离子距离器件沟道的距离由侧墙的宽度所决定。
发明内容
本发明的目的在于提供一种能够提高共源运算放大器频率响应特性的共源极运算放大器及其制造方法。
为解决上述技术问题，本发明提供一种共源极运算放大器制造方法，包括：在衬底上形成栅极结构，所述衬底包括源极区域和漏极区域；以所述栅极结构为掩膜，在栅极结构两侧的衬底内进行轻掺杂，形成源极延伸区和漏极延伸区；在所述衬底上形成侧墙沉积层；在所述漏极区域上方的侧墙沉积层上形成掩膜层；采用中性离子对源极区域上方的侧墙沉积层进行离子注入；去除所述掩膜层，对所述侧墙沉积层进行刻蚀，以在所述源极区域上方形成源极侧墙，在所述漏极区域上方形成漏极侧墙，所述漏极侧墙的截面宽度大于所述源极侧墙的截面宽度；进行源漏重掺杂以及退火工艺，形成源极重掺杂区和漏极重掺杂区，所述漏极重掺杂区和源极重掺杂区为非对称结构，所述源极重掺杂区比漏极重掺杂区更靠近沟道。
较佳的，在所述的共源极运算放大器制造方法中，所述中性离子为锗离子或氙离子。
本发明还提供一种共源极运算放大器，包括：衬底，所述衬底包括源极区域和漏极区域；形成于所述衬底上的栅极结构；形成于所述源极区域上方的源极侧墙以及形成于所述漏极区域上方的漏极侧墙，所述漏极侧墙的截面宽度大于源极侧墙的截面宽度；形成于所述衬底中的源极重掺杂区和漏极重掺杂区，所述源极重掺杂区和漏极重掺杂区为非对称结构，所述源极重掺杂区比漏极重掺杂区更靠近沟道。
本发明利用掩膜层覆盖漏极区域上方的侧墙沉积层并采用中性离子对源极区域上方的侧墙沉积层进行离子注入，使得在侧墙刻蚀工艺中对源极区域上方的侧墙沉积层的刻蚀速度要大于漏极区域上方的侧墙沉积层的刻蚀速度，刻蚀后源极侧墙的截面宽度相对较小，而漏极侧墙的截面宽度相对增大；在源漏重掺杂注入和退火工艺后，源极重掺杂区的掺杂离子离沟道距离被拉近，漏极重掺杂区的掺杂离子与沟道的距离被拉远，以提高共源极运算放大器的频率特性。
附图说明
图1A～1B为密勒电容对运算放大器频率特性影响的示意图；
图2为现有技术中共源运算放大器的密勒电容的电路示意图；
图3A～3C为现有技术中侧墙刻蚀方法中的器件剖面示意图；
图4A～4F为本发明一具体实施例的共源极运算放大器制造方法中的器件剖面示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
请参照图4A～4F，以制备共源极运算放大器中NMOS器件为例，所述共源极运算放大器制造方法，包括：
首先，如图4A所示，在衬底41上形成栅极结构42，所述衬底41包括源极区域和漏极区域，所述源极区域是指后续要形成源极延伸区和源极重掺杂区的区域，同理，所述漏极区域是指后续要形成漏极延伸区和漏极重掺杂区的区域；
然后，如图4B所示，以栅极结构42为掩膜，在栅极结构42两侧的衬底41内进行轻掺杂，形成源极延伸区43和漏极延伸区44；
随后，如图4C所示，在上述衬底41和栅极结构42上形成侧墙沉积层45，所述侧墙沉积层45包括覆盖在源极区域上方的侧墙沉积层451以及覆盖在漏极区域上方的侧墙沉积层452，其中，侧墙沉积层材质为氧化硅或氮化硅；
接着，如图4D所示，在漏极区域上方的侧墙沉积层452上覆盖掩膜层46，所述掩膜层46例如是光刻胶层，并采用中性离子对源极区域上方的侧墙沉积层451进行离子注入，其中所述中性离子可为锗、氙等离子，本发明实施例采用锗离子对源极上方的侧墙沉积层451进行离子注入，如此可以增加源极区域上方的侧墙沉积层451相对于漏极区域上方的侧墙沉积层452的刻蚀速率；
接着，如图4E所示，去除漏极区域上方的掩膜层46，对侧墙沉积层45进行侧墙刻蚀，由于源极区域上方的侧墙沉积层451的刻蚀速率要高于漏极区域上方的侧墙沉积层452的刻蚀速率，适当调节刻蚀机台的侧墙刻蚀菜单(recipe)，最终刻蚀后的侧墙，在源极的宽度会减小，在漏极会增大，即源极侧墙451A的宽度小于漏极侧墙452A的宽度，具体的工艺菜单本领域技术人员可以通过有限次实验获知，本发明对比不予限定；
最后，如图4F所示，对上述器件进行源漏重掺杂以及退火步骤，在源漏重掺杂以及退火工艺中，由于掺杂离子与器件沟道的距离由侧墙的宽度所决定，因此掺杂后，源极重掺杂区的掺杂离子与器件沟道的距离被拉近，漏极重掺杂区的掺杂离子与器件沟道的距离被拉远。使得漏极重掺杂区与栅极结构之间的交叠区域面积减小，从而减小了NMOS器件漏及与栅极结构之间的寄生交叠电容，减小了共源极放大器的密勒电容，从而提高了共源极放大器的频率响应特性。
此外，由于在漏极重掺杂区的掺杂离子与沟道的距离被拉远的同时，源端重掺杂区的掺杂离子与沟道的距离被拉近，总的源漏重掺杂离子之间的距离保持不变，因此器件的有效沟道长度(EffectiveChannel Length)基本保持不变，器件的其他性能得以保持。
相应的，本发明还提供一种共源极运算放大器，参考图4F，所述共源极运算放大器包括：
衬底41，所述衬底41包括源极区域和漏极区域；
形成于所述衬底上的栅极结构42；
形成于所述源极区域上方的源极侧墙451A以及形成于所述漏极区域上方的漏极侧墙452A，所述源极侧墙451A的截面宽度小于漏极侧墙452A的截面宽度；
以及形成于所述衬底41中的源极重掺杂区431和漏极重掺杂区441，所述源极重掺杂区431和漏极重掺杂区441为非对称结构，所述源极重掺杂区431比漏极重掺杂区441更靠近沟道。
由于漏极重掺杂区的掺杂离子与器件衬底的距离被拉远，使得漏端重掺杂区域与栅端之间的交叠区域面积减小，从而减小了NMOS器件漏端与栅端之间的寄生交叠电容，减小了共源极放大器的密勒电容，从而提高了共源极放大器的频率响应特性。
此外，由于在漏极重掺杂区的重掺杂离子与沟道的距离被拉远的同时，源极重掺杂区的重掺杂离子与沟道的距离被拉近，总的源漏重掺杂离子之间的距离保持不变，因此器件的有效沟道长度(EffectiveChannel Length)基本保持不变，器件的其他性能得以保持。
需要说明的是，本发明主要涉及共源极运算放大器中MOS器件的侧墙刻蚀方法的改进，因此对于其它公知的部分不再赘述。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范例所作的均等变化与修饰，皆应属于本发明权利要求涵盖范围。
Claims (3)
1.一种共源极运算放大器，其特征在于，包括：衬底，所述衬底包括源极区域和漏极区域；
形成于所述衬底上的栅极结构；
形成于所述源极区域上方的源极侧墙以及形成于所述漏极区域上方的漏极侧墙，所述漏极侧墙的截面宽度大于源极侧墙的截面宽度；
形成于所述衬底中的源极重掺杂区和漏极重掺杂区，所述源极重掺杂区和漏极重掺杂区为非对称结构，所述源极重掺杂区比漏极重掺杂区更靠近沟道。
2.一种如权利要求1所述的共源极运算放大器的制造方法，其特征在于，包括：在衬底上形成栅极结构，所述衬底包括源极区域和漏极区域；
以所述栅极结构为掩膜，在栅极结构两侧的衬底内进行轻掺杂，形成源极延伸区和漏极延伸区；
在所述衬底上形成侧墙沉积层；
在所述漏极区域上方的侧墙沉积层上形成掩膜层；
采用中性离子对源极区域上方的侧墙沉积层进行离子注入；
去除所述掩膜层，对所述侧墙沉积层进行刻蚀，以在所述源极区域上方形成源极侧墙，在所述漏极区域上方形成漏极侧墙，所述漏极侧墙的截面宽度大于所述源极侧墙的截面宽度；
进行源漏重掺杂以及退火工艺，形成源极重掺杂区和漏极重掺杂区，所述漏极重掺杂区和源极重掺杂区为非对称结构，所述源极重掺杂区比漏极重掺杂区更靠近沟道。
3.如权利要求2所述的共源极运算放大器的制造方法，其特征在于，所述中性离子为锗离子或氙离子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100813879A CN102623502A (zh) | 2012-03-23 | 2012-03-23 | 共源极运算放大器及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2012100813879A CN102623502A (zh) | 2012-03-23 | 2012-03-23 | 共源极运算放大器及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102623502A true CN102623502A (zh) | 2012-08-01 |
Family
ID=46563301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2012100813879A Pending CN102623502A (zh) | 2012-03-23 | 2012-03-23 | 共源极运算放大器及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102623502A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002204A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US20060281273A1 (en) * | 2005-06-09 | 2006-12-14 | Seiko Epson Corporation | Semiconductor device and manufacturing method of the semiconductor device |
| CN101641770A (zh) * | 2007-03-28 | 2010-02-03 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
| CN102364663A (zh) * | 2011-11-10 | 2012-02-29 | 上海华力微电子有限公司 | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 |
-
2012
- 2012-03-23 CN CN2012100813879A patent/CN102623502A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040002204A (ko) * | 2002-06-29 | 2004-01-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| US20060281273A1 (en) * | 2005-06-09 | 2006-12-14 | Seiko Epson Corporation | Semiconductor device and manufacturing method of the semiconductor device |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
| CN101641770A (zh) * | 2007-03-28 | 2010-02-03 | 富士通微电子株式会社 | 半导体器件及其制造方法 |
| CN102364663A (zh) * | 2011-11-10 | 2012-02-29 | 上海华力微电子有限公司 | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3249697A1 (en) | An ldmos transistor, esd device, and fabrication method thereof | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| WO2009087703A1 (ja) | 半導体装置及びその製造方法 | |
| CN103956338A (zh) | 一种集成u形沟道器件和鳍形沟道器件的集成电路及其制备方法 | |
| US9312378B2 (en) | Transistor device | |
| CN102800589B (zh) | 一种基于SOI的SiGe-HBT晶体管的制备方法 | |
| CN102623313A (zh) | 环状离子注入方法、半导体器件及其制造方法 | |
| CN103730370A (zh) | 提升mosfet性能和nbti的方法和结构 | |
| CN102623502A (zh) | 共源极运算放大器及其制造方法 | |
| KR20100015071A (ko) | 이중 일함수 게이트를 갖는 모스 트랜지스터 및 그제조방법 | |
| CN102610527A (zh) | 提高共源运算放大器频率特性的mos器件制造方法 | |
| EP3035388B1 (en) | Semiconductor device and fabrication method thereof | |
| CN102623314A (zh) | 源漏轻掺杂方法、半导体器件及其制造方法 | |
| CN102610505A (zh) | 一种源漏重掺杂方法、半导体器件及其制造方法 | |
| CN103247528A (zh) | 金属氧化物半导体场效应管的制造方法 | |
| CN104425271A (zh) | Mos晶体管及其形成方法 | |
| TWI536460B (zh) | 閘極第一高介電常數金屬閘極堆疊上無氧之快速熱退火 | |
| Bashir et al. | Charge plasma based partial-ground-plane-MOSFET on selective buried oxide (SELBOX) | |
| CN112928068B (zh) | Cmos生产工艺中节省轻掺杂光罩数的方法 | |
| CN103325834A (zh) | 晶体管及其沟道长度的形成方法 | |
| CN102891170B (zh) | Ldmos晶体管结构及其制造方法 | |
| CN102110652B (zh) | 嵌入式半导体器件的制作方法 | |
| CN103187251B (zh) | 晶体管的形成方法 | |
| CN102769036B (zh) | Ldmos半导体结构及其制造方法与操作方法 | |
| Chen et al. | High performance four-masks GOLDD TFT structure without additional ion implantation |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120801 |