CN103247528B - 金属氧化物半导体场效应管的制造方法 - Google Patents
金属氧化物半导体场效应管的制造方法 Download PDFInfo
- Publication number
- CN103247528B CN103247528B CN201210024753.7A CN201210024753A CN103247528B CN 103247528 B CN103247528 B CN 103247528B CN 201210024753 A CN201210024753 A CN 201210024753A CN 103247528 B CN103247528 B CN 103247528B
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- grid
- substrate
- manufacture method
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 230000005669 field effect Effects 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 150000004706 metal oxides Chemical class 0.000 title claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000002347 injection Methods 0.000 claims abstract description 13
- 239000007924 injection Substances 0.000 claims abstract description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 150000002500 ions Chemical class 0.000 claims description 18
- 238000002513 implantation Methods 0.000 claims description 16
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 229910015900 BF3 Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 4
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 4
- 238000003701 mechanical milling Methods 0.000 claims description 4
- 239000012528 membrane Substances 0.000 claims description 4
- 229910052698 phosphorus Inorganic materials 0.000 claims description 4
- 239000011574 phosphorus Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 229920005591 polysilicon Polymers 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229940090044 injection Drugs 0.000 claims 7
- 239000010408 film Substances 0.000 claims 4
- 239000010409 thin film Substances 0.000 claims 1
- 238000001259 photo etching Methods 0.000 abstract description 14
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 12
- 230000008569 process Effects 0.000 abstract description 10
- 230000008021 deposition Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种金属氧化物半导体场效应管的制造方法，包括：在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；去除所述离子注入屏蔽侧墙；对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。利用本发明的方法，可以避免现有技术中的光刻工艺的对准问题，同时也解决了光刻胶在沉积高温工艺中的变形和污染问题。
Description
技术领域
本发明涉及集成电路制造领域，特别涉及一种金属氧化物半导体场效应管的制造方法。
背景技术
晶体管，尤其是金属氧化物半导体场效应晶体管(MOSFET)，是集成电路中最常见的元件之一。随着集成度的不断提高，器件尺寸进入深亚微米沟长范围，器件内部的电场强度随器件尺寸的减小而增强，特别在漏结附近存在强电场，载流子在这一强电场中获得较高的能量，成为热载流子。热载流子在一方面因为改变阈值电压而影响到器件寿命，另一方面热载流子在沟道中碰撞次数的增加，限制了器件的最高工作电压。为了抑制热载流子效应，通常采用轻掺杂漏注入(lightly doped drain，LDD)的MOS晶体管结构，在源漏极区域分别进行一次轻掺杂离子注入和一次重掺杂离子注入，这样即形成了轻掺杂区域和源漏极。漏极区域的轻掺杂区域对抑制热载流子和短沟道效应是有积极意义的，然而源极轻掺杂区域则会产生较大的寄生电阻，减小驱动电流，降低了器件的驱动能力。
因此，业界提出了非对称结构的MOSFET结构，如图1所示，漏极13和栅极11之间存在轻掺杂区域142，抑制了热载流子效应；而源极12和栅极11之间则不存在轻掺杂区域，降低了寄生电阻。因此非对称的MOSFET结构可以同时达到抑制热载流子效应和降低寄生电阻的效果，提高器件的驱动性能。
图2为现有技术的非对称MOSFET制造方法的流程图，图3～图6为现有技术制造方法各个步骤中器件的剖面图。如图2至图6所示，现有技术的非对称MOSFET制造方法包括：
步骤S01，如图3所示，提供基底10，并在所述基底10上形成栅极11，接着通过光刻工艺形成光刻胶图形15以覆盖对应于源极区域以及一部分的栅极后，再通过轻掺杂离子注入形成轻掺杂漏极区域14；
步骤S02，如图4示，通过沉积工艺在剩余部分的栅极以及所述轻掺杂漏极区域14上形成二氧化硅层16；
步骤S03，如图5所示，通过刻蚀工艺去除不必要的二氧化硅，从而在栅极11侧壁形成漏极侧壁间隙162；
步骤S04，如图6所示，去除所述光刻胶图形15，并以所述栅极11和漏极侧壁间隙162为掩膜，对所述基底10进行重掺杂离子注入，在所述栅极11和所述漏极侧壁间隙162周围的基底10中形成漏极13和源极12，由此，漏极侧壁间隙162使得在漏极13与栅极11之间保留了部分的轻掺杂漏极区域14，此部分即为轻掺杂区域142。
从上述制造过程可以看出，现有技术不仅工艺复杂，而且还有以下缺点：首先，步骤S01中需要通过光刻工艺覆盖部分栅极，而由于栅极的尺寸相当小，这对光刻工艺的对准度提出了过高的要求，一旦光刻胶图形出现过覆盖问题将导致后续工艺无法推进；其次，步骤S02中在带有光刻胶图形时进行二氧化硅的沉积，这会导致光刻胶图形的变形，同时光刻胶在沉积的高温工艺中挥发的有机气体会对沉积腔室造成污染。
发明内容
本发明提供一种金属氧化物半导体场效应管的制造方法，工艺简单，解决了现有技术中的光刻工艺的对准问题，同时克服了光刻胶在沉积高温工艺中变形和污染的缺陷。
本发明提供了一种金属氧化物的半导体场效应管的制造方法，包括：在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；去除所述离子注入屏蔽侧墙；对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。
与现有技术相比，本发明的金属氧化物场效应管的制造方法，先在基底上形成栅极并在所述栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙，然后进行重掺杂离子注入形成源极和漏极，之后再进行轻掺杂离子注入形成轻掺杂区域，如此无需在尺寸较小的栅极上部分覆盖光刻胶，降低了对准难度，也无需在带有光刻胶图形的情况下进行二氧化硅的沉积，可避免出现光刻胶变形的情况，并可避免光刻胶对沉积腔室污染。
附图说明
图1为现有的非对称结构的MOSFET的结构示意图；
图2为现有的非对称结构的MOSFET制造方法的流程图；
图3～6为现有的MOSFET制造方法各步骤中器件的剖面图；
图7为本发明一实施例的MOSFET制造方法的流程图；
图8A～8L为本发明一实施例的MOSFET制造方法各步骤中器件的剖面图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式做进一步的说明。
图7为本发明一实施例的MOSFET制造方法的流程图，该方法包括：
S1：在基底上形成栅极并在所述栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；
S2：以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；
S3：去除所述离子注入屏蔽侧墙；
S4：对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域。
图8A～8H为本发明一实施例的MOSFET制造方法各步骤中器件的剖面图。下面结合剖面图对本发明进行更详细的描述。
如图8A所示，提供一基底200，在基底200上沉积形成介质层210。其中所述介质层210的厚度50～200nm。所述基底200的材质可以是单晶硅，也可以是硅锗化合物。
如图8B所示，接着，并在介质层210上形成掩膜层，并采用刻蚀方法去除部分所述介质层，形成图形化的介质层211。
如图8C所示，然后，在图形化的介质层211和基底200上沉积离子注入屏蔽层薄膜220。本实施例中，所述介质层210的材质为二氧化硅，所述离子注入屏蔽层薄膜220的材质为氮化硅。当然，在其它实施例中，所述介质层210的材质也可以为氮化硅，而所述离子注入屏蔽层薄膜220的材质为二氧化硅。可以理解的是，只要使介质层210和离子注入屏蔽层薄膜220具有良好的刻蚀选择比，便于后续形成离子注入屏蔽侧墙221，并且离子注入屏蔽侧墙221能够在离子注入过程中具有良好的屏蔽作用即可。
如图8D所示，接着利用化学机械研磨工艺(CMP)将离子注入屏蔽层薄膜220平坦化，直至暴露出图形化的介质层211的表面为止，经过CMP工艺后剩余的离子注入屏蔽层薄膜220与图形化的介质层211齐平。
如图8E所示，然后刻蚀去除部分离子注入屏蔽层薄膜220，以将后续步骤要形成栅极的区域暴露出来，从而形成了离子注入屏蔽侧墙221。本实施例中，离子注入屏蔽侧墙221的宽度为5～200nm，当然本发明并不限定离子注入屏蔽侧墙221的宽度，此宽度根据接下来要形成的轻掺杂区域的范围来决定。
如图8F所示，在所述基底200、图形化的介质层211和离子注入屏蔽侧墙221上形成栅极氧化层薄膜，并利用光刻和刻蚀工艺去除不必要的栅极氧化层薄膜，从而仅在被图形化的介质层211和离子注入屏蔽侧墙221暴露出来的基底上形成栅极氧化层231。
如图8G所示，在所述栅极氧化层231、图形化的介质层211和离子注入屏蔽侧墙221上形成多晶硅薄膜，利用化学机械研磨工艺将多晶硅薄膜平坦化直至露出图形化的介质层211顶面为止，从而形成了栅极241。
由上可知，本发明在进行离子注入之前，先在基底200上形成栅极241并在所述栅极241靠近漏极区域的一侧形成离子注入屏蔽侧墙221，因此无需在尺寸较小的栅极上部分覆盖光刻胶，也不需要进行高难度的对准工艺，扩大了工艺窗口，降低了工艺难度。并且，无需在带有光刻胶图形的情况下进行二氧化硅的沉积，可避免出现光刻胶变形的情况，并可避免光刻胶污染沉积腔室。
如图8H所示，利用干法或湿法刻蚀的方式去除所述图形化的介质层211。
如图8I所示，以所述栅极241和离子注入屏蔽侧墙221为掩膜，对所述基底200进行重掺杂离子注入，形成源极251和漏极261，本实施例中所述重掺杂离子注入为垂直离子注入。以NMOS晶体管为例，注入离子为磷或者砷，注入能量为10～100kev，注入剂量为1014/cm2～1016/cm2；以PMOS晶体管为例，注入离子为硼或者氟化硼或者铟，注入能量为10～100kev，注入剂量为1014/cm2～1016/cm2。当然此步骤也可以根据需要分多次离子注入。
如图8J所示，利用干法或湿法刻蚀的方式去除离子注入屏蔽侧墙221。
如图8K所示，以所述栅极241为掩膜，对所述基底200进行轻掺杂离子注入，在所述栅极241和漏极261之间的基底中形成轻掺杂区域262。以NMOS晶体管为例，注入离子为磷或者砷，注入能量为1～50kev，注入剂量为1013/cm2～1015/cm2；以PMOS晶体管为例，注入离子为硼或者氟化硼或者铟，注入能量为1～50kev，注入剂量为1013/cm2～1015/cm2。
如图8L所示，在本发明的另一具体实施例中，进行轻掺杂离子注入之后，可在栅极241的两侧形成金属硅化物阻挡层271、272，这是为了防止之后的金属硅化物形成步骤将源漏极和栅极导通。
综上所述，本发明的金属氧化物场效应管的制造方法，先在基底上形成栅极并在所述栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙，然后进行重掺杂离子注入形成源极和漏极，之后再进行轻掺杂离子注入形成轻掺杂区域，如此无需在尺寸较小的栅极上部分覆盖光刻胶，降低了对准难度，也无需在带有光刻胶图形的情况下进行二氧化硅的沉积，可避免出现光刻胶变形的情况，并可避免光刻胶污染沉积腔室。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。
Claims (9)
1.一种金属氧化物半导体场效应管的制造方法，包括：
在基底上形成栅极并在栅极靠近漏极区域的一侧形成离子注入屏蔽侧墙；
以所述栅极和离子注入屏蔽侧墙为掩膜，对所述基底进行重掺杂离子注入，形成源极和漏极；
去除所述离子注入屏蔽侧墙；
对所述基底进行轻掺杂离子注入，在所述栅极和漏极之间的基底中形成轻掺杂区域；
其中，形成栅极和离子注入屏蔽侧墙的步骤包括：
在基底上形成图形化的介质层；
在所述图形化的介质层和基底上沉积离子注入屏蔽层薄膜；
利用化学机械研磨工艺将所述离子注入屏蔽层薄膜平坦化，直至暴露出图形化的介质层的表面；
刻蚀去除部分所述离子注入屏蔽层薄膜，形成离子注入屏蔽侧墙；
在所述图形化的介质层暴露出来的基底上形成栅极氧化层；
在栅极氧化层、图形化的介质层和离子注入屏蔽侧墙上形成多晶硅薄膜；
利用化学机械研磨工艺将多晶硅薄膜平坦化直至露出图形化的介质层顶面，以在所述栅极氧化层上形成栅极；以及
去除所述图形化的介质层。
2.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述介质层的材质为二氧化硅，所述离子注入屏蔽层薄膜的材质为氮化硅。
3.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述介质层的材质为氮化硅，所述离子注入屏蔽层薄膜的材质为二氧化硅。
4.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，所述离子注入屏蔽侧墙的宽度为5～200nm。
5.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，对所述基底进行轻掺杂离子注入之后，还包括在所述栅极两侧形成金属硅化物阻挡层。
6.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，对所述基底进行重掺杂离子注入的步骤中，注入离子为磷或者砷时，注入能量为10～100kev，注入剂量为1014/cm2～1016/cm2。
7.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，对所述基底进行重掺杂离子注入的步骤中，注入离子为硼或者氟化硼或者铟时，注入能量为10～100kev，注入剂量为1014/cm2～1016/cm2。
8.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，对所述基底进行轻掺杂离子注入的步骤中，注入离子为磷或者砷时，注入能量为1～50kev，注入剂量为1013/cm2～1015/cm2。
9.如权利要求1所述的金属氧化物半导体场效应管的制造方法，其特征在于，对所述基底进行轻掺杂离子注入的步骤中，注入离子为硼或者氟化硼或者铟时，注入能量为1～50kev，注入剂量为1013/cm2～1015/cm2。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210024753.7A CN103247528B (zh) | 2012-02-03 | 2012-02-03 | 金属氧化物半导体场效应管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210024753.7A CN103247528B (zh) | 2012-02-03 | 2012-02-03 | 金属氧化物半导体场效应管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103247528A CN103247528A (zh) | 2013-08-14 |
| CN103247528B true CN103247528B (zh) | 2015-09-02 |
Family
ID=48926957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210024753.7A Active CN103247528B (zh) | 2012-02-03 | 2012-02-03 | 金属氧化物半导体场效应管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103247528B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104157557A (zh) * | 2014-08-15 | 2014-11-19 | 上海华力微电子有限公司 | 改善热载流子注入损伤的离子注入方法 |
| CN107134409B (zh) * | 2016-02-26 | 2020-07-14 | 北大方正集团有限公司 | 晶体管的离子注入方法和晶体管 |
| CN114171586B (zh) * | 2022-02-10 | 2022-05-24 | 晶芯成(北京)科技有限公司 | 一种半导体装置及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5170490B2 (ja) * | 2005-06-09 | 2013-03-27 | セイコーエプソン株式会社 | 半導体装置 |
-
2012
- 2012-02-03 CN CN201210024753.7A patent/CN103247528B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1143830A (zh) * | 1995-03-22 | 1997-02-26 | 现代电子产业株式会社 | 制造ldd结构的mos晶体管的方法 |
| CN101647108A (zh) * | 2005-10-07 | 2010-02-10 | 国际商业机器公司 | 在场效应晶体管中形成不对称叠加电容的结构和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103247528A (zh) | 2013-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101795875B1 (ko) | 반도체 구조물 및 이의 제조 방법 | |
| US8823096B2 (en) | Vertical power MOSFET and methods for forming the same | |
| US8847319B2 (en) | Dummy structure for multiple gate dielectric interface and methods | |
| JP2009302575A (ja) | 非常に短いゲート形状を有するトランジスタとメモリセルの製造方法 | |
| CN105448679A (zh) | 半导体器件的形成方法 | |
| CN104752214A (zh) | 鳍式场效应管的形成方法 | |
| CN101740517A (zh) | 轻掺杂漏极的形成方法和半导体器件 | |
| CN103247528B (zh) | 金属氧化物半导体场效应管的制造方法 | |
| US8138559B2 (en) | Recessed drift region for HVMOS breakdown improvement | |
| CN102364663A (zh) | 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件 | |
| EP3282486A1 (en) | Semiconductor structure and fabrication method thereof | |
| JP2005136258A (ja) | 半導体装置およびその製造方法 | |
| CN104681420A (zh) | 半导体器件的形成方法 | |
| US20170200809A1 (en) | Method to improve gate dielectric quality for finfet | |
| CN107579108B (zh) | 半导体结构的形成方法 | |
| KR100273291B1 (ko) | 모스 전계 효과 트랜지스터의 제조 방법 | |
| CN107275400B (zh) | 半导体结构及其形成方法 | |
| CN112309853A (zh) | 屏蔽栅极沟槽结构的制备方法 | |
| CN111863725B (zh) | 半导体结构及其形成方法 | |
| CN103021827A (zh) | 鳍式场效应管、cmos鳍式场效应管的形成方法 | |
| CN108630543B (zh) | 半导体结构及其形成方法 | |
| US10727130B2 (en) | Semiconductor device and fabrication method thereof | |
| CN108346689B (zh) | 一种半导体器件及其制造方法和电子装置 | |
| CN104167363A (zh) | 在FinFET器件上形成离子注入侧墙保护层的方法 | |
| CN102610528B (zh) | 减小半导体器件栅诱导漏极泄漏的方法、mos器件制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |