CN104332442A - 一种锗基cmos的制备方法 - Google Patents

一种锗基cmos的制备方法 Download PDF

Info

Publication number
CN104332442A
CN104332442A CN201410616327.1A CN201410616327A CN104332442A CN 104332442 A CN104332442 A CN 104332442A CN 201410616327 A CN201410616327 A CN 201410616327A CN 104332442 A CN104332442 A CN 104332442A
Authority
CN
China
Prior art keywords
deposit
preparation
germanium
substrate
described step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410616327.1A
Other languages
English (en)
Inventor
黄如
林猛
黎明
安霞
赵阳
张冰馨
刘朋强
夏宇轩
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410616327.1A priority Critical patent/CN104332442A/zh
Publication of CN104332442A publication Critical patent/CN104332442A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种锗基CMOS的制备方法，属于半导体器件领域。该方法利用离子注入的方法精确控制阱的深度与掺杂浓度，并在注入后通过牺牲氧化的方法改善由于离子注入、淀积掩蔽层与场区氧化物带来的锗基衬底表面的粗糙度的退化。本发明工艺简单，与传统硅基CMOS工艺兼容，易于实现。

Description

一种锗基CMOS的制备方法
技术领域
本发明属于半导体器件领域，具体涉及一种锗基CMOS的制备流程。
背景技术
随着硅基金属-氧化物-半导体场效应晶体管(MOSFET)几何尺寸缩小到纳米尺度，传统通过缩小器件尺寸提升性能和集成度的方法正面临物理和技术的双重极限考验。为了进一步提高器件性能，有效方法之一是引入高迁移率沟道材料。由于同时具有较高的电子和空穴迁移率(室温(300K)下，锗沟道的电子迁移率是硅的2.4倍，空穴迁移率是硅的4倍)，锗材料以及锗基器件成为一种选择。
但是目前锗基CMOS制备工艺还不成熟，主要存在以下问题：阱制备困难、沟道与栅介质间的界面质量差、隔离结构制备困难等。对于锗的N阱和P阱的制备，常用的P型和N型杂质分别为硼(B)和磷(P)。对于B，在锗中的扩散系数小，无法利用退火的方法使B驱入的锗中；对于P，在锗中扩散系数大，长时间的退火会扩散到锗中的深处，不利于杂质浓度与扩散深度的控制，不利于制备浅结。所以对于锗基阱的制备，需要利用离子注入的方法，由于阱中杂质在衬底中的分布较深，需要提高注入时离子的能量。又由于锗的熔点低(～938℃)，注入后无法进行高温长时间退火实现杂质驱入的工艺。另外，高能离子注入可能会带来锗表面的损伤，导致锗衬底表面粗糙度的退化。对于锗沟道与栅介质界面质量差的问题：通常采用高K材料作为栅介质，但是将高K材料直接淀积在锗衬底上，锗衬底会在高K淀积过程中及后续的热工艺中被氧化，形成热稳定性差的GeOx(x<2)，导致器件性能退化，故需要对衬底表面钝化处理，抑制淀积栅介质及其后的热过程中的性能退化。另外，对于锗基CMOS的制备，需要形成隔离区，但是由于GeO2的水溶性，及热不稳定性，无法利用GeO2作为隔离材料，需要淀积其它材料做为隔离介质。
发明内容
本发明提出了一种适用于锗基CMOS的制备流程，可以控制阱的深度与阱的掺杂浓度，减小因注入带来的表面粗糙度退化，并实现锗基CMOS的隔离结构。
本发明的具体技术方案如下：
一种锗基CMOS的制备方法，包括如下步骤：
1)锗基衬底上阱的制备，即N阱和P阱：
1-1)对锗基衬底进行清洗，在锗基衬底上淀积注入掩蔽层；
1-2)注入所需的杂质并激活；
1-3)去除注入掩蔽层；
2)隔离结构形成：
2-1)场区隔离槽形成；
2-2)场区氧化物淀积；
3)MOS结构形成：
3-1)有源区开孔，用牺牲氧化的方法改善衬底表面粗糙度；
3-2)淀积栅介质；
3-3)淀积栅电极；
4)源、漏及接触形成：
4-1)形成侧墙结构；
4-2)源、漏注入及激活；
4-3)隔离层淀积、开孔、淀积接触金属。
步骤1-1)中，锗基衬底可以是体Ge衬底、硅上外延锗(Germanium-on-silicon)衬底或GeOI(Germanium on Insulator)衬底等。所述锗基衬底不掺杂或者轻掺杂，掺杂浓度<1×15cm-3；在淀积注入掩蔽层前，对锗基衬底表面进行清洗，以去除表面沾污和自然氧化层。注入掩蔽层材料有SiO2、Al2O3或Y2O3等，其厚度为5～20nm。掩蔽层材料淀积方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等。
步骤1-2)中，对于制备P阱，需要注入硼离子；对于制备N阱，需要注入磷离子；注入剂量与能量根据需要的阱的深度与浓度而定。对于硼，注入剂量为5×1010～1×1014cm-2，注入能量为30keV～120keV；对于磷，注入剂量为5×1010～1×1014cm-2，注入能量为50keV～180keV。注入所需的杂质时，采用两次注入的方法：一次高能量注入，使杂质注入到衬底中的较深区域；一次低能量注入，使杂质注入到接近衬底表面的区域。一般采用具有一定倾斜角度的注入，一般是7°注入。对于阱中杂质的激活，在N2气氛进行500℃60s的退火。
步骤1-3)中，用稀释的HF去掉注入的掩蔽层，HF:H2O＝1:30。
步骤2-1)中，场区隔离槽形成包括光刻定义隔离槽图形，刻蚀形成300～500nm深的槽。
步骤2-2)中，淀积400～500nm的场区氧化物，比如SiO2，Al2O3，Y2O3等，淀积的方法有PVD、PLD、PECVD或ICPCVD等，但不局限于上述淀积方法。
步骤3-1)中，光刻定义有源区，去除有源区上方的场区氧化物。用牺牲氧化的方法改善衬底表面粗糙度，具体方法如下：先将衬底浸泡在浓度为30％的H2O2中30s，用去离子水冲1min，再将衬底浸泡在浓度为36％的HCl中1min，用去离子水冲1min；如此重复3～4个周期。
步骤3-2)中，淀积的栅介质材料有：Al2O3、Y2O3、HfO2、ZrO2、GeO2、La2O3等，但不局限于上述介质材料。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。淀积栅介质前，可对衬底表面进行钝化处理，钝化处理方法有：氮等离子体处理，淀积GeO2，Y2O3，Si钝化层，但不局限于上述钝化方法。淀积栅介质后可以进行退火处理，退火可以在N2、O2等气氛中进行，但不局限于上述退火气氛；
步骤3-3)中，栅电极可以采用多晶硅栅、金属栅或者FUSI栅等。淀积的方法有ALD、PVD、PLD、MOCVD、PECVD或LPCVD等，但不局限于上述淀积方法。
步骤4-1)在栅极两侧形成侧墙。侧墙可以通过淀积SiO2或SiNx并且刻蚀形成侧墙，也可以采用先SiO2再SiNx的双侧墙。
步骤4-2)源、漏注入的剂量，对于PMOSFETs，B的注入的剂量为5E14～5E15cm-2，注入能量为10～20keV；对于NMOSFETs，P的注入的剂量为5E14～5E15cm-2，注入能量为20～50keV。对于源、漏杂质的激活，在N2气氛进行500℃60s的退火。
本发明优点如下：
阱及隔离区的制备是实现高性能CMOS电路的关键工艺。本发明提出了利用离子注入的方法精确控制阱的深度与掺杂浓度。并在注入后通过牺牲氧化的方法改善由于离子注入、淀积掩蔽层与场区氧化物带来的锗基衬底表面的粗糙度的退化。高能量离子注入、淀积掩蔽层、带掩蔽层的杂质激活退火以及淀积场区氧化物会带来衬底表面粗糙度的退化，此外退火过程中锗衬底会氧化形成锗的亚氧化物，也会致表面粗糙度退化。用H2O2氧化30s，使锗基衬底表面形成GeO2，再利用浓度HCl(36％)去除GeO2层，实现减小表面粗糙度。另外，利用槽实现CMOS隔离，工艺简单，与传统硅基CMOS工艺兼容，易于实现。
附图说明
图1为本发明所述方法的流程图。
图2所示为实施例对锗基CMOS制备方法示意图；
图中：1—锗衬底；2—Al2O3；3—P阱；4—N阱；5—制备阱的锗衬底；6—制备隔离槽的锗衬底；7—场区隔离的SiO2；8—Al2O3；9—TiNx；10—SiNx；11—B掺杂区；12—P掺杂区；13—隔离介质SiO2。
具体实施方式
以下结合附图，通过具体的实施例对本发明所述的方法做进一步描述。
1)对锗衬底进行清洗，并清除表面氧化层，如图2(a)所示；
2)在经过清洗的锗衬底上淀积一层的注入掩蔽层，淀积的材料可以为SiO2，Al2O3，Y2O3等材料，淀积的方法有ALD，PVD，MBE，PLD，MOCVD，PECVD，ICPCVD等，淀积厚度为5～20nm；本实施例优选用ALD淀积10nm的Al2O3，如图2(b)所示；
3)注入所需的杂质，制备P阱，注入硼(B)离子；制备N阱，注入磷(P)离子；注入剂量与能量根据需要的阱的深度与浓度而定。对于P阱，光刻定义P阱区域，注入硼(B)，注入剂量为5×1010～1×1014cm-2，注入能量一般为30keV～120keV；对于N阱，光刻定义N阱区域，注入磷(P)，注入剂量为5×1010～1×1014cm-2，注入能量一般为50keV～180keV；一般可采用两次注入的方法，一次高能量注入，使杂质注入到衬底中的较深处，一次低能量注入，使杂质注入到接近衬底表面的区域。对于P阱，本实施例优选先用70keV的能量注入4×1011cm-2的硼离子，再用33keV的能量注入1×1011cm-2的硼离子，如图2(c)所示；对于N阱，本实施例优选先用90keV的能量注入4×1012cm-2的磷离子，再用50keV的能量注入1×1012cm-2的磷离子，如图2(d)所示。
4)退火，使杂质激活，可在N2气氛进行500℃60s的退火。
5)去掉衬底表面的掩蔽层，可用稀释的HF。本实施例为用稀HF(HF:H2O＝1:30)漂30～55s，如图2(e)所示。
6)通过光刻定义隔离槽，刻蚀形成300～500nm深的槽，本实施例为刻蚀300nm的隔离槽，如图2(f)所示。
7)淀积400～500nm的场区氧化物，比如SiO2，Al2O3，Y2O3等，淀积的方法有PVD、PLD、PECVD或ICPCVD等，本实施例为利用PECVD的方法淀积400nm的SiO2，如图2(g)所示。
8)光刻定义有源区，可通过干法刻蚀+湿法腐蚀或者湿法腐蚀的方法，本实施例为用干法刻蚀的方法刻蚀掉～350nm的SiO2，再用湿法腐蚀的方法腐蚀～50nm的SiO2，形成如图2(h)所示。
9)牺牲氧化的方法改善衬底表面粗糙度，方法如下：先将衬底浸泡在浓度为30％的H2O2中30s，用去离子水冲1min，再将衬底浸泡在浓度为36％的HCl中1min，用去离子水冲1min；如此重复3～4个周期。
10)对锗衬底进行钝化处理方法有：氮等离子体处理，淀积GeO2，Y2O3，Si钝化层，但不局限于上述钝化方法。本实施例为氮等离子体处理。淀积的栅介质，材料有：Al2O3、Y2O3、HfO2、ZrO2、GeO2、La2O3等，但不局限于上述介质材料。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。淀积介质的厚度为1.5～10nm，本实施例为ALD的方法淀积3nm的Al2O3。退火可以在N2、O2等气氛中进行，但不局限于上述退火气氛，如图2(i)所示。
11)光刻、刻蚀形成图形化栅电极，栅电极可以采用多晶硅栅、金属栅或者FUSI栅，如图2(j)所示。
12)侧墙形成。侧墙可以通过淀积SiO2或SiNx并且刻蚀形成侧墙，也可以采用先SiO2再SiNx的双侧墙。淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等，但不局限于上述淀积方法。本实施例采用PECVD的方法淀积30nm的SiNx。再刻蚀形成侧墙，如图2(k)所示；
13)NMOSFET源漏注入，注入P的剂量为1E15～5E15cm-2，注入能量为5～40keV，本实施为注入1E15cm-2的P，注入能量为15keV，如图2(l)所示；PMOSFET源漏注入，注入B的剂量为1E15～5E15cm-2，注入能量为5～40keV，本实施为注入1E15cm-2的B，注入能量为15keV，如图2(m)所示；
14)淀积隔离层SiO2，如图2(n)所示。之后进行开孔，淀积接触金属。
以上通过特定实施例详细描述了本发明。本领域的技术人员应当理解，以上所述仅为本发明的特定实施例，在不脱离本发明实质的范围内，可以使用其它材料实现本发明的制备过程，亦可以采用同样方法在实施例中锗衬底之外的其它半导体衬底上获得同样的效果，制备方法均不限于实施例中所公开的内容，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (10)

1.一种锗基CMOS的制备方法，包括如下步骤：
1)锗基衬底上阱的制备，即N阱和P阱：
1-1)对锗基衬底进行清洗，在锗基衬底上淀积注入掩蔽层；
1-2)注入所需的杂质并激活；
1-3)去除注入掩蔽层；
2)隔离结构形成：
2-1)场区隔离槽形成；
2-2)场区氧化物淀积；
3)MOS结构形成：
3-1)有源区开孔，用牺牲氧化的方法改善衬底表面粗糙度；
3-2)淀积栅介质；
3-3)淀积栅电极；
4)源、漏及接触形成：
4-1)形成侧墙结构；
4-2)源、漏注入及激活；
4-3)隔离层淀积、开孔、淀积接触金属。
2.如权利要求1所述的制备方法，其特征在于，所述步骤1-1)中，锗基衬底是体Ge衬底、硅上外延锗衬底或GeOI衬底，上述锗基衬底不掺杂或者轻掺杂，掺杂浓度<1×15cm-3；在淀积注入掩蔽层前，对锗基衬底表面进行清洗，以去除表面沾污和自然氧化层，注入掩蔽层材料有SiO2、Al2O3或Y2O3，其厚度为5～20nm。
3.如权利要求1所述的制备方法，其特征在于，所述步骤1-2)中，对于制备P阱，需要注入硼离子；对于制备N阱，需要注入磷离子；对于硼离子注入剂量为5×1010～1×1014cm-2，注入能量为30keV～120keV；对于磷离子注入剂量为5×1010～1×1014cm-2，注入能量为50keV～180keV。
4.如权利要求1所述的制备方法，其特征在于，所述步骤2-1)中，场区隔离槽形成包括：光刻定义隔离槽图形，刻蚀形成300～500nm深的槽。
5.如权利要求1所述的制备方法，其特征在于，所述步骤2-2)中，淀积400～500nm的场区氧化物SiO2、Al2O3或Y2O3。
6.如权利要求1所述的制备方法，其特征在于，所述步骤3-1)中用牺牲氧化的方法改善衬底表面粗糙度，具体方法如下：先将衬底浸泡在浓度为30％的H2O2中30s，用去离子水冲1min，再将衬底浸泡在浓度为36％的HCl中1min，用去离子水冲1min；如此重复3～4个周期。
7.如权利要求1所述的制备方法，其特征在于，所述步骤3-2)中，淀积的栅介质材料Al2O3、Y2O3、HfO2、ZrO2、GeO2或La2O3，淀积的方法有ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD，淀积栅介质后进行退火处理，退火在N2、O2气氛中进行。
8.如权利要求1所述的制备方法，其特征在于，所述步骤3-3)中，栅电极采用多晶硅栅、金属栅或者FUSI栅，淀积的方法有ALD、PVD、PLD、MOCVD、PECVD或LPCVD。
9.如权利要求1所述的制备方法，其特征在于，所述步骤4-1)在栅极两侧形成侧墙，侧墙通过淀积SiO2或SiNx，刻蚀形成侧墙，或采用先SiO2再SiNx的双侧墙。
10.如权利要求1所述的制备方法，其特征在于，所述步骤4-2)源、漏注入的剂量，对于PMOSFETs，B的注入的剂量为5E14～5E15cm-2，注入能量为10～20keV；对于NMOSFETs，P的注入的剂量为5E14～5E15cm-2，注入能量为20～50keV，对于源、漏杂质的激活，在N2气氛进行500℃60s的退火。
CN201410616327.1A 2014-11-05 2014-11-05 一种锗基cmos的制备方法 Pending CN104332442A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410616327.1A CN104332442A (zh) 2014-11-05 2014-11-05 一种锗基cmos的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410616327.1A CN104332442A (zh) 2014-11-05 2014-11-05 一种锗基cmos的制备方法

Publications (1)

Publication Number Publication Date
CN104332442A true CN104332442A (zh) 2015-02-04

Family

ID=52407146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410616327.1A Pending CN104332442A (zh) 2014-11-05 2014-11-05 一种锗基cmos的制备方法

Country Status (1)

Country Link
CN (1) CN104332442A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336694A (zh) * 2015-10-13 2016-02-17 北京大学 一种锗基cmos的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231503A (zh) * 1998-04-03 1999-10-13 三菱电机株式会社 半导体装置的制造方法和半导体装置
US20050127408A1 (en) * 2003-12-16 2005-06-16 Doris Bruce B. Ultra-thin Si channel CMOS with improved series resistance
CN1921086A (zh) * 2005-08-25 2007-02-28 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN101359631A (zh) * 2008-09-12 2009-02-04 西安电子科技大学 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN103887241A (zh) * 2014-03-06 2014-06-25 北京大学 一种适用于锗基阱的制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1231503A (zh) * 1998-04-03 1999-10-13 三菱电机株式会社 半导体装置的制造方法和半导体装置
US20050127408A1 (en) * 2003-12-16 2005-06-16 Doris Bruce B. Ultra-thin Si channel CMOS with improved series resistance
CN1921086A (zh) * 2005-08-25 2007-02-28 中芯国际集成电路制造(上海)有限公司 应变cmos的集成制作方法
CN101359631A (zh) * 2008-09-12 2009-02-04 西安电子科技大学 用微米级工艺制备多晶SiGe栅纳米级CMOS集成电路方法
CN103887241A (zh) * 2014-03-06 2014-06-25 北京大学 一种适用于锗基阱的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336694A (zh) * 2015-10-13 2016-02-17 北京大学 一种锗基cmos的制备方法
CN105336694B (zh) * 2015-10-13 2018-03-30 北京大学 一种锗基cmos的制备方法

Similar Documents

Publication Publication Date Title
US9349588B2 (en) Method for fabricating quasi-SOI source/drain field effect transistor device
CN105448679B (zh) 半导体器件的形成方法
CN103426768B (zh) 半导体器件制造方法
CN106935505B (zh) 鳍式场效应晶体管的形成方法
JP2006060208A (ja) 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造
CN102074476B (zh) Nmos晶体管的形成方法
US20120214286A1 (en) Method for fabricating an nmos transistor
WO2021179934A1 (zh) 一种半导体器件及其制造方法
US9312378B2 (en) Transistor device
CN103794559A (zh) 一种半导体器件及其制备方法
CN102364663A (zh) 栅极侧墙刻蚀方法、mos器件制造方法以及mos器件
CN104183500A (zh) 在FinFET器件上形成离子注入侧墙保护层的方法
CN108615731A (zh) 一种半导体器件及其制造方法
CN104332409B (zh) 基于深n阱工艺隔离隧穿场效应晶体管的制备方法
CN104332442A (zh) 一种锗基cmos的制备方法
CN102637600A (zh) Mos器件制备方法
US6432780B2 (en) Method for suppressing boron penetrating gate dielectric layer by pulsed nitrogen plasma doping
CN101996949B (zh) 半导体器件的制作方法
CN105336694A (zh) 一种锗基cmos的制备方法
CN103887241B (zh) 一种适用于锗基阱的制备方法
CN108281485A (zh) 半导体结构及其形成方法
CN105023831B (zh) Cmos工艺中多晶硅电阻的制造方法
CN105742166A (zh) 一种降低器件漏电流的方法
CN102543823B (zh) 一种浅沟槽隔离制作方法
CN106328527B (zh) 鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150204