CN103887241B - 一种适用于锗基阱的制备方法 - Google Patents

一种适用于锗基阱的制备方法 Download PDF

Info

Publication number
CN103887241B
CN103887241B CN201410080933.6A CN201410080933A CN103887241B CN 103887241 B CN103887241 B CN 103887241B CN 201410080933 A CN201410080933 A CN 201410080933A CN 103887241 B CN103887241 B CN 103887241B
Authority
CN
China
Prior art keywords
germanio
trap
preparation
substrate
applicable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410080933.6A
Other languages
English (en)
Other versions
CN103887241A (zh
Inventor
黄如
林猛
刘朋强
张冰馨
安霞
黎明
张兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Original Assignee
Peking University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University filed Critical Peking University
Priority to CN201410080933.6A priority Critical patent/CN103887241B/zh
Publication of CN103887241A publication Critical patent/CN103887241A/zh
Application granted granted Critical
Publication of CN103887241B publication Critical patent/CN103887241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Power Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

一种适用于锗基阱的制备方法,包括如下步骤:对锗基衬底进行清洗;在锗基衬底上淀积一层注入掩蔽层;注入所需的杂质;退火实现杂质的激活;去除注入的掩蔽层;用牺牲氧化的方法改善衬底表面粗糙度。利用离子注入的方法精确控制阱的深度与掺杂浓度。利用牺牲氧化的方法改善去除掩蔽层后锗基衬底表面的粗糙度。由于高能量离子注入,及带掩蔽层的杂质激活退火会带来衬底表面粗糙度的退火。由于退火过程中锗衬底会氧化形成锗的亚氧化物,导致表面粗糙度退化。用H2O2氧化30s,使锗基衬底表面形成GeO2,再利用HCl去除GeO2层,实现减小表面粗糙度。

Description

一种适用于锗基阱的制备方法
技术领域
本发明属于半导体器件领域,具体涉及一种锗基阱的制备方法。
背景技术
随着硅基金属-氧化物-半导体场效应晶体管(MOSFET)几何尺寸缩小到纳米尺度,传统通过缩小器件尺寸提升性能和集成度的方法正面临物理和技术的双重极限考验。为了进一步提高器件性能,有效方法之一是引入高迁移率沟道材料。由于同时具有较高的电子和空穴迁移率(室温(300K)下,锗沟道的电子迁移率是硅的2.4倍,空穴迁移率是硅的4倍),锗材料以及锗基器件成为一种选择。
为了制备锗基CMOS器件或者电路,需要制备锗的N阱和P阱。对于锗基器件,常用的P型和N型杂质分别为硼(B)和磷(P)。对于利用B和P制备锗的P阱和N阱:对于B,在锗中的扩散系数小,无法利用退火的方法使B驱入的锗中;对于P,在锗中扩散系数大,长时间的退火会扩散到锗中的深处,不利于杂质浓度与扩散深度的控制。所以对于锗基阱的制备,需要利用离子注入的方法,但是需要提高注入时离子的能量,由于缺少了注入后高温长时间退火实现杂质驱入的工艺,高能离子注入可能会带来锗表面的损伤,导致锗衬底表面粗糙度的退化。
发明内容
本发明提出了一种适用于锗基的阱制备方法,可以控制阱的深度与阱的掺杂浓度,同时减小因注入带来的表面粗糙度退化。
本发明的具体技术方案如下:
一种适用于锗基阱的制备方法,包括如下步骤:
1)对锗基衬底进行清洗;
2)在锗基衬底上淀积一层注入掩蔽层;
3)注入所需的杂质;
4)退火实现杂质的激活;
5)去除注入的掩蔽层;
6)用牺牲氧化的方法改善衬底表面粗糙度。
优选的:
步骤1)中,所述锗基衬底不掺杂或者轻掺杂,掺杂浓度<1×15cm-3;在淀积注入掩蔽层前,对锗基衬底表面进行清洗,以去除表面沾污和自然氧化层。
步骤2)中,淀积的掩蔽层材料为SiO2、Al2O3或Y2O3等,厚度为5~20nm。淀积的方法为ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD等。优选用ALD法淀积10nm的Al2O3
步骤3)中,若制备P阱,则注入硼离子;若制备N阱,则注入磷离子;注入剂量与能量根据需要的阱的深度与浓度而定,对于硼,注入剂量为5×1010~1×1014cm-2,注入能量为30keV~120keV;对于磷,注入剂量为5×1010~1×1014cm-2,注入能量为50keV~180keV。注入所需的杂质时,采用两次注入的方法:一次高能量注入,使杂质注入到衬底中的较深区域;一次低能量注入,使杂质注入到接近衬底表面的区域。
步骤4)中,对于硼的激活,在N2气氛进行400℃1min的退火;对于磷的激活,在N2气氛进行500℃30s的退火。
步骤5)中,用稀释的HF去掉注入的掩蔽层,HF:H2O=1:30。
步骤6)的实现方法如下:先将衬底浸泡在浓度为30%的H2O2中30s,用去离子水冲1min,再将衬底浸泡在浓度为36%的HCl中1min,用去离子水冲1min;如此重复3~4个周期。
本发明优点如下:
利用离子注入的方法精确控制阱的深度与掺杂浓度。利用牺牲氧化的方法改善去除掩蔽层后锗基衬底表面的粗糙度。由于高能量离子注入,及带掩蔽层的杂质激活退火会带来衬底表面粗糙度的退火。由于退火过程中锗衬底会氧化形成锗的亚氧化物,导致表面粗糙度退化。用H2O2氧化30s,使锗基衬底表面形成GeO2,再利用浓度HCl(36%)去除GeO2层,实现减小表面粗糙度。
附图说明
图1、图2为P阱、N阱的衬底,表面去除注入掩蔽后,衬底表面粗糙度随牺牲氧化周期的变化情况;其中Ra的平均粗糙度,Rq为均方根粗糙度。
图3所示为实施例对制备阱的方法示意图;
图4为本发明所述方法的流程图。
图中:1—锗衬底;2—Al2O3;3—注入离子的锗衬底。
具体实施方式
以下结合附图,通过具体的实施例对本发明所述的方法做进一步描述。
实施例1(参图4):
1)对锗衬底进行清洗,并清除表面氧化层,如图3(a)所示;
2)在经过清洗的锗衬底上淀积一层的注入掩蔽层,淀积的材料可以为SiO2,Al2O3,Y2O3等材料,淀积的方法有ALD,PVD,MBE,PLD,MOCVD,PECVD,ICPCVD等,淀积厚度为5~20nm;本实施例优选用ALD淀积10nm的Al2O3,如图3(b)所示;
3)注入所需的杂质,制备P阱,注入硼(B)离子;制备N阱,注入磷(P)离子;注入剂量与能量根据需要的阱的深度与浓度而定,对于硼(B),注入剂量为5×1010~1×1014cm-2,注入能量一般为30keV~120keV;对于磷(P),注入剂量为5×1010~1×1014cm-2,注入能量一般为50keV~180keV;一般可采用两次注入的方法,一次高能量注入,使杂质注入到衬底中的较深处,一次低能量注入,使杂质注入到接近衬底表面的区域。对于P阱,本实施例优选先用70keV的能量注入4×1011cm-2的硼离子,再用33keV的能量注入1×1011cm-2的硼离子;对于N阱,本实施例优选先用90keV的能量注入4×1012cm-2的磷离子,再用50keV的能量注入1×1012cm-2的磷离子,如图3(c)所示。
4)退火,使杂质激活,对于硼(B)的激活,可在N2气氛进行400℃1min的退火,对于磷(P)的激活,可在N2气氛进行500℃30s的退火。
5)去掉衬底表面的掩蔽层,可用稀释的HF。本实施例为用稀HF(HF:H2O=1:30)漂30~55s,如图3(d)所示。
6)牺牲氧化的方法改善衬底表面粗糙度,方法如下:先将衬底浸泡在浓度为30%的H2O2中30s,用去离子水冲1min,再将衬底浸泡在浓度为36%的HCl中1min,用去离子水冲1min;如此重复3~4个周期;
图1所示制备P阱(注入B)的衬底,表面去除注入掩蔽后,衬底表面粗糙度随牺牲氧化周期的变化情况;图2所示制备N阱(注入P)的衬底,表面去除注入掩蔽后,衬底表面粗糙度随牺牲氧化周期的变化情况;其中Ra的平均粗糙度,Rq为均方根粗糙度。可以看到经过3~4个周期的牺牲氧化,锗表面的粗糙度得到明显的改善。
以上通过特定实施例详细描述了一种适用于锗基的阱制备方法。本领域的技术人员应当理解,以上所述仅为本发明的特定实施例,在不脱离本发明实质的范围内,可以使用其它材料实现本发明的钝化效果,亦可以采用同样方法在实施例中锗衬底之外的其它半导体衬底上获得同样的效果,制备方法均不限于实施例中所公开的内容,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。

Claims (9)

1.一种适用于锗基阱的制备方法,其特征是,包括如下步骤:
1)对锗基衬底进行清洗;
2)在锗基衬底上淀积一层注入掩蔽层;
3)注入所需的杂质;
4)退火实现杂质的激活;
5)去除注入的掩蔽层;
6)用牺牲氧化的方法改善衬底表面粗糙度,具体步骤为,先将衬底浸泡在浓度为30%的H2O2中30s,用去离子水冲1min,再将衬底浸泡在浓度为36%的HCl中1min,用去离子水冲1min;如此重复3~4个周期。
2.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤1)中,所述锗基衬底不掺杂或者轻掺杂,掺杂浓度<1×15cm-3;在淀积注入掩蔽层前,对锗基衬底表面进行清洗,以去除表面沾污和自然氧化层。
3.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤2)中,淀积的掩蔽层材料为SiO2、Al2O3或Y2O3,厚度为5~20nm。
4.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤3)中,若制备P阱,则注入硼离子;若制备N阱,则注入磷离子;注入剂量与能量根据需要的阱的深度与浓度而定,对于硼,注入剂量为5×1010~1×1014cm-2,注入能量为30keV~120keV;对于磷,注入剂量为5×1010~1×1014cm-2,注入能量为50keV~180keV。
5.如权利要求4所述的适用于锗基阱的制备方法,其特征是,注入所需的杂质时,采用两次注入的方法:一次高能量注入,使杂质注入到衬底中的较深区域;一次低能量注入,使杂质注入到接近衬底表面的区域。
6.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤4)中,对于硼的激活,在N2气氛进行400℃1min的退火;对于磷的激活,在N2气氛进行500℃30s的退火。
7.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤5)中,用稀释的HF去掉注入的掩蔽层,HF:H2O=1:30。
8.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤2)中,淀积的方法为ALD、PVD、MBE、PLD、MOCVD、PECVD或ICPCVD。
9.如权利要求1所述的适用于锗基阱的制备方法,其特征是,步骤2)中,用ALD法淀积10nm的Al2O3
CN201410080933.6A 2014-03-06 2014-03-06 一种适用于锗基阱的制备方法 Active CN103887241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410080933.6A CN103887241B (zh) 2014-03-06 2014-03-06 一种适用于锗基阱的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410080933.6A CN103887241B (zh) 2014-03-06 2014-03-06 一种适用于锗基阱的制备方法

Publications (2)

Publication Number Publication Date
CN103887241A CN103887241A (zh) 2014-06-25
CN103887241B true CN103887241B (zh) 2016-09-28

Family

ID=50956074

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410080933.6A Active CN103887241B (zh) 2014-03-06 2014-03-06 一种适用于锗基阱的制备方法

Country Status (1)

Country Link
CN (1) CN103887241B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104332442A (zh) * 2014-11-05 2015-02-04 北京大学 一种锗基cmos的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1689144A (zh) * 2002-08-14 2005-10-26 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件
CN100385624C (zh) * 1998-04-03 2008-04-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
CN102103983A (zh) * 2009-12-16 2011-06-22 中国科学院微电子研究所 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN103219381A (zh) * 2013-01-16 2013-07-24 南京大学 Ge基三栅器件及制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088341A1 (fr) * 2002-03-29 2003-10-23 Tokyo Electron Limited Procede pour constituer un film isolant sous-jacent

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100385624C (zh) * 1998-04-03 2008-04-30 三菱电机株式会社 半导体装置的制造方法和半导体装置
CN1689144A (zh) * 2002-08-14 2005-10-26 先进模拟科技公司 无外延衬底中隔离的互补金属氧化物硅器件
CN102103983A (zh) * 2009-12-16 2011-06-22 中国科学院微电子研究所 一种在锗衬底上制备金属-氧化物-半导体电容的方法
CN103219381A (zh) * 2013-01-16 2013-07-24 南京大学 Ge基三栅器件及制造方法

Also Published As

Publication number Publication date
CN103887241A (zh) 2014-06-25

Similar Documents

Publication Publication Date Title
CN104662666B (zh) 具有屏蔽层的深耗尽型mos晶体管及其方法
CN103426768B (zh) 半导体器件制造方法
US9583587B2 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN106158957B (zh) 横向扩散金属氧化物半导体场效应管及其制造方法
CN102412162B (zh) 提高nldmos击穿电压的方法
CN106206719A (zh) Mos晶体管及其形成方法
CN103021849A (zh) 一种采用应力记忆技术的nmos器件制作方法
CN102074476B (zh) Nmos晶体管的形成方法
CN103887241B (zh) 一种适用于锗基阱的制备方法
CN101488451B (zh) 在厚膜soi材料中形成图形化半导体埋层的方法
CN102097376B (zh) 半导体器件的制作方法
CN105575810B (zh) 晶体管的形成方法
CN105336694B (zh) 一种锗基cmos的制备方法
CN104332442A (zh) 一种锗基cmos的制备方法
CN108281485A (zh) 半导体结构及其形成方法
CN102543823B (zh) 一种浅沟槽隔离制作方法
CN106328527B (zh) 鳍式场效应晶体管的形成方法
CN101350305A (zh) 一种可改善负温度不稳定性的pmos管制作方法
CN113345804B (zh) 一种具有抗总剂量能力的低阈值电压nmos管的制作方法
CN104217956B (zh) Pmos晶体管及其制作方法
CN104952798B (zh) 一种半导体器件的制造方法
CN108630521A (zh) 一种半导体器件的制造方法
CN109427887A (zh) 一种半导体器件的制造方法及半导体器件
CN102117751B (zh) 小线宽沟槽dmos的实现方法
CN109427584A (zh) 一种半导体器件的制造方法及半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant