JPS61131413A - 半導体薄膜の形成方法 - Google Patents

半導体薄膜の形成方法

Info

Publication number
JPS61131413A
JPS61131413A JP59252882A JP25288284A JPS61131413A JP S61131413 A JPS61131413 A JP S61131413A JP 59252882 A JP59252882 A JP 59252882A JP 25288284 A JP25288284 A JP 25288284A JP S61131413 A JPS61131413 A JP S61131413A
Authority
JP
Japan
Prior art keywords
silicon film
film
semiconductor thin
thin film
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59252882A
Other languages
English (en)
Other versions
JPH0817157B2 (ja
Inventor
Takashi Noguchi
隆 野口
Takefumi Ooshima
大嶋　健文
Hisao Hayashi
久雄 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP59252882A priority Critical patent/JPH0817157B2/ja
Priority to KR1019850008266A priority patent/KR930010093B1/ko
Priority to CA000495614A priority patent/CA1239706A/en
Priority to AT0343185A priority patent/AT399421B/de
Priority to US06/801,319 priority patent/US4693759A/en
Priority to GB08529007A priority patent/GB2169442B/en
Priority to DE3541587A priority patent/DE3541587C2/de
Priority to FR858517451A priority patent/FR2573916B1/fr
Priority to NL8503269A priority patent/NL194832C/nl
Publication of JPS61131413A publication Critical patent/JPS61131413A/ja
Publication of JPH0817157B2 publication Critical patent/JPH0817157B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体薄膜の形成方法に関するものであって、
多結晶シリコン膜をガラス基板上に形成するのに適用し
て最適なものである。
従来の技術 従来、多結晶シリコン膜を形成するためには、ＬＰＣＶ
［１法またはＡＰＣＶＤ法が用いられているが、これら
のＣＶＤ法では通常６００℃以上の高温で膜形成を行う
ため、低融点のガラス基板上に多結晶シリコン膜を形成
するのは困難であった。
またＣＶＤ法により形成される多結晶シリコン膜は、膜
厚が１０００人程度以下である−と結晶粒の粒径が小さ
くしかもトラップ密度が大きいために一般に電子移動度
μやライフタイムでか小さいのみならず、電気伝導度σ
は室温付近においてσ≠ａ６　ｅｘｐ（−Ｈａ　／ｋＴ
）　（Ｈａ　：活性化エネルギー）であって活性化型伝
導を示さず、 σ−σ。ｅｘ四（−へＴ情／４） で表されるいわゆる広範囲ホッピング（ｖａｒｉａｂｌ
ｅｒａｎｇｅ　ｈｏｐｐｉｎｇ）則に従うので、電気的
特性が良好でないという欠点がある。・ 一方、上述とは異なる多結晶シリコン膜の形成方法とし
て、まず蒸着等により基板上にアモルファスシリコン膜
を形成し、次いでこのアモルファスシリコン膜をレーザ
ービーム照射等によってアニールすることにより結晶粒
を成長させる方法が知られている。しかしながら、この
方法で得られる多結晶シリコン膜は、この多結晶シリコ
ン膜を用いて例えば薄膜トランジスタ（ＴＰＴ）を作製
した場合にはリーク電流が大きいなどの問題があって電
気的特性が良好でないのみならず、基板上に大面積の多
結晶シリコン膜を均一に形成することは困難である。　
なおＴＰＴに関する先行文献としては、日本応用物理学
会第４５回学術講演会予稿集、１４ｐ−Ａ−４〜１４　
ｐ　−Ａ　−６（１９８４）が挙げられる。
発明が解決しようとする問題点 本発明は、上述の問題にかんがみ、従来の多結晶シリコ
ン膜等の半導体薄膜の形成方法が有する上述のような欠
点を是正した半導体薄膜の形成方法を提供することを目
的とする。
問題点を解決するための手段 本発明に係る半導体薄膜の形成方法は、水素を含む半導
体薄膜（例えば水素化アモルファスシリコン膜３）を所
定の基板（例えばガラス基板ｌ）上に形成する工程と、
電気的に不活性なイオン（例えばＳｉ”　）を上記半導
体薄膜にイオン注入することによりこの半導体薄膜を非
晶質化する工程と、熱処理を行うことにより上記非晶質
化された上記半導体薄膜を固相成長させる工程とをそれ
ぞれ具備している。
実施例 以下本発明に係る半導体薄膜°の形成方法を多結晶シリ
コンＴＰＴの製造に適用した一実施例を図面に基づいて
説明する。
第１Ａ図に示すように、まずテンパックス、パイレック
ス、ＮＡ−４０（いずれも商品名）等の低融点のガラス
基板ｌ上に５ｉ（ｈ膜２を被着形成し、次いでこのＳｉ
Ｏ□膜２上に例えばＡｒガスで希釈された５ｉＨａガス
（ＳｉＨ４濃度は１０％）と１３．５６ＭＩＩｚの高周
波電圧とを用いたグロー放電分解法により基板温度１８
０℃で例えば膜厚が８００人の水素化アモルファスシリ
コン膜３を被着形成する。
次にこの水素化アモルファスシリコン膜３にＳｉ”、Ｆ
”等の電気的に不活性なイオンを加速エネルギー４０　
ＫｅＶ（Ｒｐ二５５０人）、ドーズ量ｔ、ｓｘ　１０　
ｌ５Ｃ１ｌ−２の条件でイオン注入することによりこの
水素化アモルファスシリコン膜３をほぼ完全なアモルフ
ァス状態にする。
次に例えばアニール炉を用いてＮ２雰囲気中において例
えば６００℃で１５時間程度アニールを行う。このアニ
ールにより水素化アモルファスシリコン膜３が固相成長
し、その結果、第１Ｂ図に示すように、多結晶シリコン
膜４が形成される。
次に第１Ｃ図に示すように、上記多結晶シリコン膜４の
所定部分をエツチング除去することにより所定形状とし
た後、ＬＰＣＶＤ法により全面にＳｉＯ□膜５を被着形
成し、次いでスパッタ法によりＭｏ膜６を被着形成する
。
次に上記Ｍｏ膜６及びＳｉＯ□膜５の所定部分を順次エ
ツチング除去して、第１Ｄ図に示すように所定形状のＭ
ｏ膜から成るゲート電極７及び所定形状の５４０ｇ膜か
ら成るゲート絶縁膜８を形成する。この後、これらのゲ
ート電極７及びゲート絶縁膜８をマスクとして多結晶シ
リコン膜４にＰゝをイオン注入する（多結晶シリコン膜
４中のＰを０で表す）次に第１Ｅ図に示すように、例え
ば６００℃程度の温度でアニールを行うことにより、注
入された上記Ｐを電気的に活性化させて、ｎ゛型のソー
ス領域９及びドレイン領域１０を形成する。
この後、第１Ｆ図に示すように、パッシベーシッン膜と
してのＳｉＯ２膜１１を被着形成し、次いでこの！ｌｉ
’ｉ０ｚ膜１１の所定部分をエツチング除去して開口１
１８．１１ｂを形成した後、これらの開口１１ａ、ｆｌ
ｂを通じてＡＮから成る電極１２゜１３を形成して、目
的とする多結晶シリコン膜ＴＦＴを完成させる。
第２図に上述の実施例における被着直後の水素化アモル
ファスシリコン膜３　（曲ｖＡＡ）、Ｓｉ２のイオン注
入直後の水素化アモルファスシリコン膜３　（曲線Ｂ）
、６００℃で１５時間アニール後の水素化アモルファス
シリコン膜３（すなわち多結晶シリコン膜４）（曲線Ｄ
）のそれぞれについて測定した反射スペクトルを示す。
またこの第２図には、水素化アモルファスシリコン膜３
を形成後にＳｉ“のイオン注入を行うことなく直ちに６
００℃で１５時間アニールした場合の反射スペクトル（
曲線Ｃ）を併せて示した。
この第２図から明らかなように、シリコンのＸｌ−×４
バンド遷移に起因するλ＝２８０ｎｎ＋における吸収ピ
ークは曲線りにのみ存在していて、曲線Ｃには存在して
いない。このことから、上述の実施例のように、水素化
アモルファスシリコツ膜３を形成後にＳｉ３等のイオン
注入を行い、次いでアニールを行った場合にのみ多結晶
シリコン膜が得られることがわかる。
またＥ−ｇｕｎを用いた蒸着法により基板温度１５０℃
で形成されたアモルファスシリコン膜に対する第２図と
同様な反射スペクトルを第３図に示す。この第３図から
明らかなように、曲線Ｅ〜ＨのいずれにおいてもＸ　ｔ
　’　−Ｘ　ａバンド遷移に起因するλ＝２８０ｎｓに
おける吸収ピークは存在していない。従って、上述の蒸
着法により形成されるアモルファスシリコン膜において
は、結晶粒の１　　　　　成長効果が殆ど現れないこと
がわかる。
令 また上述の実施例により形成された多結晶シリコン膜４
について測定した電気伝導度σの温度依存性を第４図に
示す。この第４図から明らかなように、電気伝導度σの
温度依存性を示すグラフに折点が生ずるが、この多結晶
シリコン膜４の電気伝導度σは室温以上では、 σ＝１．５０５ｅ’ｅｘｐ　（（−ｑ／ｋＴ）　　・０
．５９２　）で表され、また室温以下では、” σ□＝２．８１８ｅ’ｅｘｐ　（（−ｑ／ｋＴ）　　・
０．５４８　）で表される。このことから、温度範囲に
よって異なる温度依存性（活性化エネルギーが異なる）
を示すものの、いずれの温度においても活性化型の電気
伝導を示すことがわかる。従って、この多結晶シリコン
膜４の電気的特性は従来に比べて極めて良好である。
このように、上述の実施例によれば、電気的特性の良好
な多結晶シリコン膜４を低融点のガラス基板１上に形成
する−ことができる。しかも最初にまず水素化アモルフ
ァスシリコン膜３を形成し、次い−でＳｉ９等のイオン
注入を行った後、アニールを行うことにより固相成長に
よる結晶化を行っているので、大面積に亘って均一な多
結晶シリコン膜４を形成することができる。従って、こ
の多結晶シリコン膜４を用いて作製された実施例による
ＴＰＴは、移動度μが大きくしかもリーク電流が小さく
て特性が従来に比べて良好であり、また同、　一基板上
にＴＰＴアレイを形成する場合に各ＴＰＴの特性を同一
とすることが可能である。
また上述の実施例による多結晶シリコン膜の形成方法は
、配線材料やＭＯＳ）ランジスタのゲート材料としての
多結晶シリコン膜の形成への応用や、絶縁体基板等の上
に結晶シリコン層を形成するＳｏｌ等への応用が可能で
ある。
なお上述のような特性が良好な多結晶シリコン膜４が得
られる理由は未だ十分に明らかではないが、例えば次の
ような理由によると考えられる。
すなわち、グロー放電分解法により形成された水素化ア
モルファスシリコン膜３にＳｉ”　等のイオン注入を行
うことにより、この水素化アモルファスシリコン膜３中
のシリコン原子のネットワーク構造が変化して膜形成直
後とは異なるアモルファス状態が実現され、その結果多
結晶化に要する活性化エネルギーが低下して、アニール
による固相成長時において均一でを利な核成長条件が得
られためと考えられる。
以上本発明を実施例につき説明したが、本発明は上述の
実施例に限定されるものではなく、本発明の技術的思想
に基づく種々の変形が可能である。
例えば、上述の実施例においては、グロー放電分解法に
よりアモルファスシリコン膜を形成したが、ＳｉＨオガ
スを用いた光ＣＶＤ法やスパッタ法等の他の方法を用い
て形成してもよい、また必要に応じて上述のグロー放電
分解法や光ＣＶＤ法において、５ｉＨａガスにＰＨ３ま
たはＢｚレガスを添加することによってアモルファスシ
リコン膜中に不純物をドープしてもよい。同様に、上述
のスパッタ法において、不純物を含む複合ターゲットを
用いることにより、不純物がドープされたアモルファス
シリコン膜を形成してもよい。なおアモルファスシリコ
ン膜中にＰが含まれていれば、固相成長による結晶化が
容易になるという利点がある。
またアニールにより水素化アモルファスシリコン膜３を
固相成長させて多結晶シリコン膜４を形成した後、この
多結晶シリコン膜４上にプラズマＣＶＤ法により例えば
膜厚５０００人のＳｉ３Ｎ４膜を基板温度２６０℃程度
で形成し、この状態で例えば４００℃で１時間程度アニ
ールを行えば、上記５ｉＪ４膜中に含まれている水素が
多結゛晶シリコン膜４に注入されて結晶粒界に存在する
トラ・ノブを埋める結果結晶粒界のトラップ密度がさら
に減少するので、電気的特性がより優れた多結晶シリコ
ン膜を得ることが可能である。
さらに上述の実施例においては、固相成長のためのアニ
ールを炉中アニールで行ったが、レーザービームやラン
プによる加熱を用いてアニールを行ってもよい。また例
えば４５０℃程度で数時間水素プラズマアニールを行え
ば、水素が十分に含まれていて特性が良好な多結晶シリ
コン膜４を得ることができる。またこれらのアニールの
温度は使用する基板等に応じて種々に変更することがで
きるが、アニール中に水素が膜外に放出されるのを防止
ししかも低温プロセスを可能とするためには、アニール
温度は６００℃以下であるのが好ましい。
またアモルファス化のために行うＳｔ・等のイオン注入
は、上述の実施例で用いた条件とは異なる条件で行うこ
とも可能である。さらに基板としては、ガラス基板の他
に石英基板−等の他の種類の基板を用いることができる
。
発明の効果 本発明に係る半導体薄膜の形成方法によれば、従来に比
べて電気的特性が良好で結晶粒も十分に大きい多結晶の
半導体薄膜を低温でしかも大面積に亘り均一に形成する
ことが可能である。従って、このようにして形成された
半導体薄膜を用いて極めて特性の良好な薄膜半導体装置
を作製することが可能である。
【図面の簡単な説明】
第１Ａ図〜第１Ｆ図は本発明に係る半導体薄膜の形成方
法を多結晶シリコンＴＰＴの製造に適用した一実施例を
工程順に示す断面図、第２図は本発明の実施例により形
成された水素化アモルファスシリコン膜に種々の処理を
施した場合についての反射スペクトルを示すグラフ、第
３図は蒸着法により形成されたアモルファスシリコン膜
に種々の処理を施した場合についての反射スペクトルを
示す第２図と同様なグラフ、第４図は本発明の実施例に
より形成された多結晶シリコン膜の電気伝導度の温度依
存性を示すグラフである。 なお図面に用いられた符号において、 ｌ・−・−・−−−一−・・−−−−−−ガラス基板３
−−−−−−−−−−−−−−−−−−〜−水水素化７
ルルフアスシリコン膜４・−・・・−・−・−・・−多
結晶シリコン膜７・−−−〜−・−・−・−・−・・ゲ
ート電極８・−・−・−・−・−・−・ゲート絶縁膜９
−・−・−一一一〜・−−一−−−−−ソース領域１ｏ
−−−−・−−−−−−−−・−−−−一−ドレイン領
域である。

Claims (1)

    【特許請求の範囲】
  1. 　水素を含む半導体薄膜を所定の基板上に形成する工程
    と、電気的に不活性なイオンを上記半導体薄膜にイオン
    注入することによりこの半導体薄膜を非晶質化する工程
    と、熱処理を行うことにより上記非晶質化された上記半
    導体薄膜を固相成長させる工程とをそれぞれ具備するこ
    とを特徴とする半導体薄膜の形成方法。
JP59252882A 1984-11-26 1984-11-30 薄膜トランジスタの製造方法 Expired - Lifetime JPH0817157B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59252882A JPH0817157B2 (ja) 1984-11-30 1984-11-30 薄膜トランジスタの製造方法
KR1019850008266A KR930010093B1 (ko) 1984-11-30 1985-11-06 반도체박막의 형성방법
CA000495614A CA1239706A (en) 1984-11-26 1985-11-19 Method of forming a thin semiconductor film
AT0343185A AT399421B (de) 1984-11-26 1985-11-25 Verfahren zur ausbildung einer dünnen halbleiterschicht
US06/801,319 US4693759A (en) 1984-11-26 1985-11-25 Method of forming a thin semiconductor film
GB08529007A GB2169442B (en) 1984-11-26 1985-11-25 Forming thin semiconductor films
DE3541587A DE3541587C2 (de) 1984-11-26 1985-11-25 Verfahren zur Herstellung eines dünnen Halbleiterfilms
FR858517451A FR2573916B1 (fr) 1984-11-26 1985-11-26 Procede de fabrication d'un film semi-conducteur mince et film ainsi obtenu
NL8503269A NL194832C (nl) 1984-11-26 1985-11-26 Werkwijze voor het vormen van een dunne-halfgeleiderfilm.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59252882A JPH0817157B2 (ja) 1984-11-30 1984-11-30 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS61131413A true JPS61131413A (ja) 1986-06-19
JPH0817157B2 JPH0817157B2 (ja) 1996-02-21

Family

ID=17243471

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59252882A Expired - Lifetime JPH0817157B2 (ja) 1984-11-26 1984-11-30 薄膜トランジスタの製造方法

Country Status (2)

Country Link
JP (1) JPH0817157B2 (ja)
KR (1) KR930010093B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257214A (ja) * 1987-04-14 1988-10-25 Sony Corp 半導体基板の製造方法
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
US6057213A (en) * 1997-02-19 2000-05-02 Samsung Electronics Co. Methods of forming polycrystalline semiconductor layers
JP2006024946A (ja) * 2004-07-08 2006-01-26 Samsung Electronics Co Ltd 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
CN113745099A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 多晶硅层、其制作方法以及半导体器件

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100567273B1 (ko) * 1998-08-27 2006-05-25 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680126A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59193022A (ja) * 1983-04-15 1984-11-01 Sony Corp 薄膜の加熱方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680126A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS59193022A (ja) * 1983-04-15 1984-11-01 Sony Corp 薄膜の加熱方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63257214A (ja) * 1987-04-14 1988-10-25 Sony Corp 半導体基板の製造方法
JPH0289374A (ja) * 1988-09-27 1990-03-29 Hitachi Constr Mach Co Ltd シリコン薄膜ピエゾ抵抗素子の製造法
US6057213A (en) * 1997-02-19 2000-05-02 Samsung Electronics Co. Methods of forming polycrystalline semiconductor layers
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
JP2006024946A (ja) * 2004-07-08 2006-01-26 Samsung Electronics Co Ltd 多結晶シリコンの製造方法及びそれを利用する半導体素子の製造方法
CN113745099A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 多晶硅层、其制作方法以及半导体器件

Also Published As

Publication number Publication date
JPH0817157B2 (ja) 1996-02-21
KR860004464A (ko) 1986-06-23
KR930010093B1 (ko) 1993-10-14

Similar Documents

Publication Publication Date Title
NL194832C (nl) Werkwijze voor het vormen van een dunne-halfgeleiderfilm.
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
KR100662494B1 (ko) 비정질막 결정화방법 및 이를 이용한 액정표시소자의제조방법
US5753541A (en) Method of fabricating polycrystalline silicon-germanium thin film transistor
JPH01103825A (ja) 薄膜形シリコン半導体装置およびその製造方法
JPS61131413A (ja) 半導体薄膜の形成方法
NL194524C (nl) Werkwijze voor het vervaardigen van een dunne-filmtransistor.
KR960008499B1 (ko) 레이저 처리방법 및 레이저 처리장치
JPS63200572A (ja) 薄膜半導体装置の製造方法
JP3575698B2 (ja) 多結晶半導体装置の製造方法
JPH0770481B2 (ja) シリコン半導体層の形成方法
EP0481777B1 (en) Method of manufacturing gate insulated field effect transistors
JPH0766415A (ja) 半導体装置の製造方法及び薄膜トランジスタ
JP3535465B2 (ja) 半導体装置の作製方法
JPH11145484A (ja) 薄膜トランジスタの製造方法
JP2987987B2 (ja) 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JP2554055B2 (ja) 低抵抗多結晶シリコン薄膜の形成方法
JPS63292682A (ja) 薄膜半導体装置の製造方法
JPH01268047A (ja) ポリシリコン抵抗の形成方法
JP3153202B2 (ja) 半導体装置の作製方法
JP3143610B2 (ja) 薄膜絶縁ゲイト型半導体装置およびその作製方法
JPH04206837A (ja) 半導体装置の製造方法
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH05283431A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term