JPH0766415A - 半導体装置の製造方法及び薄膜トランジスタ - Google Patents
半導体装置の製造方法及び薄膜トランジスタInfo
- Publication number
- JPH0766415A JPH0766415A JP5208024A JP20802493A JPH0766415A JP H0766415 A JPH0766415 A JP H0766415A JP 5208024 A JP5208024 A JP 5208024A JP 20802493 A JP20802493 A JP 20802493A JP H0766415 A JPH0766415 A JP H0766415A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- forming
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 59
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000010408 film Substances 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims abstract description 20
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 17
- 239000001257 hydrogen Substances 0.000 claims abstract description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 12
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 11
- 239000011229 interlayer Substances 0.000 claims abstract description 9
- 238000009832 plasma treatment Methods 0.000 claims abstract description 4
- 238000000034 method Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 16
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 12
- 238000010438 heat treatment Methods 0.000 claims description 9
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 5
- 239000012298 atmosphere Substances 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000000427 thin-film deposition Methods 0.000 claims description 2
- 239000007789 gas Substances 0.000 claims 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims 2
- 229910052796 boron Inorganic materials 0.000 claims 2
- 150000001875 compounds Chemical class 0.000 claims 2
- 229910052698 phosphorus Inorganic materials 0.000 claims 2
- 239000011574 phosphorus Substances 0.000 claims 2
- 239000002994 raw material Substances 0.000 claims 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims 1
- 238000000354 decomposition reaction Methods 0.000 claims 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000000605 extraction Methods 0.000 claims 1
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000006303 photolysis reaction Methods 0.000 claims 1
- 230000015843 photosynthesis, light reaction Effects 0.000 claims 1
- 229910000077 silane Inorganic materials 0.000 claims 1
- 238000005979 thermal decomposition reaction Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 abstract description 4
- 238000002844 melting Methods 0.000 abstract description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 238000001994 activation Methods 0.000 description 4
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 230000004913 activation Effects 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
- H01L21/02686—Pulsed laser beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Optics & Photonics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】半導体薄膜（水素化アモルファスシリコン薄
膜）を溶融結晶化して形成した多結晶シリコン薄膜を用
いた薄膜トランジスタに関して、高い均一性と良好な特
性を可能とする製造方法を提供することを目的とする。 【構成】透光性基板１に、膜厚が５００Åより厚くかつ
１５００Åより薄い水素化アモルファスシリコン半導体
層３を所定の形状に形成し、レーザー光を照射し溶融結
晶化により多結晶シリコン半導体層４とする。次にゲー
ト絶縁膜６、ゲート電極７を形成し不純物８を注入した
後、層間絶縁膜１１を堆積する。その後電極取り出し用
の穴を形成し、水素プラズマ処理を行い、ソース・ドレ
イン電極を形成する。
膜）を溶融結晶化して形成した多結晶シリコン薄膜を用
いた薄膜トランジスタに関して、高い均一性と良好な特
性を可能とする製造方法を提供することを目的とする。 【構成】透光性基板１に、膜厚が５００Åより厚くかつ
１５００Åより薄い水素化アモルファスシリコン半導体
層３を所定の形状に形成し、レーザー光を照射し溶融結
晶化により多結晶シリコン半導体層４とする。次にゲー
ト絶縁膜６、ゲート電極７を形成し不純物８を注入した
後、層間絶縁膜１１を堆積する。その後電極取り出し用
の穴を形成し、水素プラズマ処理を行い、ソース・ドレ
イン電極を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、透光性基板上に薄膜ト
ランジスタ（以下ＴＦＴと称する）を形成する半導体装
置の製造方法とその製造方法により作製したＴＦＴに関
する。
ランジスタ（以下ＴＦＴと称する）を形成する半導体装
置の製造方法とその製造方法により作製したＴＦＴに関
する。
【０００２】
【従来の技術】多結晶シリコンを半導体層に用いたＴＦ
Ｔにおいて、多結晶シリコンの形成には、石英等の基板
の上にＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor De
position: 低圧化学気相堆積）法等により６００℃以上
の温度で直接多結晶シリコン薄膜を堆積する方法、水素
化アモルファスシリコン薄膜や微結晶シリコン薄膜等を
６００℃以上の温度で固相成長させ多結晶シリコンを形
成させる方法、また水素化アモルファスシリコン薄膜や
微結晶シリコン薄膜等をレーザー光等のエネルギー源を
用いて溶融多結晶化して多結晶シリコン薄膜を形成する
方法等がある。
Ｔにおいて、多結晶シリコンの形成には、石英等の基板
の上にＬＰ−ＣＶＤ（Low Pressure-Chemical Vapor De
position: 低圧化学気相堆積）法等により６００℃以上
の温度で直接多結晶シリコン薄膜を堆積する方法、水素
化アモルファスシリコン薄膜や微結晶シリコン薄膜等を
６００℃以上の温度で固相成長させ多結晶シリコンを形
成させる方法、また水素化アモルファスシリコン薄膜や
微結晶シリコン薄膜等をレーザー光等のエネルギー源を
用いて溶融多結晶化して多結晶シリコン薄膜を形成する
方法等がある。
【０００３】
【発明が解決しようとする課題】しかしながら上記従来
の直接基板上に多結晶シリコン薄膜を堆積する方法や水
素化アモルファスシリコン薄膜等を固相成長により多結
晶シリコン薄膜を形成する方法で多結晶シリコンＴＦＴ
を作製する場合、基板を最低でも６００℃程度に加熱す
る必要があり、ＴＦＴに用いる基板が限定されてしまう
等の課題を有していた。
の直接基板上に多結晶シリコン薄膜を堆積する方法や水
素化アモルファスシリコン薄膜等を固相成長により多結
晶シリコン薄膜を形成する方法で多結晶シリコンＴＦＴ
を作製する場合、基板を最低でも６００℃程度に加熱す
る必要があり、ＴＦＴに用いる基板が限定されてしまう
等の課題を有していた。
【０００４】また、レーザー光等のエネルギー源による
溶融多結晶化を用いた多結晶シリコン薄膜の形成方法で
は、結晶性や薄膜の均一性を確保することが課題であ
り、安定した特性を示すＴＦＴの作製に課題を有してい
た。
溶融多結晶化を用いた多結晶シリコン薄膜の形成方法で
は、結晶性や薄膜の均一性を確保することが課題であ
り、安定した特性を示すＴＦＴの作製に課題を有してい
た。
【０００５】本発明は上記従来の課題を解決するもの
で、ＴＦＴに用いる基板が限定されず、また、結晶性や
薄膜の均一性が確保された半導体装置の製造方法とその
製造方法を用いたＴＦＴを提供することを目的とする。
で、ＴＦＴに用いる基板が限定されず、また、結晶性や
薄膜の均一性が確保された半導体装置の製造方法とその
製造方法を用いたＴＦＴを提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明では、透光性基板
上に、膜厚が５００Åより厚く１５００Åより薄い半導
体薄膜を所定の形状に形成する第１の工程と、前記半導
体薄膜にレーザー光を照射する第２の工程と、前記透光
性基板上と半導体薄膜に絶縁性薄膜ａを堆積する第３の
工程と、前記絶縁性薄膜ａ上に電極ａを所定の形状に形
成する第４の工程と、前記絶縁性薄膜ａ越しに前記半導
体薄膜中へ不純物を注入する第５の工程と、そのように
して出来た前記基板上に絶縁性薄膜ｂを堆積する第６の
工程と、前記絶縁性薄膜ａ、ｂの所定の位置に穴を形成
する第７の工程と、前記絶縁性薄膜ｂ上に所定の形状に
電極ｂを形成する第８の工程とを少なくとも有する半導
体装置の製造方法である。
上に、膜厚が５００Åより厚く１５００Åより薄い半導
体薄膜を所定の形状に形成する第１の工程と、前記半導
体薄膜にレーザー光を照射する第２の工程と、前記透光
性基板上と半導体薄膜に絶縁性薄膜ａを堆積する第３の
工程と、前記絶縁性薄膜ａ上に電極ａを所定の形状に形
成する第４の工程と、前記絶縁性薄膜ａ越しに前記半導
体薄膜中へ不純物を注入する第５の工程と、そのように
して出来た前記基板上に絶縁性薄膜ｂを堆積する第６の
工程と、前記絶縁性薄膜ａ、ｂの所定の位置に穴を形成
する第７の工程と、前記絶縁性薄膜ｂ上に所定の形状に
電極ｂを形成する第８の工程とを少なくとも有する半導
体装置の製造方法である。
【０００７】
【作用】上記のように、レーザー光を照射して多結晶シ
リコン薄膜を形成することにより、低温（＜６００℃）
で多結晶シリコン薄膜を形成できるため基板の選択範囲
が広がる。
リコン薄膜を形成することにより、低温（＜６００℃）
で多結晶シリコン薄膜を形成できるため基板の選択範囲
が広がる。
【０００８】また、溶融結晶化する水素化アモルファス
シリコン薄膜等の膜厚が５００Åより厚く１５００Åよ
り薄いので、その後のレーザー光照射による溶融結晶化
で形成された多結晶シリコン薄膜を用いたＴＦＴに於
て、照射時のレーザーエネルギー密度に対して良好なト
ランジスタ特性を示す領域の移動度と閾値電圧に安定な
領域を有する。
シリコン薄膜等の膜厚が５００Åより厚く１５００Åよ
り薄いので、その後のレーザー光照射による溶融結晶化
で形成された多結晶シリコン薄膜を用いたＴＦＴに於
て、照射時のレーザーエネルギー密度に対して良好なト
ランジスタ特性を示す領域の移動度と閾値電圧に安定な
領域を有する。
【０００９】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１、図２は本発明の一実施例における半
導体装置の製造方法を示す工程断面図である。図１(a)
に示すように、透光性基板１の上にプラズマＣＶＤ法等
により水素化アモルファスシリコン薄膜を膜厚１０００
Å前後で堆積した後、所定の形状にエッチングし、水素
化アモルファスシリコン半導体層３を形成する。透光性
基板１にはガラス基板等を用いる。また、半導体層３に
は微結晶シリコン薄膜や多結晶薄膜を用いてもよい。こ
こで形成した半導体層３を０.１〜数１０Ｔｏｒｒの窒
素雰囲気中で基板温度：３５０℃〜４５０℃、処理時
間：３０〜１８０分間加熱処理を行い半導体層３内に含
まれる水素原子もしくは水素分子を脱離させる。これは
次工程のレーザー光照射による溶融結晶化時の水素の急
激な脱離による突沸を防止するために予め緩やかに水素
の脱離を行うものである。ただし、半導体層３の堆積時
の水素含有量が〜５atomic％以下であればこの様な加熱
処理を除くことも可能である。また加熱処理は真空中、
大気中で行ってもよい。
導体装置の製造方法を示す工程断面図である。図１(a)
に示すように、透光性基板１の上にプラズマＣＶＤ法等
により水素化アモルファスシリコン薄膜を膜厚１０００
Å前後で堆積した後、所定の形状にエッチングし、水素
化アモルファスシリコン半導体層３を形成する。透光性
基板１にはガラス基板等を用いる。また、半導体層３に
は微結晶シリコン薄膜や多結晶薄膜を用いてもよい。こ
こで形成した半導体層３を０.１〜数１０Ｔｏｒｒの窒
素雰囲気中で基板温度：３５０℃〜４５０℃、処理時
間：３０〜１８０分間加熱処理を行い半導体層３内に含
まれる水素原子もしくは水素分子を脱離させる。これは
次工程のレーザー光照射による溶融結晶化時の水素の急
激な脱離による突沸を防止するために予め緩やかに水素
の脱離を行うものである。ただし、半導体層３の堆積時
の水素含有量が〜５atomic％以下であればこの様な加熱
処理を除くことも可能である。また加熱処理は真空中、
大気中で行ってもよい。
【００１１】次に同図(b)に示すように、エキシマレー
ザー（例えばＸｅＣｌ、 ＫｒＦ等）光５を透光性基板
上に照射して、水素化アモルファスシリコン半導体層３
を多結晶シリコン半導体層４にする。この時のレーザー
エネルギー密度は２００〜６００mJ/cm2の範囲とする。
ザー（例えばＸｅＣｌ、 ＫｒＦ等）光５を透光性基板
上に照射して、水素化アモルファスシリコン半導体層３
を多結晶シリコン半導体層４にする。この時のレーザー
エネルギー密度は２００〜６００mJ/cm2の範囲とする。
【００１２】次に同図(c) に示すように透光性基板上に
ゲート絶縁膜６としてＳｉＯ2 を常圧ＣＶＤ装置で１０
０Å〜５０００Å程度堆積する。この時ゲート絶縁膜６
としてはＳｉＯ2単層以外に、ＳｉＯ2を２層、ＳｉＮX
を単層、ＳｉＯ2とＳｉＮXの２層などが考えられる。ま
た、堆積方法としては他にＬＰ−ＣＶＤ装置、プラズマ
ＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ装置やＥＣＲ
−プラズマＣＶＤ装置等が考えられる。
ゲート絶縁膜６としてＳｉＯ2 を常圧ＣＶＤ装置で１０
０Å〜５０００Å程度堆積する。この時ゲート絶縁膜６
としてはＳｉＯ2単層以外に、ＳｉＯ2を２層、ＳｉＮX
を単層、ＳｉＯ2とＳｉＮXの２層などが考えられる。ま
た、堆積方法としては他にＬＰ−ＣＶＤ装置、プラズマ
ＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ装置やＥＣＲ
−プラズマＣＶＤ装置等が考えられる。
【００１３】次に同図(d)に示すように、ゲート電極７
としてＣｒ（クロム）を５００Å〜４０００Å程度堆積
し、所定の形状にエッチングする。この時電極材料して
はＡｌ、多結晶シリコン、Ｔａ、Ｔｉ等を用いてもよ
い。
としてＣｒ（クロム）を５００Å〜４０００Å程度堆積
し、所定の形状にエッチングする。この時電極材料して
はＡｌ、多結晶シリコン、Ｔａ、Ｔｉ等を用いてもよ
い。
【００１４】次に図２(e)に示すように、水素希釈した
Ｂ2Ｈ6もしくはＰＨ3 をプラズマにより分解、活性化さ
せ、さらには電界により加速して不純物を注入する非質
量分離型のドーピング方法を用いてゲート絶縁膜６越し
に半導体層４中に不純物の注入を行いソース・ドレイン
領域９を形成する。その際ゲート電極７とゲート絶縁膜
６がマスクとなってチャネル領域１０は不純物の注入が
生じないためセルフアラインでソース・ドレイン領域９
の形成が行える。
Ｂ2Ｈ6もしくはＰＨ3 をプラズマにより分解、活性化さ
せ、さらには電界により加速して不純物を注入する非質
量分離型のドーピング方法を用いてゲート絶縁膜６越し
に半導体層４中に不純物の注入を行いソース・ドレイン
領域９を形成する。その際ゲート電極７とゲート絶縁膜
６がマスクとなってチャネル領域１０は不純物の注入が
生じないためセルフアラインでソース・ドレイン領域９
の形成が行える。
【００１５】次に同図(f)に示すように、基板上に層間
絶縁膜１１としてＳｉＯ2 を常圧ＣＶＤ装置で１００Å
〜５０００Å程度堆積する。この時層間絶縁膜１１とし
てはＳｉＯ2単層以外に、ＳｉＯ2を２層、ＳｉＮX を単
層、ＳｉＯ2とＳｉＮXの２層などが考えられる。また、
堆積方法としては他にＬＰ−ＣＶＤ装置、プラズマＣＶ
Ｄ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ装置やＥＣＲ−プ
ラズマＣＶＤ装置等が考えられる。堆積時の基板温度と
しては４５０℃以下とする。さらに堆積時の基板温度を
４００℃前後とすると、不純物注入後の活性化も同時に
行うことが可能であり、活性化工程の簡略化が図れる。
絶縁膜１１としてＳｉＯ2 を常圧ＣＶＤ装置で１００Å
〜５０００Å程度堆積する。この時層間絶縁膜１１とし
てはＳｉＯ2単層以外に、ＳｉＯ2を２層、ＳｉＮX を単
層、ＳｉＯ2とＳｉＮXの２層などが考えられる。また、
堆積方法としては他にＬＰ−ＣＶＤ装置、プラズマＣＶ
Ｄ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ装置やＥＣＲ−プ
ラズマＣＶＤ装置等が考えられる。堆積時の基板温度と
しては４５０℃以下とする。さらに堆積時の基板温度を
４００℃前後とすると、不純物注入後の活性化も同時に
行うことが可能であり、活性化工程の簡略化が図れる。
【００１６】次に同図(g) に示すように、ゲート絶縁膜
７及び層間絶縁膜１１の所定の位置に電極取り出し用の
穴を形成する。さらに、この穴を形成後に基板温度：３
００℃〜４００℃として水素プラズマ雰囲気の中に基板
を曝す処理を１０分〜２４０分間行う。この処理によ
り、溶融結晶化された多結晶シリコン薄膜の粒界に存在
するダングリングボンドを水素原子でターミネートし、
電気特性の向上を図る。また、この水素プラズマ処理は
層間絶縁膜堆積後に行ってもよい。さらに、この水素プ
ラズマ処理を行った後の工程では、基板温度を３５０℃
以下で各処理を行うものとする。これは基板温度を３５
０℃よりも高くすることで、ターミネートした水素原子
の再脱離を防止するためである。
７及び層間絶縁膜１１の所定の位置に電極取り出し用の
穴を形成する。さらに、この穴を形成後に基板温度：３
００℃〜４００℃として水素プラズマ雰囲気の中に基板
を曝す処理を１０分〜２４０分間行う。この処理によ
り、溶融結晶化された多結晶シリコン薄膜の粒界に存在
するダングリングボンドを水素原子でターミネートし、
電気特性の向上を図る。また、この水素プラズマ処理は
層間絶縁膜堆積後に行ってもよい。さらに、この水素プ
ラズマ処理を行った後の工程では、基板温度を３５０℃
以下で各処理を行うものとする。これは基板温度を３５
０℃よりも高くすることで、ターミネートした水素原子
の再脱離を防止するためである。
【００１７】次に同図(h)に示すように、ソース・ドレ
イン電極１２を所定の形状に形成する。
イン電極１２を所定の形状に形成する。
【００１８】図３は、水素化アモルファスシリコン薄膜
を５００Å、１０００Å、１５００Åとなるようにプラ
ズマＣＶＤ装置で堆積して作製したｐ−ｃｈ多結晶シリ
コンＴＦＴのレーザー・エネルギー密度と移動度（Mobi
lity）、閾値電圧（Ｖｔ）の関係を示す。ドレイン電圧
は１２Ｖ、Ｗ／Ｌは４８μｍ／１２μｍである。またト
ランジスタの作製方法は、図１、図２に示すとうりで、
その時の作製条件を（表１）に示す。
を５００Å、１０００Å、１５００Åとなるようにプラ
ズマＣＶＤ装置で堆積して作製したｐ−ｃｈ多結晶シリ
コンＴＦＴのレーザー・エネルギー密度と移動度（Mobi
lity）、閾値電圧（Ｖｔ）の関係を示す。ドレイン電圧
は１２Ｖ、Ｗ／Ｌは４８μｍ／１２μｍである。またト
ランジスタの作製方法は、図１、図２に示すとうりで、
その時の作製条件を（表１）に示す。
【００１９】
【表１】
【００２０】図３に示すように、水素化アモルファスシ
リコン薄膜の膜厚が１０００Åと１５００Åのものでは
Mobilityのピーク付近でレーザー・エネルギー密度に依
存しない安定領域が存在する。また、１５００ÅではMo
bilityがピーク付近に達するレーザー・エネルギー密度
が５００ｍＪ／ｃｍ2以上と高いため結晶化効率が悪
い。そこで、水素化アモルファスシリコン薄膜の膜厚を
５００Åより大きく１５００Åより小さい値にすること
により、トランジスタ特性の安定した領域を有し、また
結晶化効率も良好な多結晶シリコンＴＦＴを作製するこ
とができる。
リコン薄膜の膜厚が１０００Åと１５００Åのものでは
Mobilityのピーク付近でレーザー・エネルギー密度に依
存しない安定領域が存在する。また、１５００ÅではMo
bilityがピーク付近に達するレーザー・エネルギー密度
が５００ｍＪ／ｃｍ2以上と高いため結晶化効率が悪
い。そこで、水素化アモルファスシリコン薄膜の膜厚を
５００Åより大きく１５００Åより小さい値にすること
により、トランジスタ特性の安定した領域を有し、また
結晶化効率も良好な多結晶シリコンＴＦＴを作製するこ
とができる。
【００２１】
【発明の効果】以上述べたところから明らかなように、
本発明は、 (1)半導体薄膜（水素化アモルファスシリコン薄膜等）
をレーザー光により溶融結晶化して多結晶シリコンを形
成することにより、低温（＜６００℃）プロセスが可能
となり、基板選択の幅が広がる。 (2)溶融結晶化する半導体薄膜（水素化アモルファスシ
リコン等）の膜厚を５００Åより厚く１５００Åより薄
くすることにより、作製したトランジスタ特性の安定性
及び均一性が向上する。 (3)また、半導体層に注入した不純物の活性化を薄膜堆
積時の基板加熱で行う場合には、活性化の工程の簡略化
が図れる。
本発明は、 (1)半導体薄膜（水素化アモルファスシリコン薄膜等）
をレーザー光により溶融結晶化して多結晶シリコンを形
成することにより、低温（＜６００℃）プロセスが可能
となり、基板選択の幅が広がる。 (2)溶融結晶化する半導体薄膜（水素化アモルファスシ
リコン等）の膜厚を５００Åより厚く１５００Åより薄
くすることにより、作製したトランジスタ特性の安定性
及び均一性が向上する。 (3)また、半導体層に注入した不純物の活性化を薄膜堆
積時の基板加熱で行う場合には、活性化の工程の簡略化
が図れる。
【００２２】という長所を有する。
【図１】本発明の一実施例における半導体装置の製造方
法を示す一部の工程断面図である。
法を示す一部の工程断面図である。
【図２】本発明の上記実施例における半導体装置の製造
方法を示す残りの工程断面図である。
方法を示す残りの工程断面図である。
【図３】本発明の一実施例により作製した多結晶シリコ
ンＴＦＴのトランジスタ特性である。
ンＴＦＴのトランジスタ特性である。
１ 透光性基板 ２ ＳｉＯ2 ３ 水素化アモルファスシリコン半導体層 ４ 多結晶シリコン半導体層 ５ レーザー光 ６ ゲート絶縁膜 ７ ゲート電極 ８ 不純物 ９ ソース・ドレイン領域 １０ チャネル領域 １１ 層間絶縁膜 １２ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 21/324 Ｐ (72)発明者 宮田 豊 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (7)
- 【請求項１】透光性基板上に、膜厚が５００Åより厚く
１５００Åより薄い半導体薄膜を所定の形状に形成する
第１の工程と、前記半導体薄膜にレーザー光を照射する
第２の工程と、前記透光性基板上と半導体薄膜に絶縁性
薄膜ａを堆積する第３の工程と、前記絶縁性薄膜ａ上に
電極ａを所定の形状に形成する第４の工程と、前記絶縁
性薄膜ａ越しに前記半導体薄膜中へ不純物を注入する第
５の工程と、そのようにして出来た前記基板上に絶縁性
薄膜ｂを堆積する第６の工程と、前記絶縁性薄膜ａ、ｂ
の所定の位置に穴を形成する第７の工程と、前記絶縁性
薄膜ｂ上に所定の形状に電極ｂを形成する第８の工程と
を少なくとも有することを特徴とする半導体装置の製造
方法。 - 【請求項２】第１の工程で形成する半導体薄膜は、シラ
ン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）等の主原料ガ
ス、もしくは前記主原料ガスと水素ガスを混合した混合
ガスを、プラズマ分解、熱分解または光分解のうち何れ
かの方法を用いて６００℃以下の基板温度で堆積するこ
とを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】第２の工程の前に前記半導体薄膜を３００
℃以上で大気中、真空中、窒素雰囲気中または水素雰囲
気中のうち何れかの状態で加熱処理を行うことを特徴と
する請求項１に記載の半導体装置の製造方法。 - 【請求項４】第６の工程以降で、基板温度を３００℃以
上４５０℃以下として水素プラズマ処理を行う工程を有
することを特徴とする請求項１に記載の半導体装置の製
造方法。 - 【請求項５】半導体層に注入する不純物が、燐及び燐と
水素の化合物かボロン及びボロンと水素の化合物の何れ
かであり、不純物注入後に基板温度を３００℃以上とす
る熱工程を有することを特徴とする請求項１に記載の半
導体装置の製造方法。 - 【請求項６】熱工程が、薄膜堆積工程であることを特徴
とする請求項５に記載の半導体薄膜の製造方法。 - 【請求項７】ガラス基板上に、水素化アモルファスシリ
コン薄膜もしくは微結晶シリコン薄膜を５００Åより厚
く１５００Åより薄く堆積後所定の形状に形成する第１
の工程と、真空中もしくは窒素雰囲気中で３５０℃以上
４５０℃以下で熱処理を行う第２の工程と、前記熱処理
後に前記水素化アモルファスシリコン薄膜もしくは微結
晶シリコン薄膜をエキシマレーザー光の照射により溶融
結晶化し多結晶シリコン薄膜にする第３の工程と、前記
ガラス基板上と多結晶シリコン薄膜にゲート絶縁膜とし
てＳｉＯ2、ＳｉＮxもしくはＳｉＮx／ＳｉＯ2を堆積す
る第４の工程と、前記ゲート絶縁膜上にゲート電極とし
てＣｒ、Ａｌ、ＴｉもしくはＴａ等を堆積し所定の形状
に形成する第５の工程と、前記ゲート電極をマスクとし
てゲート絶縁膜越しに前記多結晶シリコン薄膜中へ不純
物を注入する第６の工程と、前記ゲート絶縁膜及びゲー
ト電極上に層間絶縁膜としてＳｉＯ2、 ＳｉＮxもしく
はＳｉＮx／ＳｉＯ2を３００℃以上の基板温度で堆積す
る第７の工程と、前記ゲート絶縁膜及び層間絶縁膜の所
定の位置にコンタクト用の穴を形成する第８の工程と、
前記コンタク用の穴を形成後に基板を３００℃以上に加
熱し水素プラズマに曝す処理を行う第９の工程と、前記
層間絶縁膜上に取り出し電極としてＡｌ／Ｔｉ、Ａｌ、
Ｔｉ、ＣｒもしくはＴａ等を堆積後所定の形状に形成す
る第１０の工程を経て製造されたことを特徴とする薄膜
トランジスタ。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208024A JPH0766415A (ja) | 1993-08-23 | 1993-08-23 | 半導体装置の製造方法及び薄膜トランジスタ |
| KR1019940020557A KR950007156A (ko) | 1993-08-23 | 1994-08-20 | 반도체디바이스의 제조방법 및 박막트랜지스터 |
| EP94113082A EP0641018A1 (en) | 1993-08-23 | 1994-08-22 | Manufacturing method of semiconductor device and thin film transistor with a recrystallized thin semiconductor film |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208024A JPH0766415A (ja) | 1993-08-23 | 1993-08-23 | 半導体装置の製造方法及び薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766415A true JPH0766415A (ja) | 1995-03-10 |
Family
ID=16549414
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5208024A Pending JPH0766415A (ja) | 1993-08-23 | 1993-08-23 | 半導体装置の製造方法及び薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0641018A1 (ja) |
| JP (1) | JPH0766415A (ja) |
| KR (1) | KR950007156A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002299234A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 多結晶半導体層の製造方法 |
| JP2004006974A (ja) * | 2003-08-04 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路の作製方法 |
| JP2005026712A (ja) * | 2004-09-17 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、アクティブ型液晶表示装置 |
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100685409B1 (ko) * | 2004-10-22 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR102189557B1 (ko) * | 2019-03-05 | 2020-12-11 | 에스케이머티리얼즈 주식회사 | 박막 트랜지스터 및 이의 제조방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287964A (ja) * | 1988-05-13 | 1989-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3116403B2 (ja) * | 1991-04-17 | 2000-12-11 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
-
1993
- 1993-08-23 JP JP5208024A patent/JPH0766415A/ja active Pending
-
1994
- 1994-08-20 KR KR1019940020557A patent/KR950007156A/ko not_active Application Discontinuation
- 1994-08-22 EP EP94113082A patent/EP0641018A1/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7271410B2 (en) | 1995-03-28 | 2007-09-18 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix circuit |
| US7407838B2 (en) | 1995-03-28 | 2008-08-05 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor method of manufacturing a thin-film transistor and thin-film transistor |
| JP2002299234A (ja) * | 2001-03-29 | 2002-10-11 | Matsushita Electric Ind Co Ltd | 多結晶半導体層の製造方法 |
| JP2004006974A (ja) * | 2003-08-04 | 2004-01-08 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス回路の作製方法 |
| JP2005026712A (ja) * | 2004-09-17 | 2005-01-27 | Semiconductor Energy Lab Co Ltd | 薄膜集積回路、アクティブ型液晶表示装置 |
| JP4485303B2 (ja) * | 2004-09-17 | 2010-06-23 | 株式会社半導体エネルギー研究所 | 透過型表示装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0641018A1 (en) | 1995-03-01 |
| KR950007156A (ko) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7368367B2 (en) | Method for forming a semiconductor | |
| US6541313B2 (en) | Transistor and process for fabricating the same | |
| US6346486B2 (en) | Transistor device and method of forming the same | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JP2734587B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06275807A (ja) | 半導体回路およびその作製方法 | |
| JPS6178119A (ja) | 半導体の製造方法 | |
| JPH0766415A (ja) | 半導体装置の製造方法及び薄膜トランジスタ | |
| JP3575698B2 (ja) | 多結晶半導体装置の製造方法 | |
| KR930010093B1 (ko) | 반도체박막의 형성방법 | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH09139502A (ja) | 半導体装置およびその製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JPH118195A (ja) | 薄膜トランジスタの製造方法 | |
| JP3557565B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06244203A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JP3357038B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置の製造方法 | |
| JPH04206837A (ja) | 半導体装置の製造方法 | |
| JPH05283431A (ja) | 半導体装置の製造方法 | |
| JP3473614B2 (ja) | 薄膜半導体装置及び電子機器 | |
| JP2000077672A (ja) | 半導体装置の製造方法 |