KR930010093B1 - 반도체박막의 형성방법 - Google Patents

반도체박막의 형성방법 Download PDF

Info

Publication number
KR930010093B1
KR930010093B1 KR1019850008266A KR850008266A KR930010093B1 KR 930010093 B1 KR930010093 B1 KR 930010093B1 KR 1019850008266 A KR1019850008266 A KR 1019850008266A KR 850008266 A KR850008266 A KR 850008266A KR 930010093 B1 KR930010093 B1 KR 930010093B1
Authority
KR
South Korea
Prior art keywords
silicon film
film
polycrystalline silicon
semiconductor thin
thin film
Prior art date
Application number
KR1019850008266A
Other languages
English (en)
Other versions
KR860004464A (ko
Inventor
다까시 노구찌
다께후미 오오시마
히사오 하야시
Original Assignee
쏘니 가부시기가이샤
오오가 노리오
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 쏘니 가부시기가이샤, 오오가 노리오 filed Critical 쏘니 가부시기가이샤
Publication of KR860004464A publication Critical patent/KR860004464A/ko
Application granted granted Critical
Publication of KR930010093B1 publication Critical patent/KR930010093B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

내용 없음.

Description

반도체박막의 형성방법
제 1a 도~제 1f 도는 본 발명에 관한 반도체박막의 형성방법을 다결정 실리콘 TFT의 제조에 적용한 일실시예를 공정순으로 나타낸 단면도.
제 2 도는 본 발명의 실시예에 의해 형성된 수소화 아몰퍼스실리콘막에 여러가지의 처리를 실시한 경우에 대한 반사스펙트럼을 나타낸 그래프.
제 3 도는 증착법에 의해 아몰퍼스실리콘막에 여러가지의 처리를 실시한 경우에 대한 반사스펙트럼을 나타낸 제 2 도와 같은 그래프.
제 4 도는 본 발명의 실시예에 의해 형성된 다결정 실리콘막의 전기전도도의 온도의존성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명
1 : 유리기판 3 : 수소화 아몰퍼스실리콘막
4 : 다결정 실리콘막 7 : 게이트전극
8 : 게이트절연막 9 : 소스영역
10 : 드레인영역
본 발명은 반도체박막의 형성방법에 관한 것으로서, 다결정 실리콘막을 유리기판상에 형성하는데 적용하여 가장 적합한 것이다.
종래, 다결정 실리콘막을 형성하기 위하여는, LPCVD법 또는 APCVD법이 이용되고 있으나, 이들 CVD법에서는 통상 600℃ 이상의 고온에서 막을 형성하므로, 저융점의 유리기판상에 다결정 실리콘막을 형성하는 것은 곤란하였다. 그리고, CVD법에 의해 형성되는 다결정 실리콘막은 막두께가 1,000Å정도 이하이면 결정입자의 입경이 작고, 더욱이 트랩밀도가 크기 때문에 일반적으로 전자이동도(電子移動度) μ나 라이프 타임 τ이 작을 뿐만 아니고, 전기전도도(電氣傳導度) σ은 실온부근에 있어서 σ≠σ0exp(-Ea/kT)(Ea: 활성화에너지)로서 활성화형 전도를 나타내지 않고,
σ=σ0exp(-AT-1/4)
로 표시되는 이른바 광범위호핑(variable range hopping)측에 따르므로, 전기적 특성이 양호하지 않은 결점이 있다.
한편, 전술한 바와는 다른 다결정 실리콘의 형성방법으로서, 먼저 증착 등에 의해 기판상에 아몰퍼스실리콘(amorphous silicon)막을 형성하고, 이어서 이 아몰퍼스실리콘막을 레이저빔조사(照射)등에 의해 어니일(ammeal)함으로써 결정입라를 설장시키는 방법이 알려져 있다. 그러나, 이 방법으로 얻어지는 다결정 실리콘막을 사용하여, 예를 들면 박막트랜지스터(TFT)를 제작한 경우에는 리크전류가 크다는 등의 문제가 있어서 전기적 특성이 양호하지 않으며, 기판상에 큰 면적의 다결정 실리콘막을 균일하게 형성하는 것은 곤란하다. 그리고, TFT에 관한 선행문헌으로서는, 일본 응용물리학회 제45회 학술강연회예고집(豫稿集), 14p-A-4~14p-A-6(1984)을 들 수 있다.
본 발명은 전술한 문제를 감안하여 종래의 다결정 실리콘막 등의 반도체박막의형성방법이 갖는 전술과 같은 결점을 시정한 반도체박막의 형성방법을 제공하는 것을 목적으로 한다.
본 발명에 관한 반도체박막의 형성방법은 수소를 함유하는 비정질상(非晶質狀)의 반도체박막(예를 들면 수소화 아몰퍼스실리콘막(3))을 소정의 기판(예를 들면 유리기판(1))상에 저온도에서 형성하는 공정과, 전기적으로 불활성의 이온(예를 들면 Si+)을 상기 반도체박막에 이온주입함으로써 상기 반도체박막을 비정질화하는 공정과, 저온도에서 열처리를 함으로써 상기 비정질화된 반도체박막을 고상성장(高相成長)시키는 공정을 각각 구비하고 있다.
다음에, 본 발명에 관한 반도체박막의 형성방법을 다결정 실리콘 TFT의 제조에 적용한 일실시예에 대하여 도면에 따라서 상세히 설명한다.
제 1a 도에 나타낸 바와 같이, 먼저 텐팍스, 파일렉스, NA-40(모두 상품명) 등의 저융점의 유리기판(1)상에 SiO2(2)을 피착(被着) 형성하고, 이어서 이 SiO2막(2)상에, 예를 들면 Ar가스로 희석된 SiH4가스(SiH4농도는 10%)와 13.56MHz의 고주파전압을 이용한 글로방전분해법에 의해 기판온도 180℃에서, 예를 들면 막두께가 800Å의 수소화 아몰퍼스실리콘막(3)을 피착형성한다.
다음에, 이 수소화 아몰퍼스실리콘(3)에 Si+, F+등의 전기적으로 불활성의 이온을 가속에너지 40KeV(RP
Figure kpo00002
550Å), 도즈량 1.5×1015cm-2의 조건으로 이온주입함으로써, 이 수소화 아몰퍼스실리콘막(3)을 거의 완전한 아몰퍼스상태로 한다.
다음에, 예를 들면 어니일노(爐)를 사용하여 N2분위기중에서, 예를 들면 600℃에서 15시간 정도 어니일을 한다. 이 어니일에 의해 수소화 아몰퍼스실리콘막(3)이 고상성장이고, 그 결과 제 1b 도에 나타낸 바와 같이, 다결정 실리콘막(4)이 형성된다.
다음에, 제 1c 도에 나타낸 바와 같이, 상기 다결정 실리콘막(4)의 소정부분을 에칭제거함으로써 소정형상으로 한 후, LPCVD법에 의해 전체면에 SiO2막(5)을 피착형성하고, 이어서 스패터법에 의해 Mo막(6)을 피착형성한다.
다음에, 상기 Mo막(6) 및 SiO2막(5)의 소정부분을 순차 에칭제거하여, 제 1d 도에 나타낸 바와 같이 소정 형상의 Mo막으로 이루어지는 게이트전극(7) 및 소정형상의 SiO2막으로 이루어지는 게이트절연막(8)을 형성한다. 그 후, 이들 게이트전극(7) 및 게이트절연막(8)을 마스크로 하여 다결정실리콘막(4)에 P+를 이온주입한다(다결정실리콘막(4)중의 P를 o으로 나타낸다).
다음에, 제 1e 도에 나타낸 바와 같이 예를 들면 600℃ 정도의 온도에서 어니일을 함으로써, 주입된 상기 P를 전기적으로 활성화시켜서, n+형의 소스영역(9) 및 드레인영역(10)을 형성한다.
그 후, 제 1f 도에 나타낸 바와 같이, 패시베이션막으로서의 SiO2막(11)을 피착형성하고, 이어서 이 SiO2막(11)의 소정부분을 에칭제거하여 개구(11a), (11b)를 형성한 후, 이들 개구(11a), (11b)를 통해 Al로 이루어지는 전극(12), (13)을 형성하여, 목적으로 하는 다결정 실리콘막 TFT을 완성시킨다.
제 2 도에 전술한 실시예에서의 피착 직후의 수소화 아몰퍼스실리콘막(3)(곡선 A), Si+의 이온주입 직후의 수소화 아몰퍼스실리콘(3)(곡선 B), 600℃에서 15시간 어니일 후의 수소화 아몰퍼스실리콘막(3)(즉, 다결정 실리콘막(4)) (곡선 D)의 각각의 대하여 측정한 반사스펙트럼을 나타낸다. 또한, 이 제 2 도에는 수소화 아몰퍼스실리콘막(3)을 형성한 후에 Si+의 이온주입을 행하지 않고 600℃에서 15시간 어니일한 경우의 반사스펙트럼(곡선 C)을 함께 나타냈다.
이 제 2 도에서 명백한 바와 같이, 실리콘의 X1-X4밴드천이(遷移)로 기인되는 λ=280nm에 있어서의 흡수피크는 곡선 D에만 존재하고 있고, 곡선 C에는 존재하지 않는다. 이로부터, 전술한 실시예와 같이 수소화 아몰퍼스실리콘막(3)을 형성한 후에 Si+등의 이온 주입을 하고, 이어서 어니일을 한 경우에만 다결정 실리콘막이 얻어지는 것을 알 수 있다.
그리고, E-gun을 사용한 증착법에 의한 기판온도 150℃에서 형성된 아몰퍼스실리콘막에 대한 제 2 도와 같은 반사스펙트럼을 제 3 도에 나타낸다. 이 제 3 도에서 명백한 바와 같이, 곡선 E~H의 어느 것에서도 X1-X4밴드천이로 기인되는 λ=280nm에 있어서의 흡수피크는 존재하지 않는다. 따라서, 전술한 증착법에 의해 형성되는 아몰퍼스실리콘막에서는 결정입자의 성장효과가 거의 나타나지 않는 것을 알 수 있다.
그리고, 전술한 실시예에 의해 형성된 다결정 실리콘막(4)에 대하여 측정한 전기전도도 σ의 온도의존성을 제 4 도에 나타낸다. 이 제 4 도에서 명백한 바와 같이, 전기전도도 σ의 온도의존성을 나타낸 그래프에 절점(折點)이 생기지만, 이 다결정 실리콘막(4)의 전기전도도 σ는 실온이상에서는,
σ=1.505e4exp[(-q/kT)·0.592]
로 표시되고, 또한 실온이하에서는,
σ=2.818e3exp[(-q.kT)·0.548]
로 표시된다. 이로부터, 온도범위에 따라 달라지는 온도의존성(활성화에너지가 다름)를 나타내지만, 어느 온도에 있어서도 활성화형의 전기전도를 나타내는 것을 알 수 있다. 따라서, 이 다결정 실리콘막(4)의 전기적 특성은 종래에 비하여 극히 양호하다.
이와 같이 전술한 실시예에 따르면, 전기적 특성이 양호한 다결정 실리콘막(4)을 저융점의 유리기판(1)상에 형성할 수 있다. 더욱이, 최초에 먼저 수소화 아몰퍼스실리콘막(3)을 저온도에서 형성하고, 이어서 Si+등의 전기적으로 불활성의 이온주입을 한 후, 어니일을 함으로써 고상성장에 의한 결정화를 하고 있으므로, 결정입자도 충분히 크며 큰 면적에 걸쳐서 균일한 다결정 실리콘막(4)을 형성할 수 있다. 따라서, 이 다결정 실리콘막(4)을 사용하여 제작된 실시예에 의한 TFT는 이동도 μ가 크고, 더욱이 리크전류가 작아서 특성이 종래에 비해 양호하며, 또한 동일 기판상에 TFT어레이를 형성하는 경우에 각 TFT의 특성을 동일하게 할 수 있다.
그리고, 전술한 실시예에 의한 다결정 실리콘막의 형성방법은 배선재료나 MOS트랜지스터의 게이트재료로서의 다결정 실리콘막의 형성에의 응용이나, 절연체기판 등의 위에 결정실리콘층을 형성하는 SOI등에서의 응용이 가능하다.
또한, 전술과 같은 특성이 양호한 다결정 실리콘막(4)이 얻어지는 이유는 아직 충분히 밝혀지지 않았으나, 예를 들면 다음과 같은 이유에 의한 것으로 생각된다. 즉, 글로방전분해법에 의해 형성된 수소화 아몰퍼스실리콘막(3)에 Si+등의 이온주입을 함으로써, 이 수소화 아몰퍼스실리콘막(3)중의 실리콘원자의 네트워크 구조가 변화하여 막형성 직후와는 다른 아몰퍼스 상태가 실현되며, 그 결과 다결정화에 필요한 활성화에너지가 저하되어, 어니일에 의한 고상성장시에 있어서 균일하고 유리한 핵성장 조건이 얻어진 것으로 생각된다.
이상 본 발명을 실시예에 따라서 설명하였으나, 본 발명은 전술한 실시예에서는 글로방전분해법에 의해 아몰퍼스실리콘막을 형성하였으나, SiH4가스를 사용한 광(光) CVD법이나 스태퍼법 등의 다른 방법을 이용하여 형성해도 된다. 또한, 필요에 따라서 상기 글로방전분해법이나 광 CVD법에 있어서, SiH4가스에 PH3또는 B2H6가스를 첨가함으로써, 아몰퍼스실리콘막중에 불순물을 도프해도 된다. 마찬가지로, 전술한 스패터법에 있어서 불순물을 함유한 복합타겟을 사용함으로써, 불순물이 도프된 아몰퍼스실리콘막을 형성해도 된다. 그리고, 아몰퍼스실리콘막중에 P가 함유되어 있으면, 고상성장에 의한 결정화가 용이해지는 이점이 있다.
그리고, 어니일에 의해 수소화 아몰퍼스실리콘막(3)을 고상성장시켜 다결정 실리콘막(4)시켜 다결정 실리콘막(4)을 형성한 후, 이 다결정 실리콘막(4)상에 플라즈마 CVD법에 의해, 예를 들면 막두께 5,000Å의 Si3N4막을 기판온도 260℃정도에서 형성하고, 이 상태에서 예를 들면 400℃에서 1시간 정도 어니일을 하면, 상기 Si3N4막중에 함유되어 있는 수소가 다결정 실리콘막(4)에 주입되어 결정입계에 존재하는 트랩을 메우는 결과 결정입계의 트랩밀도가 더욱 감소하므로, 전기적 특성이 보다 우수한 다결정 실리콘막을 얻을 수 있다.
그리고, 전술한 실시예에 있어서는 고상성장을 위한 어니일을 노중(爐中) 어니일로 행하였으나, 레이저빔이나 램프에 의한 가열을 이용하여 어니일을 해도 된다. 또한, 예를 들면 450℃ 정도에서 수시간 수소플라즈마 어니일을 하면, 수소가 충분히 함유되어 있어 특성이 양호한 다결정 실리콘막(4)을 얻을 수 있다. 또한, 이들의 어니일의 온도는 사용하는 기판 등에 따라서 여러가지로 변경할 수 있지만, 어니일중에 수소가 막외로 방출되는 것을 방지하고, 더욱이 저온프로세스를 가능하게 하기 위하여는, 어니일 온도는 600℃ 이하인 것이 바람직하다.
그리고, 아몰퍼스화를 위해 행하는 Si+등의 이온주입은 전술한 실시예에서 사용한 조건과는 다른 조건에서 하는 것도 가능하다. 또한, 기판으로서는 유리기판외에 석영기판 등의 다른 종류의 기판을 사용할 수 있다.
본 발명에 관한 반도체박막의 형성방법에 의하면, 종래에 비해 전기적 특성이 양호하고, 결정입자도 충분히 큰 다결정의 반도체박막을 저온에서 더욱이 큰 면적에 걸쳐서 균일하게 형성할 수 있다. 따라서, 이와 같이 하여 형성된 반도체박막을 사용하여 매우 특성이 양호한 박막반도체장치를 제작할 수 있다.

Claims (1)

  1. 수소를 함유하는 비정질상(非晶質狀)의 반도체막을 소정의 기판상에 저온도에서 형성하는 공정과, 전기적으로 불활성의 이온을 상기 반도체박막에 이온주입함으로써 상기 반도체박막을 비정질화하는 공정과, 저온도에서 열처리를 함으로써 상기 비정질화된 반도체박막을 고상성장(固相成長)시키는 공정을 각각 구비한 것을 특징으로 하는 반도체박막의 형성방법.
KR1019850008266A 1984-11-30 1985-11-06 반도체박막의 형성방법 KR930010093B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP252882 1984-11-30
JP59252882A JPH0817157B2 (ja) 1984-11-30 1984-11-30 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
KR860004464A KR860004464A (ko) 1986-06-23
KR930010093B1 true KR930010093B1 (ko) 1993-10-14

Family

ID=17243471

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019850008266A KR930010093B1 (ko) 1984-11-30 1985-11-06 반도체박막의 형성방법

Country Status (2)

Country Link
JP (1) JPH0817157B2 (ko)
KR (1) KR930010093B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2699347B2 (ja) * 1987-04-14 1998-01-19 ソニー株式会社 半導体基板の製造方法
JP2741385B2 (ja) * 1988-09-27 1998-04-15 日立建機株式会社 シリコン薄膜ピエゾ抵抗素子の製造法
KR100269289B1 (ko) * 1997-02-19 2000-10-16 윤종용 실리콘막의결정화방법
KR100567273B1 (ko) * 1998-08-27 2006-05-25 엘지.필립스 엘시디 주식회사 박막트랜지스터 및 그 제조방법
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
CN113745099A (zh) * 2021-09-06 2021-12-03 长江存储科技有限责任公司 多晶硅层、其制作方法以及半导体器件

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5680126A (en) * 1979-12-05 1981-07-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Formation of monocrystalline semiconductor
JPS57159013A (en) * 1981-03-27 1982-10-01 Toshiba Corp Manufacture of semiconductor thin film
JPS5837913A (ja) * 1981-08-28 1983-03-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH0611035B2 (ja) * 1983-04-15 1994-02-09 ソニー株式会社 薄膜の加熱方法

Also Published As

Publication number Publication date
KR860004464A (ko) 1986-06-23
JPS61131413A (ja) 1986-06-19
JPH0817157B2 (ja) 1996-02-21

Similar Documents

Publication Publication Date Title
US4693759A (en) Method of forming a thin semiconductor film
US5236850A (en) Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing
KR100203982B1 (ko) 반도체장치 및 그의 제작방법
US5180690A (en) Method of forming a layer of doped crystalline semiconductor alloy material
EP0301463B1 (en) Thin film silicon semiconductor device and process for producing it
US5523240A (en) Method of manufacturing a thin film transistor with a halogen doped blocking layer
US6261875B1 (en) Transistor and process for fabricating the same
US5753541A (en) Method of fabricating polycrystalline silicon-germanium thin film transistor
EP1083590A1 (en) Method for producing thin film semiconductor device
US4808546A (en) SOI process for forming a thin film transistor using solid phase epitaxy
EP0589713A2 (en) A thin film semiconductor device and a method for producing the same
KR930010093B1 (ko) 반도체박막의 형성방법
JPH02148831A (ja) レーザアニール方法及び薄膜半導体装置
KR930010978B1 (ko) 박막트랜지스터의 제조방법
EP0481777B1 (en) Method of manufacturing gate insulated field effect transistors
JPH0770481B2 (ja) シリコン半導体層の形成方法
JPH0766415A (ja) 半導体装置の製造方法及び薄膜トランジスタ
JP3119988B2 (ja) 半導体装置の作製方法
JPH05275702A (ja) 薄膜トランジスタ
JP3182226B2 (ja) 導電性多結晶シリコン膜の製造方法
JPH0555142A (ja) 非晶質半導体層の結晶化方法
JP2554055B2 (ja) 低抵抗多結晶シリコン薄膜の形成方法
KR960026967A (ko) 다결정 박막 트랜지스터 및 그 제조방법
JPH03200319A (ja) 多結晶シリコンの形成方法
JPH04307741A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050930

Year of fee payment: 13

EXPY Expiration of term