JPH02148831A - レーザアニール方法及び薄膜半導体装置 - Google Patents
レーザアニール方法及び薄膜半導体装置Info
- Publication number
- JPH02148831A JPH02148831A JP30055888A JP30055888A JPH02148831A JP H02148831 A JPH02148831 A JP H02148831A JP 30055888 A JP30055888 A JP 30055888A JP 30055888 A JP30055888 A JP 30055888A JP H02148831 A JPH02148831 A JP H02148831A
- Authority
- JP
- Japan
- Prior art keywords
- film
- polycrystalline silicon
- laser
- orientation
- annealing method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 21
- 238000005224 laser annealing Methods 0.000 title claims description 9
- 239000010408 film Substances 0.000 claims abstract description 67
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 17
- 230000001678 irradiating effect Effects 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 11
- 239000010409 thin film Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 abstract description 6
- 239000007789 gas Substances 0.000 abstract description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000001307 helium Substances 0.000 abstract description 4
- 229910052734 helium Inorganic materials 0.000 abstract description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 abstract description 4
- 230000001681 protective effect Effects 0.000 abstract description 4
- 239000000463 material Substances 0.000 abstract description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 229920005591 polysilicon Polymers 0.000 abstract 3
- 238000000151 deposition Methods 0.000 description 6
- 239000010410 layer Substances 0.000 description 6
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜半導体装置製造におけるレーザアニール方
法に係り、特にアクティブマトリクス方式のデイスプレ
ィに好適なレーザアニール方法に関する。
法に係り、特にアクティブマトリクス方式のデイスプレ
ィに好適なレーザアニール方法に関する。
近年、アクティブマトリク入用の薄膜半導体装置である
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
−ｓｔｏｒ 、略してＴＰＴ）材料としては高画質化の
点ですぐれている多結晶シリンコ（Ｐｏｌｙｃｒｙｓｔ
ａｌｌｉ−ｎｅ ５ｉｌｉｃｏｎ、略してｐｏｌｙ−５
ｉ）が用いられている。このＰｏ１ｙ−８ｉ膜は減圧Ｃ
ＶＤ法（ＬＰＣＶＤ法）及び常圧ＣＶＤ法（ＡＰＣＶＤ
法）により作成されている。絶縁基板としては石英ガラ
ス又は通常のガラス板を用いる。通常のガラス板を用い
る際は最高温度が約６４０℃という大きな制約があるた
めガラス板には熱的影響を与えずｐｏｌｙ −３ｉ膜の
表面層だけをレーザ照射することで再結晶化する方法が
試みられている。この方法によればガラス板に影響を与
えない低温熱アニールに比べ結晶性が向上している。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉ
−ｓｔｏｒ 、略してＴＰＴ）材料としては高画質化の
点ですぐれている多結晶シリンコ（Ｐｏｌｙｃｒｙｓｔ
ａｌｌｉ−ｎｅ ５ｉｌｉｃｏｎ、略してｐｏｌｙ−５
ｉ）が用いられている。このＰｏ１ｙ−８ｉ膜は減圧Ｃ
ＶＤ法（ＬＰＣＶＤ法）及び常圧ＣＶＤ法（ＡＰＣＶＤ
法）により作成されている。絶縁基板としては石英ガラ
ス又は通常のガラス板を用いる。通常のガラス板を用い
る際は最高温度が約６４０℃という大きな制約があるた
めガラス板には熱的影響を与えずｐｏｌｙ −３ｉ膜の
表面層だけをレーザ照射することで再結晶化する方法が
試みられている。この方法によればガラス板に影響を与
えない低温熱アニールに比べ結晶性が向上している。
従来はこのレーザ照射方法として特開昭６０−２４５１
２４号に記載のようにＳｉ膜で吸収率の大きな紫外光パ
ルスレーザを照射して半導体装置を製造する方法が検討
されていた。
２４号に記載のようにＳｉ膜で吸収率の大きな紫外光パ
ルスレーザを照射して半導体装置を製造する方法が検討
されていた。
上記従来技術ではレーザ照射によって結晶性を向上させ
ることでＴＰＴ特性を向上させていたが再結晶化したＰ
ｏ１ｙ−３ｉ膜の結晶の配向性については検討されてお
らずＴＰＴを作成したときのキャリア移動度を更に向上
させる可能性があった。
ることでＴＰＴ特性を向上させていたが再結晶化したＰ
ｏ１ｙ−３ｉ膜の結晶の配向性については検討されてお
らずＴＰＴを作成したときのキャリア移動度を更に向上
させる可能性があった。
本発明の目的は薄膜半導体装置の特性を向上させるため
の薄膜半導体装置の構造、とりわけＴＰＴの能動層に使
用されるＰｏ１ｙ−Ｓｉ膜の配向性を考慮するこで更に
大きなキャリア移動度を得ることにある。
の薄膜半導体装置の構造、とりわけＴＰＴの能動層に使
用されるＰｏ１ｙ−Ｓｉ膜の配向性を考慮するこで更に
大きなキャリア移動度を得ることにある。
上記目的はガラス基板等の絶縁性基板上に形成された半
導体装置であるＴＰＴを構成するＰｏ１ｙ−３ｉ層を（
１１１）面を主体とした配向を持たせることにより達成
される。
導体装置であるＴＰＴを構成するＰｏ１ｙ−３ｉ層を（
１１１）面を主体とした配向を持たせることにより達成
される。
このＰｏ１ｙ−８ｉ層は減圧ＣＶＤ法により基板温度５
５０ ’Ｃ以下の温度において１５００Å以下の膜厚で
堆積し、５００℃以下で堆積したＳｉ膜では２００ ｍ
Ｊ ／ ｃ１以上、５２０−５５０℃で堆積したＳｉ
膜では４００ ｍ Ｊ ／ ＣＩ（以上の光強度でレー
ザ光をＰｏ１ｙ−３ｉ層側から照射することで得られる
。又、５５０ ’Ｃで堆積したＳｉ膜を薄膜化した場合
、８００−１５００人の膜厚では４００ｍＪ／ａ（以上
、６００−８００人の膜厚では３００ｍＪ／ｃ１１以上
、６００Å以下の膜厚では２００ ｍ Ｊ ／ ａ１以
上の光強度でレーザ光をＰｏ１ｙ −８ｉＷＪ側から照
射することで得られる。
５０ ’Ｃ以下の温度において１５００Å以下の膜厚で
堆積し、５００℃以下で堆積したＳｉ膜では２００ ｍ
Ｊ ／ ｃ１以上、５２０−５５０℃で堆積したＳｉ
膜では４００ ｍ Ｊ ／ ＣＩ（以上の光強度でレー
ザ光をＰｏ１ｙ−３ｉ層側から照射することで得られる
。又、５５０ ’Ｃで堆積したＳｉ膜を薄膜化した場合
、８００−１５００人の膜厚では４００ｍＪ／ａ（以上
、６００−８００人の膜厚では３００ｍＪ／ｃ１１以上
、６００Å以下の膜厚では２００ ｍ Ｊ ／ ａ１以
上の光強度でレーザ光をＰｏ１ｙ −８ｉＷＪ側から照
射することで得られる。
レーザ照射によって再結晶化したＰｏ１ｙ −Ｓ ｉ膜
は個々のＳｉ結晶中には欠陥が少なく電子のトラップは
粒界に大きく影響される。Ｐｏ１ｙ −Ｓ ｉの結晶粒
界の界面電荷密度は、Ｓｉ単結晶の各結晶面と５ｉＯｚ
との界面電荷密度が（１００＞。
は個々のＳｉ結晶中には欠陥が少なく電子のトラップは
粒界に大きく影響される。Ｐｏ１ｙ −Ｓ ｉの結晶粒
界の界面電荷密度は、Ｓｉ単結晶の各結晶面と５ｉＯｚ
との界面電荷密度が（１００＞。
＜１１０＞、＜１１１＞の順に増加することと同様の関
係が成立し、（１１１）優位配向のＰｏ１ｙ −Ｓｉ膜
では配向性の見られないＰｏ１ｙ−３ｉ膜に比べ痕と垂
直方向（（１１１）方向）のトラップ密度が大となる。
係が成立し、（１１１）優位配向のＰｏ１ｙ −Ｓｉ膜
では配向性の見られないＰｏ１ｙ−３ｉ膜に比べ痕と垂
直方向（（１１１）方向）のトラップ密度が大となる。
膜と平行方向では反対に（１１１）優位配向のＰｏ１ｙ
−Ｓ ｉ膜が配向性の見られないＰｏ１ｙ −Ｓ ｉ
膜に比べ相対的に低いトラップ密度を示すことになる。
−Ｓ ｉ膜が配向性の見られないＰｏ１ｙ −Ｓ ｉ
膜に比べ相対的に低いトラップ密度を示すことになる。
トラップ密度が低いと粒界に生じる空乏層幅はせまくな
り、ここでのポテンシャル障壁は低くなる。Ｐｏ１ｙ
−Ｓ ｉのキャリア移動度は主として粒界におけるポテ
ンシャル障害の高さで決まる。ＴＰＴのキャリアはＰｏ
１ｙ −Ｓ ｉ膜と平行方向に流れる。これらの条件か
ら（１１１）優位配向のＰｏ１ｙ −Ｓ ｉでは配向性
のないＰｏ１ｙ−３ｉに比べ相対的にキャリアの移動度
が大きくなる。
り、ここでのポテンシャル障壁は低くなる。Ｐｏ１ｙ
−Ｓ ｉのキャリア移動度は主として粒界におけるポテ
ンシャル障害の高さで決まる。ＴＰＴのキャリアはＰｏ
１ｙ −Ｓ ｉ膜と平行方向に流れる。これらの条件か
ら（１１１）優位配向のＰｏ１ｙ −Ｓ ｉでは配向性
のないＰｏ１ｙ−３ｉに比べ相対的にキャリアの移動度
が大きくなる。
〔実施例〕
以下本発明の詳細な説明する。
第１図は本発明を用いたＴＰＴ全体の断面構造を示す。
基板１は歪温度約６４０℃のガラス基板である。基板１
を５５０°Ｃに保ち、ヘリウムで２ｏ％に希釈したモノ
シランガスを原料として圧力Ｉ Ｔｏｒｒの条件でＬＰ
ＧＶＤ膜を堆積させる。堆積時間は８５分間で１５００
人の膜を堆積させる。
を５５０°Ｃに保ち、ヘリウムで２ｏ％に希釈したモノ
シランガスを原料として圧力Ｉ Ｔｏｒｒの条件でＬＰ
ＧＶＤ膜を堆積させる。堆積時間は８５分間で１５００
人の膜を堆積させる。
次に基板１を４８０℃に保ち、ヘリウムで４％に希釈し
たモノシランガスと酸素を原料として常圧ＣＶＤにより
表面保護膜を約８分間で１０００人堆積させる。この膜
の上面からＸ ｅ ＣＱをガス源とした紫外光パルスレ
ーザ（波長３０８ｎｍ、パルス幅２５ｎｓ）を照射する
ことでＬＰＧＶＤ膜を再結晶化しＰｏ１ｙ −Ｓ ｉ膜
２，３．４を得る。この時レーザ光強度を４００ｍＪ／
ｃｉ以上とすることでＰｏ１ｙ −Ｓ ｉ膜の主たる配
向は（１１１）優位配向となり平均結晶粒径は約１００
０人である。
たモノシランガスと酸素を原料として常圧ＣＶＤにより
表面保護膜を約８分間で１０００人堆積させる。この膜
の上面からＸ ｅ ＣＱをガス源とした紫外光パルスレ
ーザ（波長３０８ｎｍ、パルス幅２５ｎｓ）を照射する
ことでＬＰＧＶＤ膜を再結晶化しＰｏ１ｙ −Ｓ ｉ膜
２，３．４を得る。この時レーザ光強度を４００ｍＪ／
ｃｉ以上とすることでＰｏ１ｙ −Ｓ ｉ膜の主たる配
向は（１１１）優位配向となり平均結晶粒径は約１００
０人である。
次に表面保護膜として用いた５ｉＯｚ膜をフッ酸の水容
液で除去する。レーザ照射により再結晶化したＰｏ１ｙ
−Ｓ ｉ膜を島状に形成するホトエツチングの工程を
通した後、常圧ＣＶＤ法によりゲート絶縁膜用の５ｉＯ
ｚ膜５を堆積させる。次にゲート電極用のＰｏ１ｙ −
Ｓ ｉ膜６を５５０℃、 ＩＴｏｏｒの条件で３５０
０人堆積させる。ゲート膜５をホト。
液で除去する。レーザ照射により再結晶化したＰｏ１ｙ
−Ｓ ｉ膜を島状に形成するホトエツチングの工程を
通した後、常圧ＣＶＤ法によりゲート絶縁膜用の５ｉＯ
ｚ膜５を堆積させる。次にゲート電極用のＰｏ１ｙ −
Ｓ ｉ膜６を５５０℃、 ＩＴｏｏｒの条件で３５０
０人堆積させる。ゲート膜５をホト。
エッチした後、ソース、ドレイン領域３，４のインプラ
を行なう。条件はリン（Ｐ）を用い、５×１０１５■−
２のドーズ量、３０ＫｅＶの電圧である。
を行なう。条件はリン（Ｐ）を用い、５×１０１５■−
２のドーズ量、３０ＫｅＶの電圧である。
リンガラスからなるパッシベーション膜８を４８０℃で
５０００人堆積させ、さらに、Ｎ２中６００℃の条件で
２０時間以上の熱処理、あるいは２００ｍＪ／ａ＃以上
の光強度で紫外光パルスレーザを照射することでインプ
ラ領域を活性化させる。コンタクト用のホト、エッチ行
程の後、ＡＱ電極７を６０００人スパッタすることでＴ
ＰＴを形成する。
５０００人堆積させ、さらに、Ｎ２中６００℃の条件で
２０時間以上の熱処理、あるいは２００ｍＪ／ａ＃以上
の光強度で紫外光パルスレーザを照射することでインプ
ラ領域を活性化させる。コンタクト用のホト、エッチ行
程の後、ＡＱ電極７を６０００人スパッタすることでＴ
ＰＴを形成する。
第２図はＰｏ１ｙ −Ｓ ｉを減圧ＣＶＤ法により基板
温度を５５０℃として１５００人堆積し、そのＰｏ１ｙ
−、Ｓ ｉ側から光強度を１００〜４００ｎ＋Ｊ／ａ＃
の間で変化させ紫外光パルスレーザを照射して再結化さ
せた際の各面からのＸ線回折強度と、上記方法で作成し
たＴＰＴの移動度の変化を示す。最も回折強度の強いＳ
ｉ （１１１）回折ピークはしきいエネルギ（約１
００ｍＪ／ａｄ）以上で光強度に比例して増加している
が他のＳｉ （２２０）、５ｉ（３１１）回折ピーク
は光強度３００ ｍ Ｊ ／ ｃｎｔ以上で増加量が鈍
り配向性が（１１Ｌ）優位配向となる。（１１１）優位
配向となる３ ００ ｍＪ／ｃｍ２以上の光強度で移動
度は急激に増大している。
温度を５５０℃として１５００人堆積し、そのＰｏ１ｙ
−、Ｓ ｉ側から光強度を１００〜４００ｎ＋Ｊ／ａ＃
の間で変化させ紫外光パルスレーザを照射して再結化さ
せた際の各面からのＸ線回折強度と、上記方法で作成し
たＴＰＴの移動度の変化を示す。最も回折強度の強いＳ
ｉ （１１１）回折ピークはしきいエネルギ（約１
００ｍＪ／ａｄ）以上で光強度に比例して増加している
が他のＳｉ （２２０）、５ｉ（３１１）回折ピーク
は光強度３００ ｍ Ｊ ／ ｃｎｔ以上で増加量が鈍
り配向性が（１１Ｌ）優位配向となる。（１１１）優位
配向となる３ ００ ｍＪ／ｃｍ２以上の光強度で移動
度は急激に増大している。
次に第３図に減圧ＣＶＤ法による堆積する際の堆積温度
を５００〜６００℃としてＬＰＧＶＤ膜を堆積した後上
記記載と同様に表面保護膜を堆積、その後紫外光パルス
レーザを照射し再結晶化したＰｏ１ｙ −Ｓ ｉ膜の結
晶配向性を示す。基板温度５００℃で堆積したＬＰＧＶ
Ｄ膜には２００ｍＪ／Ｃｍ２以上、５２０〜５５０℃で
堆積したＳｉ［では４００ｍＪ／ａ＃以上の光強度でレ
ーザ光を照射することで（１１１）優位配向となり、基
板温度５８０℃以上で堆積したＳｉ膜では（１１１）優
位配向は見られない。
を５００〜６００℃としてＬＰＧＶＤ膜を堆積した後上
記記載と同様に表面保護膜を堆積、その後紫外光パルス
レーザを照射し再結晶化したＰｏ１ｙ −Ｓ ｉ膜の結
晶配向性を示す。基板温度５００℃で堆積したＬＰＧＶ
Ｄ膜には２００ｍＪ／Ｃｍ２以上、５２０〜５５０℃で
堆積したＳｉ［では４００ｍＪ／ａ＃以上の光強度でレ
ーザ光を照射することで（１１１）優位配向となり、基
板温度５８０℃以上で堆積したＳｉ膜では（１１１）優
位配向は見られない。
次に第４図に減圧ＣＶＤ法により堆積する際の基板温度
を５５０℃として堆積時間を短くしてＬＰＧＶＤ膜を４
００〜１５００人の膜厚で堆積した後上記記載を同様に
表面保護膜を堆積、その後紫外光パルスレーザを照射し
再結晶化したＰｏ１ｙ−８ｉ膜の結晶配向性を示す、膜
厚１５００人では４００ｍＪ／ａｄ以上８００人では３
００ｍＪ／Ｃｍ２以上、６００人及び４００人では２０
０ｍＪ／ｃｎＴ以上の光強度でレーザ光を照射すること
で（１１１）優位配向となる。
を５５０℃として堆積時間を短くしてＬＰＧＶＤ膜を４
００〜１５００人の膜厚で堆積した後上記記載を同様に
表面保護膜を堆積、その後紫外光パルスレーザを照射し
再結晶化したＰｏ１ｙ−８ｉ膜の結晶配向性を示す、膜
厚１５００人では４００ｍＪ／ａｄ以上８００人では３
００ｍＪ／Ｃｍ２以上、６００人及び４００人では２０
０ｍＪ／ｃｎＴ以上の光強度でレーザ光を照射すること
で（１１１）優位配向となる。
本実施例で述べた（１１１）を主配向とするＰｏ１ｙ
−Ｓ ｉ膜は移動度が大きく、これをＴＰＴの能動領域
に用いることですぐれた電気特性を得ることができる。
−Ｓ ｉ膜は移動度が大きく、これをＴＰＴの能動領域
に用いることですぐれた電気特性を得ることができる。
本発明によれば、ＬＰＧＶＤ膜の堆積条件が異なっても
照射紫外光パルスレーザ光の光強度を最適化することで
（１１１）優位配向のＰｏ１ｙ −Ｓ ｉ膜が得られる
ので、キャリアの移動度が大きい薄膜半導体装置を得る
ことができる。
照射紫外光パルスレーザ光の光強度を最適化することで
（１１１）優位配向のＰｏ１ｙ −Ｓ ｉ膜が得られる
ので、キャリアの移動度が大きい薄膜半導体装置を得る
ことができる。
第１図は本発明のＴＰＴの構造の模式図、第２図はレー
ザアニール後のＰｏ１ｙ −Ｓ ｉの結晶性及び移動度
の光強度依存性を示す図、第３図、第４図はＰｏ１ｙ
−Ｓ ｉ膜の結晶配向性を示す図である６１・・・絶縁
性基板、２・・・多結晶シリコン層、３・・・ソース領
域、４・・・ドレイン領域、５・・・ゲート絶１１６・
・・ゲート電極、７・・・ＡＱ電極、８・・・パッシベ
ーション膜。
ザアニール後のＰｏ１ｙ −Ｓ ｉの結晶性及び移動度
の光強度依存性を示す図、第３図、第４図はＰｏ１ｙ
−Ｓ ｉ膜の結晶配向性を示す図である６１・・・絶縁
性基板、２・・・多結晶シリコン層、３・・・ソース領
域、４・・・ドレイン領域、５・・・ゲート絶１１６・
・・ゲート電極、７・・・ＡＱ電極、８・・・パッシベ
ーション膜。
Claims (1)
- 【特許請求の範囲】 １、絶縁基板と該基板上に形成された半導体膜を有する
薄膜半導体装置において、レーザ照射により該半導体層
を（１１１）面を主体とした配向を持つ多結晶シリコン
膜とすることを特徴とするレーザアニール方法。 ２、特許請求の範囲第１項記載のレーザアニール方法に
おいて絶縁基板上に５５０℃以下の基板温度で減圧ＣＶ
Ｄ法により多結晶シリコン膜を形成し、該多結晶シリコ
ン膜をレーザ照射することで（１１１）面を主体とした
配向を持つ多結晶シリコン膜とすることを特徴とするレ
ーザアニール方法。 ３、上記多結晶シリコン膜において１５００Å以下の膜
厚を５００℃以下で堆積した多結晶シリコン膜では２０
０ｍＪ／Ｃｍ＾２以上、５２０〜５５０℃で堆積した多
結晶シリコン膜では ４００ｍＪ／ｃｍ＾２以上の光強度のレーザ光を多結晶
シリコン側から照射することで（１１１）面を主体とし
た配向性を持たせることを特徴とするレーザアニール方
法。 ４、上記多結晶シリコン膜において、５５０℃以下で堆
積したＳｉ膜を薄膜化した場合、８００〜１５００Åの
膜厚では４００ｍＪ／Ｃｍ＾２以上、６００〜８００Å
の膜厚では３００ｍＪ／Ｃｍ＾２以上、６００Å以下の
膜厚では２００ｍＪ／ｃｍ＾２以上の光強度のレーザ光
を多結晶シリコン側から照射することで（１１１）面を
主体とした配向性を持たせることを特徴とするレーザア
ニール方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055888A JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30055888A JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29640198A Division JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02148831A true JPH02148831A (ja) | 1990-06-07 |
| JP2880175B2 JP2880175B2 (ja) | 1999-04-05 |
Family
ID=17886278
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30055888A Expired - Lifetime JP2880175B2 (ja) | 1988-11-30 | 1988-11-30 | レーザアニール方法及び薄膜半導体装置 |
| JP29640198A Pending JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29640198A Pending JPH11195608A (ja) | 1988-11-30 | 1998-10-19 | レーザアニール方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (2) | JP2880175B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0558075A2 (en) * | 1992-02-28 | 1993-09-01 | Casio Computer Co., Ltd. | Polysilicon thin film semiconductor device |
| EP0631325A2 (en) * | 1993-06-25 | 1994-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with an oriented non single crystal silicon thin film and method for its preparation |
| US5429961A (en) * | 1992-09-29 | 1995-07-04 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a thin film transistor |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| US5561075A (en) * | 1991-05-08 | 1996-10-01 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| US8368142B2 (en) | 1996-10-15 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8602147B2 (en) | 2008-09-19 | 2013-12-10 | Kobelco Construction Machinery Co., Ltd. | Construction machine |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002176180A (ja) | 2000-12-06 | 2002-06-21 | Hitachi Ltd | 薄膜半導体素子及びその製造方法 |
-
1988
- 1988-11-30 JP JP30055888A patent/JP2880175B2/ja not_active Expired - Lifetime
-
1998
- 1998-10-19 JP JP29640198A patent/JPH11195608A/ja active Pending
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5753542A (en) * | 1985-08-02 | 1998-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for crystallizing semiconductor material without exposing it to air |
| US5523240A (en) * | 1990-05-29 | 1996-06-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor with a halogen doped blocking layer |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US6136625A (en) * | 1991-05-08 | 2000-10-24 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5561075A (en) * | 1991-05-08 | 1996-10-01 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| US5583366A (en) * | 1991-05-08 | 1996-12-10 | Seiko Epson Corporation | Active matrix panel |
| US5814539A (en) * | 1991-05-08 | 1998-09-29 | Seiko Epson Corporation | Method of manufacturing an active matrix panel |
| EP0558075A2 (en) * | 1992-02-28 | 1993-09-01 | Casio Computer Co., Ltd. | Polysilicon thin film semiconductor device |
| EP0558075A3 (ja) * | 1992-02-28 | 1994-01-19 | Casio Computer Co Ltd | |
| US6168980B1 (en) | 1992-08-27 | 2001-01-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US5429961A (en) * | 1992-09-29 | 1995-07-04 | Hyundai Electronics Industries Co. Ltd. | Method for manufacturing a thin film transistor |
| CN1299331C (zh) * | 1992-12-04 | 2007-02-07 | 株式会社半导体能源研究所 | 半导体器件及其制造方法 |
| EP1026752A3 (en) * | 1993-06-25 | 2002-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| EP1026752A2 (en) * | 1993-06-25 | 2000-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| EP0631325A2 (en) * | 1993-06-25 | 1994-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with an oriented non single crystal silicon thin film and method for its preparation |
| EP1026751A3 (en) * | 1993-06-25 | 2002-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| KR100306834B1 (ko) * | 1993-06-25 | 2004-02-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치및그제조방법 |
| US6730549B1 (en) | 1993-06-25 | 2004-05-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| US6756657B1 (en) | 1993-06-25 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of preparing a semiconductor having controlled crystal orientation |
| US7148094B2 (en) | 1993-06-25 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for its preparation |
| EP0631325A3 (en) * | 1993-06-25 | 1996-12-18 | Semiconductor Energy Lab | Semiconductor device with a thin non-monocrystalline oriented silicon layer and its preparation method. |
| JPH1065180A (ja) * | 1996-03-29 | 1998-03-06 | A G Technol Kk | 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板 |
| US8368142B2 (en) | 1996-10-15 | 2013-02-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8602147B2 (en) | 2008-09-19 | 2013-12-10 | Kobelco Construction Machinery Co., Ltd. | Construction machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2880175B2 (ja) | 1999-04-05 |
| JPH11195608A (ja) | 1999-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100333153B1 (ko) | 반도체장치제작방법 | |
| US5534445A (en) | Method of fabricating a polysilicon thin film transistor | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| US6740547B2 (en) | Method for fabricating thin-film transistor | |
| JPH07131034A (ja) | 半導体装置の作製方法 | |
| JPH02277244A (ja) | 半導体装置の製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP2696818B2 (ja) | 半導体層の結晶成長方法 | |
| JPH06291039A (ja) | 非晶質半導体形成基板並びにこれを用いた多結晶半導体形成基板の製造方法 | |
| JP3210313B2 (ja) | 多結晶シリコン薄膜の特性改善方法 | |
| JPH04305940A (ja) | 薄膜トランジスタの製造方法 | |
| JPH08316487A (ja) | 薄膜半導体装置の製造方法 | |
| JPH03159116A (ja) | 多結晶半導体薄膜の熱処理方法 | |
| JP3182226B2 (ja) | 導電性多結晶シリコン膜の製造方法 | |
| JPH08139331A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0555142A (ja) | 非晶質半導体層の結晶化方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3181901B2 (ja) | 薄膜トランジスタ | |
| JP3467571B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3075498B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080129 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |