JPH02277244A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02277244A JPH02277244A JP9733989A JP9733989A JPH02277244A JP H02277244 A JPH02277244 A JP H02277244A JP 9733989 A JP9733989 A JP 9733989A JP 9733989 A JP9733989 A JP 9733989A JP H02277244 A JPH02277244 A JP H02277244A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- region
- semiconductor device
- energy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 230000004913 activation Effects 0.000 claims abstract description 15
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 10
- 238000002425 crystallisation Methods 0.000 claims abstract description 9
- 230000008025 crystallization Effects 0.000 claims abstract description 9
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000010408 film Substances 0.000 claims description 13
- 239000010409 thin film Substances 0.000 claims description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- 239000002245 particle Substances 0.000 abstract 2
- 238000001994 activation Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置及びその製造方法に係り、特に薄膜
トランジスタ製造の際のレーザアニール方法に関する。
トランジスタ製造の際のレーザアニール方法に関する。
これまで１例えば歪温度の低いガラス基板などの絶縁基
板上で半導体薄膜を結晶化させる際できるだけ熱的影響
を基板に与えないようにするため。
板上で半導体薄膜を結晶化させる際できるだけ熱的影響
を基板に与えないようにするため。
薄膜半導体で吸収される紫外光パルスレーザを用いる検
討がされている。結晶化にレーザを用いるものでは１例
えば特開昭６１−７８１１９号に示すように短波長レー
ザにより表面部だけを再結晶化し。
討がされている。結晶化にレーザを用いるものでは１例
えば特開昭６１−７８１１９号に示すように短波長レー
ザにより表面部だけを再結晶化し。
その後熱処理によって固相成長を行なわせることで結晶
粒径を大きくし、粒径をそろえて特性の向上を計ってい
る。また、活性化にレーザを用いた場合でも、例えば特
開昭６０−２０２！Ｊ３１号に示すように短波長レーザ
を用い、ドープした不純物の活性化をＱ 、 ２ ｍ
Ｊ ／ ｃｌ以下の紫外光で行なうことで活性化効率を
向上させている。このように、結晶化、活性化それぞれ
の処理でレーザ光の照射方法を再適化していた。
粒径を大きくし、粒径をそろえて特性の向上を計ってい
る。また、活性化にレーザを用いた場合でも、例えば特
開昭６０−２０２！Ｊ３１号に示すように短波長レーザ
を用い、ドープした不純物の活性化をＱ 、 ２ ｍ
Ｊ ／ ｃｌ以下の紫外光で行なうことで活性化効率を
向上させている。このように、結晶化、活性化それぞれ
の処理でレーザ光の照射方法を再適化していた。
上記従来技術では半導体装置と形成した場合のソース、
ドレイン領域（Ｓ／Ｄ領域）とｉ層領域の接合面の結晶
状態については配慮されていなかった。半導体素子を形
成する場合、特性は接合部の結晶状態に大きく左右され
るため、この部分の欠陥をできるだけ低減さる必要があ
る。
ドレイン領域（Ｓ／Ｄ領域）とｉ層領域の接合面の結晶
状態については配慮されていなかった。半導体素子を形
成する場合、特性は接合部の結晶状態に大きく左右され
るため、この部分の欠陥をできるだけ低減さる必要があ
る。
本発明の目的は、薄膜半導体装置の特性を向上させるた
め、Ｓ／Ｄ領域とｉ層領域の接合部での結晶粒径をそろ
えることで特性を向上させることにある。
め、Ｓ／Ｄ領域とｉ層領域の接合部での結晶粒径をそろ
えることで特性を向上させることにある。
上記目的は結晶化時に照射したエネルギに比べ活性化時
のエネルギを低くすることで達成される。
のエネルギを低くすることで達成される。
ただし、活性化に紫外光レーザを用いた場合、第１図に
示すように照射エネルギの低い方に対してしきい値があ
る。第１図は活性化条件をシート抵抗の値で評価した結
果を示すが２００ ｍ Ｊ ／ ａｊ以下のエネルギで
はシート抵抗が急激に大きくなり、逆に２００ ｍ Ｊ
／ ａ１以上でシート抵抗の値はほぼ飽和する。これ
により結晶化時の照射エネルギに比べ小さく、かつＱ
Ｑ Ｑ ｍ Ｊ ／ ｃｎｆ以上で活性化のレーザを照
射し、接合面での結晶粒径をそろえる。
示すように照射エネルギの低い方に対してしきい値があ
る。第１図は活性化条件をシート抵抗の値で評価した結
果を示すが２００ ｍ Ｊ ／ ａｊ以下のエネルギで
はシート抵抗が急激に大きくなり、逆に２００ ｍ Ｊ
／ ａ１以上でシート抵抗の値はほぼ飽和する。これ
により結晶化時の照射エネルギに比べ小さく、かつＱ
Ｑ Ｑ ｍ Ｊ ／ ｃｎｆ以上で活性化のレーザを照
射し、接合面での結晶粒径をそろえる。
接合部の結晶性をそろえるための照射エネルギについて
第２図を用いて説明する。第２図は各条件でレーザを照
射した後の結晶性をＸ線回折法で測定した結果である。
第２図を用いて説明する。第２図は各条件でレーザを照
射した後の結晶性をＸ線回折法で測定した結果である。
薄膜トランジスタをレーザ光により結晶化し、そこへＳ
／Ｄ領域形成のための不純物イオンを持込んだ場合結晶
性は劣化する。
／Ｄ領域形成のための不純物イオンを持込んだ場合結晶
性は劣化する。
その後結晶化時に比へ低いエネルギのレーザ光を照射す
ることで同じ結晶性となっていることがわかる。この時
の接合部での結晶状態のモデルを第３図（ａ）に示す。
ることで同じ結晶性となっていることがわかる。この時
の接合部での結晶状態のモデルを第３図（ａ）に示す。
不純物活性化層と結晶化層の接合面での粒径はほぼ等し
い状態となる。しかし、活性化のエネルギを結晶化と同
じかあるいはそれ以上とした場合、結晶性は結晶化層の
比より向上する。その時の結晶状態のモデルを第３図（
ｂ）に示す。接合面での粒径はそろわなくなり、結晶粒
に突起した部分や粒径が小さくなる部分が見られるよう
になり、素子を駆動させた場合に電界集中等が起りキャ
リアが移動する障害となって特性が劣化する。このため
接合面での結晶粒径をそろえることで特性の向上が計れ
る。
い状態となる。しかし、活性化のエネルギを結晶化と同
じかあるいはそれ以上とした場合、結晶性は結晶化層の
比より向上する。その時の結晶状態のモデルを第３図（
ｂ）に示す。接合面での粒径はそろわなくなり、結晶粒
に突起した部分や粒径が小さくなる部分が見られるよう
になり、素子を駆動させた場合に電界集中等が起りキャ
リアが移動する障害となって特性が劣化する。このため
接合面での結晶粒径をそろえることで特性の向上が計れ
る。
以下本発明の詳細な説明する。第４図（ａ）に示すよう
にガラス基板１上にＳｉＨ＋ を原料として化学気相成
長法（以下ＣＶＤ法と称す）により、例えば１５００人
の多結晶シリコン層２を全面に形成し、次いで該多結晶
シリコン層を覆うようにＳｉＨ４またはＳｉ（○Ｃ○２
ｌ−（５）ｎを原料としたＣＶＤ法、あるいは熱酸化に
より例えば厚さ１０００人の酸化シリコン層３を形成す
る。その上から結晶化のための紫外光パルスレーザ４を
例えば波長３０８ ｎ ｍ、エネルギ密度３００ｍＪ／
ｄで照射し、多結晶シリコンＷＩ２を再結晶化させる。
にガラス基板１上にＳｉＨ＋ を原料として化学気相成
長法（以下ＣＶＤ法と称す）により、例えば１５００人
の多結晶シリコン層２を全面に形成し、次いで該多結晶
シリコン層を覆うようにＳｉＨ４またはＳｉ（○Ｃ○２
ｌ−（５）ｎを原料としたＣＶＤ法、あるいは熱酸化に
より例えば厚さ１０００人の酸化シリコン層３を形成す
る。その上から結晶化のための紫外光パルスレーザ４を
例えば波長３０８ ｎ ｍ、エネルギ密度３００ｍＪ／
ｄで照射し、多結晶シリコンＷＩ２を再結晶化させる。
この時第４図（ｂ）に示すようにあらかじめ多結晶シリ
コン層２ホトエッチング工程を通すことが島状に形成し
た後紫外光パルスレーザを照射し再結晶化してもよい。
コン層２ホトエッチング工程を通すことが島状に形成し
た後紫外光パルスレーザを照射し再結晶化してもよい。
レーザ照射後に酸化シリコン層３を例えばフッ酸の水溶
液を用いて除去する。
液を用いて除去する。
次に第５図に示すように結晶化した多結晶シリコン層２
′をホトエツチング行程で島状にし、さらにその上にゲ
ート絶縁膜として酸化シリコン膜５を例えばＣＶ Ｄ
法で１０００人形成する。そして酸化シリコン膜５上に
ゲート電極として、例えば多結晶シリコン膜を１０００
人形成し、その−１−から不純物元素として例えばＰ＋
イオンを５×１０ ”１ｏｎｓ／ ｃｒＪだけイオン打
込み／Ｉ！：により３０ＫＶの電圧で打込む。この時、
第６図に示すように多結晶シリコン膜２″の領域及びグ
ー１〜電極部となる多結晶シリコン膜６″の領域の結晶
性は悪くなる。
′をホトエツチング行程で島状にし、さらにその上にゲ
ート絶縁膜として酸化シリコン膜５を例えばＣＶ Ｄ
法で１０００人形成する。そして酸化シリコン膜５上に
ゲート電極として、例えば多結晶シリコン膜を１０００
人形成し、その−１−から不純物元素として例えばＰ＋
イオンを５×１０ ”１ｏｎｓ／ ｃｒＪだけイオン打
込み／Ｉ！：により３０ＫＶの電圧で打込む。この時、
第６図に示すように多結晶シリコン膜２″の領域及びグ
ー１〜電極部となる多結晶シリコン膜６″の領域の結晶
性は悪くなる。
次に打込んだ不純物を活性化するために紫外光パルスレ
ーザ８を例えば波長３０８ ｎ ｍ、エネルギ密度２０
０ ｒｎ Ｊ ／ ｉで照射し、多結晶シリコン膜活性
化させる。この後第７図に示すようにアルミ電極９、及
びパッシベーション膜１０を形成し、薄膜半導体装置を
形成する。
ーザ８を例えば波長３０８ ｎ ｍ、エネルギ密度２０
０ ｒｎ Ｊ ／ ｉで照射し、多結晶シリコン膜活性
化させる。この後第７図に示すようにアルミ電極９、及
びパッシベーション膜１０を形成し、薄膜半導体装置を
形成する。
この様な方法で形成した半導体′！Ａ置を駆動させた時
の代表的な特性を第８図中のＡで示す。比較のために活
性化処理を３００ ｍ Ｊ ／ ＊のレーザ照射（結晶
化アニールと同じエネルギ）で行なった場合をＢ、６０
０℃、２０時間の熱処理で行なった場合をＣに示す。活
性化のレーザ照射エネルギを２００ ｍ Ｊ ／ ａｌ
とした素子では、逆バイアスをかけた時のドレイン電流
の立上りが少なく、リーク電流をおさえることができて
いる。
の代表的な特性を第８図中のＡで示す。比較のために活
性化処理を３００ ｍ Ｊ ／ ＊のレーザ照射（結晶
化アニールと同じエネルギ）で行なった場合をＢ、６０
０℃、２０時間の熱処理で行なった場合をＣに示す。活
性化のレーザ照射エネルギを２００ ｍ Ｊ ／ ａｌ
とした素子では、逆バイアスをかけた時のドレイン電流
の立上りが少なく、リーク電流をおさえることができて
いる。
本発明によればＳ／Ｄ領域とｉ層領域の接合面での結晶
粒径をそろえることができるので、半導体素子を形成さ
せた時のリーク電流をおさえることができる。
粒径をそろえることができるので、半導体素子を形成さ
せた時のリーク電流をおさえることができる。
第１図はレーザにより活性化を行なう場合Ｐ＋ドーズ量
によってレーザ照射エネルギとシート抵抗の関係がどの
ように変化するかを示す図、第２図は半導体装置形成プ
ロセス途中での結晶性をＸ線回折により調べた結果を示
す図、第３図は活性化のエネルギを変えた場合のｉ層領
域とＳ／Ｄ層領域の結晶状態モデルを示す図、第４図〜
第７図は半導体素子形成途中の素子の断面図、第８図は
活性化を条件を変えて形成した半導体装置を形成し、駆
動させた結果を示す図である。 １・・・ガラス基板、２・・・多結晶シリコン膜、３・
・・酸化シリコン膜、４・・・紫外光パルスレーザ光、
５・・・ゲート絶縁膜、６・・・ゲート電極、７・・・
不純物イオン、８・・・紫外光パルスレーザ光、９・・
・アルミ電極。 第Ｓ図 尾′１図 第６図 高８図 １−トｔＦ已（ｖ）
によってレーザ照射エネルギとシート抵抗の関係がどの
ように変化するかを示す図、第２図は半導体装置形成プ
ロセス途中での結晶性をＸ線回折により調べた結果を示
す図、第３図は活性化のエネルギを変えた場合のｉ層領
域とＳ／Ｄ層領域の結晶状態モデルを示す図、第４図〜
第７図は半導体素子形成途中の素子の断面図、第８図は
活性化を条件を変えて形成した半導体装置を形成し、駆
動させた結果を示す図である。 １・・・ガラス基板、２・・・多結晶シリコン膜、３・
・・酸化シリコン膜、４・・・紫外光パルスレーザ光、
５・・・ゲート絶縁膜、６・・・ゲート電極、７・・・
不純物イオン、８・・・紫外光パルスレーザ光、９・・
・アルミ電極。 第Ｓ図 尾′１図 第６図 高８図 １−トｔＦ已（ｖ）
Claims (1)
- 【特許請求の範囲】 １、絶縁基板と該基板上に形成された半導体膜を有する
薄膜半導体装置において、半導体膜の結晶化及び不純物
をドープした後の活性化をレーザ照射による場合、活性
化時の照射エネルギを結晶化時よりも弱くすることで、
結晶化領域と活性化領域の結晶粒径をそろえることを特
徴とする半導体装置の製造方法。 ２、特許請求の範囲第１項記載の半導体装置の製造方法
において活性化のレーザ照射条件を２００ｍＪ／ｃｍ＾
２以上であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733989A JPH02277244A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9733989A JPH02277244A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02277244A true JPH02277244A (ja) | 1990-11-13 |
Family
ID=14189724
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9733989A Pending JPH02277244A (ja) | 1989-04-19 | 1989-04-19 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02277244A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6017783A (en) * | 1991-05-16 | 2000-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask |
| WO2001099199A1 (fr) * | 2000-06-23 | 2001-12-27 | Nec Corporation | Transistor a couches minces et procede de production |
| JP2002043383A (ja) * | 2000-07-27 | 2002-02-08 | Sony Corp | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
-
1989
- 1989-04-19 JP JP9733989A patent/JPH02277244A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6713783B1 (en) | 1991-03-15 | 2004-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Compensating electro-optical device including thin film transistors |
| US5933205A (en) * | 1991-03-26 | 1999-08-03 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US5963278A (en) * | 1991-03-26 | 1999-10-05 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method for driving the same |
| US6555843B1 (en) | 1991-05-16 | 2003-04-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6017783A (en) * | 1991-05-16 | 2000-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device using an insulated gate electrode as a mask |
| US5956105A (en) * | 1991-06-14 | 1999-09-21 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and method of driving the same |
| US6638800B1 (en) | 1992-11-06 | 2003-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Laser processing apparatus and laser processing process |
| US6544825B1 (en) * | 1992-12-26 | 2003-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US6410374B1 (en) | 1992-12-26 | 2002-06-25 | Semiconductor Energy Laborartory Co., Ltd. | Method of crystallizing a semiconductor layer in a MIS transistor |
| US7351615B2 (en) | 1992-12-26 | 2008-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a MIS transistor |
| US5482871A (en) * | 1994-04-15 | 1996-01-09 | Texas Instruments Incorporated | Method for forming a mesa-isolated SOI transistor having a split-process polysilicon gate |
| JPH08242004A (ja) * | 1995-12-22 | 1996-09-17 | Semiconductor Energy Lab Co Ltd | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| WO2001099199A1 (fr) * | 2000-06-23 | 2001-12-27 | Nec Corporation | Transistor a couches minces et procede de production |
| US7052944B2 (en) | 2000-06-23 | 2006-05-30 | Nec Corporation | Thin-film transistor and method of manufacture thereof |
| JP2002043383A (ja) * | 2000-07-27 | 2002-02-08 | Sony Corp | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271066B1 (en) | Semiconductor material and method for forming the same and thin film transistor | |
| US5753542A (en) | Method for crystallizing semiconductor material without exposing it to air | |
| US5962869A (en) | Semiconductor material and method for forming the same and thin film transistor | |
| TW595003B (en) | Thin-film transistor and method for manufacturing same | |
| TW515101B (en) | Method for fabrication of field-effect transistor | |
| JPH07235490A (ja) | 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法 | |
| JPS60245172A (ja) | 絶縁ゲイト型半導体装置 | |
| JPH02277244A (ja) | 半導体装置の製造方法 | |
| US6740547B2 (en) | Method for fabricating thin-film transistor | |
| JPH06275641A (ja) | 薄膜トランジスタの作製方法 | |
| JPH02177443A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02148831A (ja) | レーザアニール方法及び薄膜半導体装置 | |
| JP2003158137A (ja) | 薄膜半導体装置及びその製造方法 | |
| JP3890270B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS58186949A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04139728A (ja) | 多結晶電界効果トランジスタの製造方法 | |
| JP2696818B2 (ja) | 半導体層の結晶成長方法 | |
| JP3203706B2 (ja) | 半導体層のアニール処理方法および薄膜トランジスタの製造方法 | |
| JP3090847B2 (ja) | 半導体基板の製造方法および半導体装置の製造方法 | |
| JPS5893243A (ja) | ポリシリコン薄膜半導体の改善方法 | |
| JPH02140916A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03148836A (ja) | 薄膜トランジスタの製造方法 | |
| US20020197829A1 (en) | Method of manufacturing polycrystalline film and semiconductor device | |
| JP3141909B2 (ja) | 半導体装置作製方法 | |
| JPH11102863A (ja) | 多結晶半導体膜の製造方法 |