JP2002043383A - 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 - Google Patents

薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置

Info

Publication number
JP2002043383A
JP2002043383A JP2000227807A JP2000227807A JP2002043383A JP 2002043383 A JP2002043383 A JP 2002043383A JP 2000227807 A JP2000227807 A JP 2000227807A JP 2000227807 A JP2000227807 A JP 2000227807A JP 2002043383 A JP2002043383 A JP 2002043383A
Authority
JP
Japan
Prior art keywords
polysilicon film
spatial structure
polysilicon
metal pattern
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000227807A
Other languages
English (en)
Other versions
JP4556302B2 (ja
JP2002043383A5 (ja
Inventor
Hiroyuki Wada
裕之 和田
Masato Takatoku
真人 高徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2000227807A priority Critical patent/JP4556302B2/ja
Priority to TW090117829A priority patent/TW498555B/zh
Priority to EP01306383A priority patent/EP1176636B1/en
Priority to US09/912,713 priority patent/US6555423B2/en
Priority to DE60144545T priority patent/DE60144545D1/de
Priority to KR1020010045109A priority patent/KR100792538B1/ko
Publication of JP2002043383A publication Critical patent/JP2002043383A/ja
Publication of JP2002043383A5 publication Critical patent/JP2002043383A5/ja
Application granted granted Critical
Publication of JP4556302B2 publication Critical patent/JP4556302B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/03—Observing, e.g. monitoring, the workpiece
    • B23K26/032—Observing, e.g. monitoring, the workpiece using optical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

(57)【要約】 【課題】 アモルファスシリコン膜をエキシマレーザア
ニールすることにより形成されたポリシリコン膜の状態
の評価をする。 【解決手段】 本発明は、形成したポリシリコン膜の状
態を評価して、そのポリシリコン膜の製造マージンを求
め、この製造マージンに基づき、エキシマレーザアニー
ル装置のパワー設定を行う。アモルファスシリコン膜に
対してアニール処理を行いポリシリコン膜を形成したと
きに、このアニール処理時においてアモルファスシリコ
ンに与えるエネルギーに応じて、形成されたポリシリコ
ン膜の膜表面の空間構造に直線性や周期性が現れる。こ
の直線性や周期性を画像処理したのち、その画像から直
線性や周期性を自己相関関数を利用して数値化する。そ
して、Ｓ／Ｄ領域上のポリシリコン膜の表面画像の自己
相関値と、ゲート電極上のポリシリコン膜の表面画像の
自己相関値との差分を求め、この差分値に基づき製造マ
ージンを算出する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、基板とポリシリコ
ン膜との間にゲート電極が形成されるボトムゲート構造
の薄膜トランジスタを製造する薄膜トランジスタ製造シ
ステム及び方法、上記ポリシリコン膜を評価するポリシ
リコン評価方法及びポリシリコン検査装置に関するもの
である。
【０００２】
【従来の技術】近年、チャネル層にポリシリコン膜を用
いた薄膜トランジスタの実用化が進められている。チャ
ネル層にポリシリコンを用いた場合、薄膜トランジスタ
の電界移動度が非常に高くなるため、例えば液晶ディス
プレイ等の駆動回路として用いた場合には、ディスプレ
イの高精彩化、高速化、小型化等を実現することができ
るようになる。
【０００３】また、エキシマレーザアニール装置を用い
てアモルファスシリコンを熱処理してポリシリコン膜を
形成する、いわゆる低温多結晶化プロセスも近年開発が
進んでいる。このような低温多結晶プロセスを薄膜トラ
ンジスタの製造プロセスに適用することによって、ガラ
ス基板への熱損傷が低くなり、耐熱性の大面積で安価な
ガラス基板を用いることができる。
【０００４】
【発明が解決しようとする課題】ところが、低温多結晶
プロセスにおいて用いられるエキシマレーザアニール装
置は、その出力パワーが不安定であるため、形成される
ポリシリコンのグレーンサイズが大きく変動する。その
ため、エキシマレーザアニール装置を用いて形成された
ポリシリコン膜は、常に良好なグレーンサイズとはなら
ず、例えば、シリコン結晶が微結晶化してしまういわゆ
る線状不良となったり、十分大きなグレーンサイズが得
られないいわゆる書き込み不良となったりしてしまうと
いう問題点があった。
【０００５】そこで、一般に、このようなエキシマレー
ザアニール装置を用いてアニール処理を行う場合には、
エキシマレーザアニール装置へポリシリコン膜へ与えら
れたエネルギー情報を、エキシマレーザアニール装置に
フィードバックして、最適なレーザのエネルギ密度に設
定される。
【０００６】しかしながら、ポリシリコン膜を評価する
には、分光エリプソや走査型電子顕微鏡等を用いて表面
画像を撮像し、その表面画像を目視して結晶の状態を判
断するといった感覚的な方法しかなく、非接触で客観的
に判断することができなかった。
【０００７】本発明は、このような実情を鑑みてされた
ものであり、形成したポリシリコン膜の状態を、客観的
に、非接触で、精度良く、自動的に評価して、その情報
に基づきレーザアニール装置から出射されるレーザのエ
ネルギ密度の設定を最適にしてポリシリコン膜を形成し
た薄膜トランジスタ製造システム及び方法、並びに、製
造したポリシリコン膜の状態を評価するポリシリコン評
価方法及びポリシリコン検査装置を提供することを目的
とする。
【０００８】
【課題を解決するための手段】本発明にかかる薄膜トラ
ンジスタ製造システムは、基板上に金属パターンを形成
し、上記金属パターンを形成した基板上にアモルファス
シリコン膜を成膜する成膜装置と、アモルファスシリコ
ン膜に対してアニール処理することによってチャネル層
となるポリシリコン膜を生成するレーザアニール装置
と、上記ポリシリコン膜の表面の空間構造を観察する観
察手段と、上記観察手段により観察された上記ポリシリ
コン膜の表面の空間構造を評価し、この空間構造の評価
結果に基づき、上記ポリシリコン膜の状態を検査するポ
リシリコン検査装置とを備え、上記検査装置は、基板に
対して金属パターン上に形成された上記ポリシリコン膜
表面の空間構造を評価して数値で表し、基板に対して金
属パターン上以外の場所に形成された上記ポリシリコン
膜表面の空間構造を評価して数値で表し、上記金属パタ
ーン上に形成された上記ポリシリコン膜表面の空間構造
の評価数値と上記金属パターン上以外の場所に形成され
た上記ポリシリコン膜表面の空間構造の評価数値との差
分値を算出し、この差分値に基づきポリシリコン膜の状
態を評価し、上記レーザアニール装置又は成膜装置は、
上記差分値を上記レーザアニール装置のレーザのエネル
ギ密度又は上記ポリシリコン膜の膜厚の制御パラメータ
として、上記レーザのエネルギ密度及びポリシリコン膜
の膜厚を制御することを特徴とする。
【０００９】この薄膜トランジスタ製造システムでは、
レーザアニール装置により形成したポリシリコン膜の表
面の空間構造の評価数値を求め、金属パターン上の評価
数値と金属パターン以外の場所の評価数値の差分値を算
出し、この差分値を制御パラメータとしてレーザアニー
ル装置のレーザのエネルギ密度又は上記ポリシリコン膜
の膜厚を設定する。
【００１０】本発明にかかる薄膜トランジスタ製造方法
は、レーザアニール装置によってアモルファスシリコン
膜に対してアニール処理することによってチャネル層と
なるポリシリコン膜を生成するポリシリコン膜生成工程
を有し、薄膜トランジスタを製造する薄膜トランジスタ
製造方法であって、基板上に金属パターンを形成し、上
記金属パターンを形成した基板上にアモルファスシリコ
ン膜を成膜し、複数基板上或いは１つの基板上の複数箇
所の上記アモルファスシリコン膜に対して、レーザのエ
ネルギ密度を変化させてレーザアニール処理を行ってポ
リシリコン膜を形成し、基板に対して金属パターン上に
形成された上記ポリシリコン膜表面の空間構造を評価し
て数値で表し、基板に対して金属パターン上以外の場所
に形成された上記ポリシリコン膜表面の空間構造を評価
して数値で表し、上記金属パターン上に形成された上記
ポリシリコン膜表面の空間構造の評価数値と、上記金属
パターン上以外の場所に形成された上記ポリシリコン膜
表面の空間構造の評価数値の差分値を算出し、上記差分
値を上記レーザアニール装置のレーザのエネルギ密度又
は上記ポリシリコン膜の膜厚の制御パラメータとして、
上記レーザのエネルギ密度及びポリシリコン膜の膜厚を
制御することを特徴とする。
【００１１】この薄膜トランジスタ製造方法では、レー
ザアニール装置により形成したポリシリコン膜の表面の
空間構造の評価数値を求め、金属パターン上の評価数値
と金属パターン以外の場所の評価数値の差分値を算出
し、この差分値を制御パラメータとしてレーザアニール
装置のレーザのエネルギ密度又は上記ポリシリコン膜の
膜厚を設定する。
【００１２】本発明にかかるポリシリコン評価方法は、
基板上に金属パターンを形成し、上記金属パターンを形
成した基板上にアモルファスシリコン膜を成膜し、アモ
ルファスシリコン膜に対してレーザアニール処理するこ
とによってチャネル層となるポリシリコン膜を生成して
チャネル層が形成された薄膜トランジスタのポリシリコ
ン膜を評価する評価方法であって、基板に対して金属パ
ターン上に形成された上記ポリシリコン膜表面の空間構
造を評価して数値で表し、基板に対して金属パターン上
以外の場所に形成された上記ポリシリコン膜表面の空間
構造を評価して数値で表し、上記金属パターン上に形成
された上記ポリシリコン膜表面の空間構造の評価数値
と、上記金属パターン上以外の場所に形成された上記ポ
リシリコン膜表面の空間構造の評価数値との差分値を算
出し、この差分値に基づきポリシリコン膜を評価するこ
とを特徴とする。
【００１３】このポリシリコン評価方法では、レーザア
ニール処理により形成したポリシリコン膜の表面の空間
構造の評価数値を求め、金属パターン上の評価数値と金
属パターン以外の場所の評価数値の差分値から、ポリシ
リコン膜の状態を評価する。
【００１４】本発明にかかるポリシリコン検査装置は、
基板上に金属パターンを形成し、上記金属パターンを形
成した基板上にアモルファスシリコン膜を成膜し、アモ
ルファスシリコン膜に対してレーザアニール処理するこ
とによってチャネル層となるポリシリコン膜を生成して
チャネル層が形成された薄膜トランジスタのポリシリコ
ン膜を検査する検査装置であって、上記ポリシリコン膜
の表面の空間構造を観察する観察手段と、上記観察手段
により観察された上記ポリシリコン膜の表面の空間構造
を評価し、この空間構造の評価結果に基づき、上記ポリ
シリコン膜の状態を検査する検査手段とを備え、上記検
査手段は、基板に対して金属パターン上に形成された上
記ポリシリコン膜表面の空間構造を評価して数値で表
し、基板に対して金属パターン上以外の場所に形成され
た上記ポリシリコン膜表面の空間構造を評価して数値で
表し、上記金属パターン上に形成された上記ポリシリコ
ン膜表面の空間構造の評価数値と上記金属パターン上以
外の場所に形成された上記ポリシリコン膜表面の空間構
造の評価数値との差分値を算出し、この差分値に基づき
ポリシリコン膜の状態を評価することを特徴とする。
【００１５】このポリシリコン検査装置では、レーザア
ニール処理により形成したポリシリコン膜の表面の空間
構造の評価数値を求め、金属パターン上の評価数値と金
属パターン以外の場所の評価数値の差分値から、ポリシ
リコン膜の状態を評価する。
【００１６】
【発明の実施の形態】以下、本発明の実施の形態とし
て、本発明を適用したポリシリコン膜の評価装置につい
て説明する。
【００１７】本発明の実施の形態のポリシリコン膜の評
価装置は、例えば、ボトムゲート構造を有する薄膜トラ
ンジスタ（ボトムゲート型ＴＦＴ）の製造工程中に形成
されるポリシリコン膜の検査に用いられる。ボトムゲー
ト型ＴＦＴは、例えばガラス基板上に、ゲート電極、ゲ
ート絶縁膜、ポリシリコン膜（チャネル層）が下層から
順に積層された構成とされた薄膜トランジスタである。
すなわち、ボトムゲート型ＴＦＴは、チャネル層となる
ポリシリコン膜とガラス基板との間に、ゲート電極が形
成されている構成のＴＦＴである。
【００１８】ボトムゲート型ＴＦＴの構造 まず、このようなボトムゲート型ＴＦＴの具体的な構成
例について図１を用いて説明する。
【００１９】ボトムゲート型ＴＦＴ１は、図１に示すよ
うに、０．７ｍｍ厚のガラス基板２上に、ゲート電極
３、第１のゲート絶縁膜４、第２のゲート絶縁膜５、ポ
リシリコン膜６、ストッパ７、第１の層間絶縁膜８、第
２の層間絶縁膜９、配線１０、平坦化膜１１、透明導電
膜１２が積層されて構成されている。
【００２０】ゲート電極３は、ガラス基板２上に１００
〜２００ｎｍのモリブデン（Ｍｏ）が成膜された後、異
方性エッチングによりパターニングされて形成されてい
る。
【００２１】第１のゲート絶縁膜４は、例えば膜厚が５
０ｎｍの窒化シリコン（ＳｉＮx）からなり、窒化シリ
コン（ＳｉＮx）が、このゲート電極３が形成されたガ
ラス基板２上に積層されて形成されている。
【００２２】第２のゲート絶縁膜５は、例えば膜厚が２
００ｎｍの二酸化シリコン（ＳｉＯ 2）からなり、この
二酸化シリコン（ＳｉＯ2）が、第１のゲート絶縁膜５
上に積層されて形成されている。
【００２３】ポリシリコン膜６は、例えば膜厚が３０〜
８０ｎｍのポリシリコン（ｐ−Ｓｉ）からなる。このポ
リシリコン膜６は、第２のゲート絶縁膜５上に積層され
て形成されている。このポリシリコン膜６は、当該ボト
ムゲート型ＴＦＴ１のチャネル層として機能する。この
ポリシリコン膜６は、例えば、ＬＰＣＶＤ法等によって
３０〜８０ｎｍのアモルファスシリコン（ａ−Ｓｉ）が
成膜された後、このアモルファスシリコンに対してアニ
ール処理を行うことにより多結晶化され形成される。ポ
リシリコン膜６の多結晶化工程においては、紫外線レー
ザであるエキシマレーザを用いたレーザアニール処理が
用いられる。このエキシマレーザアニール処理は、その
照射面が線状とされたパルスのレーザビームを出射し、
パルスビームの照射領域を移動させながら、アモルファ
スシリコンをポリシリコンに多結晶化させるものであ
る。レーザビームは、その照射面の形状が、例えば長手
方向の長さが２０ｃｍ、短辺方向の長さが４００μｍと
され、パルスの周波数が３００Ｈｚとされている。エキ
シマレーザアニール処理を行う際のレーザビームの走査
方向は、線状レーザの照射面の長手方向と直交する方向
（すなわち、短辺方向）に行われる。
【００２４】そして、このポリシリコン膜６は、エキシ
マレーザアニールによって多結晶化されたのち、ソース
／ドレイン領域を形成するために、不純物がイオンドー
ピングされる。このイオンドーピングは、ゲート電極３
上の部分のポリシリコン膜６に不純物が注入されないよ
うに、このゲート電極３に対応する位置にストッパ７が
形成された後に行われる。このストッパ７は、例えば膜
厚２００ｎｍの二酸化シリコン（ＳｉＯ2）からなり、
ゲート電極３を形成したときに用いたマスク等を用いて
形成されている。
【００２５】第１の層間絶縁膜８は、例えば膜厚が３０
０ｎｍの窒化シリコン（ＳｉＮx）からなり、この窒化
シリコン（ＳｉＮx）が、ポリシリコン膜６上に積層さ
れて形成されている。
【００２６】第２の層間絶縁膜９は、例えば膜厚が１５
０ｎｍの二酸化シリコン（ＳｉＯ2）からなり、この二
酸化シリコン（ＳｉＯ2）が、第１の層間絶縁膜８上に
積層されて形成されている。
【００２７】配線１０は、ポリシリコン膜６のソース／
ドレイン領域を接続するためのコンタクトホールが、第
１の層間絶縁膜８及び第２の層間絶縁膜９のソース／ド
レイン領域に対応する位置に開口された後、アルミニウ
ム（Ａｌ）及びチタン（Ｔｉ）を成膜し、エッチングに
よってパターニングして形成されている。この配線１０
は、ポリシリコン膜６上に形成された各トランジスタの
ソース／ドレイン領域を接続して、基板上の所定の回路
パターンを形成する。
【００２８】平坦化膜１１は、当該ボトムゲート型ＴＦ
Ｔ１の表面を平坦化するための膜で、配線１０が形成さ
れたのち成膜され、その膜厚が２〜３μｍとされてい
る。
【００２９】透明導電膜１２は、例えば、ＩＴＯ等から
なる透明導電材料からなり、配線１０と当該ボトムゲー
ト型ＴＦＴ１の外部に存在する外部素子や外部配線とを
接続するための導電線である。この透明導電膜１２は、
コンタクトホールが平坦化膜１１に開口された後に、平
坦化膜１１上に形成される。
【００３０】以上のようなボトムゲート型ＴＦＴ１で
は、チャネル層にポリシリコンを用いているため、チャ
ネル層の電界移動度が非常に高くなる。そのため、例え
ば液晶ディスプレイ等の駆動回路として用いた場合に
は、ディスプレイの高精細化、高速化、小型化等を実現
することができる。また、以上のようなボトムゲート型
ＴＦＴ１では、エキシマレーザアニールを用いてアモル
ファスシリコンを熱処理することによってポリシリコン
膜６を形成する、いわゆる低温多結晶化プロセスが用い
られている。そのため、多結晶化プロセスでのガラス基
板２への熱損傷が少なくなり、耐熱性の大面積で安価な
ガラス基板を用いることが可能となる。
【００３１】ポリシリコン膜の検査の必要性 ところで、ポリシリコン膜６の電界移動度を決定する重
要な要素は、ポリシリコンのグレーンサイズであるとい
われている。そのグレーンサイズは、エキシマレーザア
ニール処理時においてポリシリコン膜６に与えられるエ
ネルギーに大きく依存する。そのため、エキシマレーザ
アニール処理時におけるレーザのエネルギ密度の制御や
その安定化が、完成したボトムゲート型ＴＦＴ１の特性
や歩留まりに大きく影響することとなる。
【００３２】しかしながら、エキシマレーザアニール処
理において用いられるエキシマレーザアニール装置は、
出射するレーザのエネルギ密度の出力変動が比較的大き
い。そのため、エキシマレーザアニール装置を用いてエ
キシマレーザアニールを行った場合、良好なグレーンサ
イズを得られるエネルギーの許容範囲（ポリシリコン膜
６の製造マージン）に対して、ポリシリコン膜６に与え
るエネルギーの変動が大きくなってしまい、ポリシリコ
ン膜６を安定的に製造することが難しい。
【００３３】したがって、同一の条件でエキシマレーザ
アニールを行った場合でも、ポリシリコン膜６のグレー
ンサイズが大きく変動し、例えばレーザのエネルギが大
きくなりすぎた場合には、シリコン結晶が微結晶化して
しまい、また、レーザのエネルギが小さくなりすぎた場
合には、十分大きなグレーンサイズが得られない為に、
いづれも十分な電界移動度が得られなくなってしまい不
良となってしまう。
【００３４】さらに、ボトムゲート型ＴＦＴでは、ゲー
ト電極３がポリシリコン膜６の下層に位置しているの
で、レーザアニールを行った場合における熱の逃げが、
ガラス基板２上（ソース／ドレイン領域上）のポリシリ
コン膜６よりも、ゲート電極３上のポリシリコン膜６の
方が高くなる。そのため、エキシマレーザアニール装置
から与えられるレーザのエネルギ密度が同一であって
も、ゲート電極３上のポリシリコン膜６と、ガラス基板
２上（ソース／ドレイン領域上）のポリシリコン膜６と
で、溶融固化時間が異なることとなり、その影響からグ
レーンサイズが双方で異なってしまう。具体的には、レ
ーザのエネルギ密度が同一であった場合には、ポリシリ
コン膜６上に形成されるグレーンサイズは、ガラス基板
２上（ソース／ドレイン領域上）よりもゲート電極３上
の方が小さくなってしまう。
【００３５】そのため、ボトムゲート型ＴＦＴでは、ゲ
ート電極３上のポリシリコン膜６及びガラス基板２上の
ポリシリコン膜６の双方がともに良好なグレーンサイズ
が得られるエネルギーを、エキシマレーザにより与えな
ければならないため、ポリシリコン膜６の製造マージン
が非常に狭くなってしまう。
【００３６】また、ＣＶＤ装置等の影響からポリシリコ
ン膜６がガラス基板全面に対して均一に成膜されず、基
板上の各位置における膜厚にばらつきが生じている場合
もある。例えば、基板の中心部分は比較的厚くなってい
るが、基板の側部は薄くなってしまうという場合もあ
る。このような場合、エキシマレーザアニール装置から
与えられるレーザのエネルギ密度が同一であっても、膜
厚が厚い部分と膜厚が薄い部分とで与えられるエネルギ
ー密度が異なることとなり、その影響からグレーンサイ
ズが双方で異なってしまう。具体的には、レーザのエネ
ルギ密度が同一であった場合には、ポリシリコン膜６に
形成されるグレーンサイズは、膜厚が薄い部分よりも、
膜厚が厚い部分の方が小さくなってしまう。
【００３７】そのため、膜厚が厚い部分と膜厚が薄い部
分とが双方ともに良好なグレーンサイズが得られるエネ
ルギーを、エキシマレーザにより与えなければならない
ため、ポリシリコン膜６の製造マージンがさらに狭くな
ってしまう。
【００３８】しかしながら、上述したようにエキシマレ
ーザアニール処理において用いられるエキシマレーザア
ニール装置は、出射するレーザのエネルギ密度の出力変
動が比較的大きい。したがって、ゲート電極３上のポリ
シリコン膜６及びガラス基板２上のポリシリコン膜６の
双方がともに良好なグレーンサイズを得るように、その
レーザのエネルギ密度を制御することは難しい。
【００３９】そこで、一般に、このようなエキシマレー
ザアニール装置を用いてアニール処理を行う場合には、
例えば、図２に示すようなポリシリコン膜６の多結晶化
工程が終了した段階で、その最表面に形成されているポ
リシリコン膜６の結晶の状態を全数検査したり、或い
は、製品を無作為に抜き取り結晶の状態を検査したりし
て、製造した製品がこの段階で不良品であるか否かを判
断したり、また、エキシマレーザアニール装置へポリシ
リコン膜６へ与えられたエネルギー情報をフィードバッ
クしてレーザのエネルギ密度の設定が行われる。
【００４０】本発明の実施の形態のポリシリコン膜評価
装置は、このようなポリシリコン膜６の多結晶化工程が
終了した段階で、形成したポリシリコン膜６の評価を行
い、製造した製品がこの段階で不良品であるか否かを判
断したり、また、エキシマレーザアニール装置へ情報を
フィードバックしてレーザエネルギーの設定を行うのに
用いるものである。
【００４１】ポリシリコン膜の評価原理と評価手法 （１） まず、上述したエキシマレーザアニールにより
形成されたポリシリコン膜の評価原理について説明す
る。
【００４２】上述したように製造した薄膜トランジスタ
の移動度は、ポリシリコンのグレーンサイズが大きく影
響する。充分な移動度を得るためには、ポリシリコンの
グレーンサイズは、大きい方が望ましい。
【００４３】ポリシリコン膜のグレーンサイズは、エキ
シマレーザアニールで与えられたエネルギーに大きく依
存する。ポリシリコン膜のグレーンサイズは、図３に示
すように、与えられたエネルギーが増大するとそれに伴
い増大するが、ある所定のエネルギー（図中Ｌの位置：
このときのエネルギーを許容最低エネルギーＬとす
る。）以上となるとグレーンサイズが十分大きくなり、
その後変化が少なくなり安定化する。さらにエネルギー
を増大させていくと、ある位置（図中Ｈの位置。このと
きのエネルギーを許容最高エネルギーＨとする）から、
グレーンサイズの変化が大きくなり、そして、ある臨界
点を境としてポリシリコンが微結晶粒となってしまう。
【００４４】したがって、通常、エキシマレーザアニー
ルを行う場合には、図３で示したグレーンサイズが十分
大きくなった許容最低エネルギーＬから、微結晶粒とな
る手前の許容最高エネルギーＨの範囲となるように、照
射するレーザのエネルギ密度を制御することによって、
充分な大きさのグレーンサイズを得るようにする。そし
て、このような範囲のエネルギーを与えるレーザ光をア
モルファスシリコン膜に照射することによって、完成し
た薄膜トランジスタの移動度を十分大きくすることが可
能となる。
【００４５】（２） 次に、レーザのエネルギ密度を最
適値としてエキシマレーザアニールを行ったときのポリ
シリコン膜の膜表面の画像と、最適値よりも少ないエネ
ルギ密度としたときのポリシリコン膜の膜表面の画像
と、最適値よりも大きいエネルギ密度としたときのポリ
シリコン膜の膜表面の画像とを比較する。図４に、それ
ぞれの場合の画像を示す。図４（Ａ）が最適値よりも少
ないエネルギ密度としたときのポリシリコン膜の膜表面
の画像を示す図で、図４（Ｂ）が最適値のエネルギ密度
としたときのポリシリコン膜の膜表面の画像を示す図
で、図４（Ｃ）が最適値よりも大きいエネルギ密度とし
たときのポリシリコン膜の膜表面の画像を示す図であ
る。なお、この図４に示す各画像は、紫外線光を用いた
顕微鏡装置により撮像した画像であるが、この顕微鏡装
置についての詳細は後述する。
【００４６】図４において、エキシマレーザアニールの
レーザの走査方向は、図中Ｘ方向となっている。なお、
アモルファスシリコン膜には、上述したように、照射面
が線状とされたレーザビームが照射され、その走査方向
は、レーザビームの照射面形状の長手方向に直交する方
向である。
【００４７】ここで、エキシマレーザアニール時におけ
るエネルギ密度を最適値としたときのこの図４（Ｂ）の
画像と、図４（Ａ）及び図４（Ｃ）に示すそれ以外の画
像とを比較すると、以下のような特徴が現れている。
【００４８】まず、エネルギ密度を最適値としたときの
ポリシリコン膜の表面画像（図４（Ｂ））は、エネルギ
密度が最適とされていないポリシリコン膜の表面画像
（図４（Ａ）及び図４（Ｃ））と比較して、直線性が現
れた画像となっている。具体的には、レーザの走査方向
（図４中Ｘ方向）に対して、直線性が現れた画像となっ
ている。すなわち、エネルギ密度を最適値としたときの
ポリシリコン膜の表面は、その空間構造に直線性が現れ
る規則的な形状となる特徴がある。
【００４９】また、エネルギ密度を最適値としたときの
ポリシリコン膜の表面画像（図４（Ｂ））は、エネルギ
密度が最適とされていないポリシリコン膜の表面画像
（図４（Ａ）及び図４（Ｃ））と比較して、周期性が現
れた画像となっている。具体的には、レーザの走査方向
と直交する方向（図４中Ｙ方向）に、周期性が現れた画
像となっている。すなわち、エネルギ密度を最適値とし
たときのポリシリコン膜の表面は、その空間構造に周期
性が現れる規則的な形状となる特徴がある。
【００５０】したがって、本発明の実施の形態のポリシ
リコン膜の評価装置では、以上のような特徴を利用し
て、ポリシリコン膜の状態を検査する。すなわち、本発
明の実施の形態のポリシリコン膜の評価装置では、エキ
シマレーザアニールを行った後のポリシリコン膜の表面
画像を数値解析して、ポリシリコン膜の表面空間構造に
直線性が現れているか、或いは、ポリシリコン膜の表面
空間構造に周期性が現れているか、或いは、ポリシリコ
ン膜の表面空間構造に直線性及び周期性が現れているか
を評価して、ボトムゲート型ＴＦＴのポリシリコン膜の
状態を検査する。
【００５１】（３） 次に、ポリシリコン膜の撮像画像
に直線性、周期性、直線性及び周期性がある場合の数値
化の手法の一例について説明する。
【００５２】例えば、直線性および周期性があるポリシ
リコン膜の撮像画像を模式的に表すと、図５（Ａ）に示
すように多数の直線が平行に並び、その間隔が一定間隔
となっているように表される。これに対し、直線性も周
期性もないポリシリコン膜の撮像画像を模式的に表す
と、図６（Ａ）に示すように、不規則な短い直線等が不
規則に現れるように表される。これらの画像から、直線
性及び周期性がどれだけあるか数値化して評価する場合
には、周期性があるであろう方向と垂直な方向に画像を
横ずらしし、横ずらしをしたときの画像の相関性を数値
に表して評価すればよい。例えば、直線性及び周期性が
ある画像を横ずらしすると、図５（Ｂ）に示すように、
ある一定の周期、つまりある一定の横ずらし量毎に、画
像の重なり具合が多い相関性の高い画像が現れる。それ
に対し、直線性も周期性も無い画像は、図６（Ｂ）に示
すように、横ずらしをしたとしても画像の重なりある具
合が多い相関性の高い画像が、一定の周期毎に現れな
い。
【００５３】以上のような画像を横ずらしをしたときの
画像の相関性を数値化するといった概念を用いることに
より、ポリシリコン膜の周期性を数値化し評価をするこ
とが可能となる。具体的にこのような手法を実現する一
つの方法としては、画像の自己相関関数を求め、この自
己相関関数のピーク値及びサイドピーク値を算出し、こ
れらの比をとる方法がある。ここで、ピーク値とは、原
点の値から原点よりｙ方向の２番目の極小値（デフォー
カスの値を小さくするために使用している。１番目や２
番目以降であってもよい）を引いた値をいうものとす
る。また、サイドピーク値とは、原点よりｙ方向の２番
目（原点を含めない）の極大値から原点よりｙ方向の２
番目の極小値を引いた値等をいうものとする。
【００５４】なお、本発明は、直線性又は周期性のいず
れか一方のみを評価し、ポリシリコン膜の状態を判断す
ることも可能である。
【００５５】また、ポリシリコン膜の撮像画像に直線
性、周期性、直線性及び周期性がある場合の数値化の手
法の他の例としては、例えば、規格化された画像を直線
性のそろった方向に、全ての画素の値を足し合わせてそ
の変調度をとる手法がある。また、規格化された画像
を、２次元フーリエ変換し、ある周波数成分の強度をと
る手法がある。また、画像（例えば、ｙ方向に直線性を
有するであろう画像）の内の極値（極小値又は極大値）
の座標を抽出し、ｙ方向に縦長な範囲内（ｘ方向の中心
を極値×座標の平均値にとり、ｘ方向の長さをｘ方向の
配列のピッチとする）の座標に関して、ｘ方向の分散を
とる手法がある。また、画像（例えば、ｙ方向に直線性
を有するであろう画像）の内の極値（極小値又は極大
値）の座標を抽出し、ｙ方向に縦長な範囲内（ｘ方向の
中心を極値×座標の平均値にとり、ｘ方向の長さをｘ方
向の配列のピッチとする）の座標に関して、各点の上下
近傍の点との角度を取る手法がある。
【００５６】ポリシリコン膜の評価装置の具体的な構成
とその処理内容 （１） 次に、以上のようなポリシリコン膜の表面空間
構造の直線性及び周期性を評価するための本発明の実施
の形態のポリシリコン膜評価装置の具体的な構成例につ
いて説明する。
【００５７】本発明の実施の形態のポリシリコン膜評価
装置は、波長２６６ｎｍの紫外光レーザを用いた顕微鏡
装置によってボトムゲート型ＴＦＴの製造基板（アモル
ファスシリコン膜にエキシマレーザアニールを行うこと
によってポリシリコン膜が形成された直後の状態の基
板）を撮像し、撮像した画像から形成されたポリシリコ
ン膜の状態を評価する装置である。
【００５８】本発明の実施の形態のポリシリコン膜の評
価装置の構成図を図７に示す。
【００５９】図７に示すポリシリコン膜評価装置２０
は、可動ステージ２１と、紫外線固体レーザ光源２２
と、ＣＣＤカメラ２３と、光ファイバプローブ２４と、
ビームスプリッタ２５と、対物レンズ２６と、制御用コ
ンピュータ２７と、画像処理用コンピュータ２８とを備
えて構成される。
【００６０】可動ステージ２１は、被検査物となるポリ
シリコン膜が成膜された基板１を支持するためのステー
ジである。この可動ステージ２１は、被検査物となる基
板１を支持するとともに、この基板１を所定の検査対象
位置へと移動させる機能も備えている。
【００６１】具体的には、可動ステージ２１は、Ｘステ
ージ、Ｙステージ、Ｚステージ、吸着プレート等を備え
て構成される。
【００６２】Ｘステージ及びＹステージは、水平方向に
移動するステージであり、ＸステージとＹステージと
で、被検査物となる基板１を互いに直交する方向に移動
させ、検査対象となる基板１を所定の検査位置へと導く
ようにしている。Ｚステージは、鉛直方向に移動するス
テージであり、ステージの高さを調整するためのもので
ある。吸着プレートは、検査対象となる基板１を吸着し
て固定するためのものである。
【００６３】紫外線固体レーザ光源２２は、波長２６６
ｎｍの紫外光レーザ光源であり、例えば、Ｎｄ：ＹＡＧ
４倍波全固体レーザが用いられる。なお、この紫外線レ
ーザ光源としては、近年、波長１６６ｎｍ程度のものも
開発されており、このようなものを光源として用いても
良い。
【００６４】ＣＣＤカメラ２３は、紫外光に対して高感
度化されたカメラであり、内部に撮像素子としてＣＣＤ
イメージセンサを備え、このＣＣＤイメージセンサによ
り基板１の表面を撮像する。このＣＣＤカメラ２３は、
本体を冷却することにより、ＣＣＤイメージセンサ等で
発生する熱雑音、読み出し雑音、回路雑音等を抑圧して
いる。
【００６５】光ファイバプローブ２４は、紫外線レーザ
光の導波路であり、紫外線固体レーザ光源２２から出射
された紫外光レーザを、ビームスプリッタ２５に導いて
いる。
【００６６】ビームスプリッタ２５は、紫外線固体レー
ザ光源２２からの紫外線レーザ光を反射して、対物レン
ズ２６を介して可動ステージ２１上の基板１に照射し、
それとともに、基板１から反射された反射光を透過し
て、高感度低雑音カメラ３に照射する。すなわち、ビー
ムスプリッタ２５は、紫外線固体レーザ光源２２等の出
射光の光学系の光路と、ＣＣＤカメラ２３への反射光の
光学系の光路とを分離するためのレーザ光分離器であ
る。
【００６７】対物レンズ２６は、基板１からの反射光を
拡大して検出するための光学素子である。この対物レン
ズ２６は、例えば、ＮＡが０．９で、波長２６６ｎｍで
収差補正がされたものである。この対物レンズ２６は、
ビームスプリッタ２５と可動ステージ２１との間に配置
される。
【００６８】制御用コンピュータ２７は、紫外線固体レ
ーザ光源２２のレーザ光の点灯の制御、可動ステージ２
１の移動位置の制御、対物レンズ２６の切換制御等を行
う。
【００６９】画像処理用コンピュータ２８は、ＣＣＤカ
メラ２３に備えられるＣＣＤイメージセンサにより撮像
した基板１の画像を取り込み、その画像を解析し、基板
１上に形成されているポリシリコン膜の状態の評価を行
う。
【００７０】以上のような構成の評価装置２０では、紫
外線固体レーザ光源２２から出射された紫外光レーザ
が、光ファイバプローブ２４、ビームスプリッタ２５、
対物レンズ２６を介して、基板１に照射される。基板１
に照射された紫外光レーザ光は、この基板１の表面で反
射される。その反射光は、対物レンズ２６、ビームスプ
リッタ２５を介して、ＣＣＤカメラ２３に入射する。そ
して、ＣＣＤカメラ２３は、その入射した反射光をＣＣ
Ｄイメージセンサにより撮像し、撮像して得られたポリ
シリコン膜の表面画像情報を画像処理用コンピュータ２
８に供給する。
【００７１】そして、この画像処理用コンピュータ２８
が、以下説明するように、取り込まれたポリシリコン膜
の表面画像の情報に基づき、そのポリシリコン膜の状態
を評価する。そして、その評価結果に基づき、ポリシリ
コン膜を生成するためのエキシマレーザアニール時にお
けるエネルギ密度の設定値を求めたり、また、その基板
１上に形成されたポリシリコン膜が良品であるか或いは
不良品であるかの判別を行う。
【００７２】（２） 次に、上記画像処理用コンピュー
タ２８のポリシリコン膜の状態の評価手順について説明
する。この画像処理用コンピュータ２８は、ポリシリコ
ン膜の表面画像から自己相関を用いて周期性を数値化し
た値（以後ＡＣ値とする。）を求め、ポリシリコン膜の
表面空間構造の直線性及び周期性を評価して、ポリシリ
コン膜の状態の評価を行う。
【００７３】評価の処理手順は、図８のフローチャート
に示すように、まず、ポリシリコン膜の表面の画像取り
込み処理を行う（ステップＳ１）。続いて、取り込んだ
画像から自己相関関数の計算を行う（ステップＳ２）。
続いて、画像座標上の（０，０）を含む整列方向と垂直
な面の切り出しを行う（ステップＳ３）。続いて、切り
出した面における自己相関関数のピーク値とサイドピー
ク値とを算出し、このピーク値とサイドピーク値との比
をとって、ＡＣ値を求める（ステップＳ４）。続いて、
このＡＣ値に基づき、ポリシリコン膜の評価を行う（ス
テップＳ５）。
【００７４】ここで、自己相関関数は、以下の式に示す
ような関数となる。
【００７５】
【数１】
【００７６】この自己相関関数Ｒ（τ）は、ある関数ｆ
（ｘ）をτだけｘ方向に平行移動させたときの相関を示
す関数である。
【００７７】このポリシリコン膜評価装置２０では、以
下のようなウィンナーヒンチンの定理を用いて、ポリシ
リコン膜の表面画像の自己相関関数を求めている。な
お、ここでは、具体的に取り込んだ画像情報を“ｉ”と
している。 １． 取り込み画像“ｉ”の２次元フーリエ変換する。 ：ｆ=ｆｏｕｒｉｅｒ（ｉ） ２． フーリエ級数“ｆ”を二乗してパワースペクトル
“ｐｓ”を生成する。 ：ｐｓ＝｜ｆ｜2 ３． パワースペクトル“ｐｓ”を逆フーリエ変換して
２次元の自己相関関数“ａｃ”を生成する。 ：ａｃ＝ｉｎｖｅｒｓｆｏｕｒｉｅｒ（ｐｓ） ４． 自己相関関数“ａｃ”の絶対値をとり、自己相関
関数の実数“ａｃａ”を求める。 ：ａｃａ＝｜ａｃ｜ 。
【００７８】このように生成された自己相関関数“ａｃ
ａ”を表示すると、図９及び図１０に示すような関数と
なる。図９は、自己相関が高い画像、即ち、ポリシリコ
ン膜の表面空間構造の周期性及び直線性が良いものの自
己相関関数である。それに対して、図１０は、自己相関
が低い画像、即ち、ポリシリコン膜の表面空間構造の周
期性及び直線性が悪いものの自己相関関数である。
【００７９】ポリシリコン膜評価装置２０は、このよう
なウィンナーヒンチンの定理を用いて計算した自己相関
画像から、さらに、整列方向（即ち、直線性を有する方
向）と垂直で、画面上の座標（０，０）を含む面を切り
出して、その切り出したときに得られる関数を求める。
ここで、画面上の座標（０，０）を含む面を切り出すの
は、照明光量やＣＣＤゲイン等の実験パラメータによっ
て変化する自己相関関数からの値を規格化するために行
っている。
【００８０】このように切り出したときに得られる関数
が、上述した整列方向と垂直な方向の自己相関関数Ｒ
（τ）に対応する関数となる。
【００８１】また、ここで、上述したステップＳ１〜Ｓ
３は、以下の図１１のステップＳ１１〜Ｓ１４に示すよ
うに行ってもよい。
【００８２】また、このような評価の手順に代えて以下
のような評価を行ってもよい。
【００８３】この評価の処理手順は、図１１のフローチ
ャートに示すように、まず、ポリシリコン膜の表面の画
像取り込み処理を行う（ステップＳ１１）。続いて、レ
ーザビームの進行方向（直線性がある方向：ｘ方向）と
垂直な方向（周期性がある方向：ｙ方向）の取り込み画
像の１ライン分を切り出す（ステップＳ１２）。続い
て、この１ラインに関して自己相関関数の計算を行う
（ステップＳ１３）。続いて、必要に応じて、これらの
作業を数回繰り返し、各ラインの平均化を行う（ステッ
プＳ１４）。
【００８４】この場合における自己相関関数は、ウィン
ナーヒンチンの定理を用いて、以下のように求められ
る。なお、ここでは、具体的に取り込んだ１ライン分の
画像情報を“ｌ”としている。 １． 取り込み画像の１ライン“ｌ”に関してのフーリ
エ変換をする。 ：ｆｌ=ｆｏｕｒｉｅｒ（ｌ） ２． フーリエ級数“ｆｌ”を二乗してパワースペクト
ル“ｐｓｌ”を生成する。 ：
ｐｓｌ＝｜ｆｌ｜2 ３． パワースペクトル“ｐｓｌ”を逆フーリエ変換し
て２次元の自己相関関数“ａｃｌ”を生成する。 ：ａｃｌ＝ｉｎｖｅｒｓｆｏｕｒｉｅｒ（ｐｓｌ） ４． 自己相関関数“ａｃｌ”の絶対値をとり、自己相
関関数の実数“ａｃａｌ”を求める。 ：ａｃａｌ＝｜ａｃｌ｜ 。
【００８５】このように生成された自己相関関数ａｃａ
ｌをグラフ上に表すと、図１２及び図１３に示すような
関数となる。図１２は、自己相関が高い関数、即ち、ポ
リシリコン膜の表面空間構造の周期性及び直線性が良い
ものの自己相関関数である。それに対して、図１３は、
自己相関が低い関数、即ち、ポリシリコン膜の表面空間
構造の周期性及び直線性が悪いものの自己相関関数であ
る。
【００８６】これら１ラインの自己相関関数を取り込み
画像の全てのラインに関して行い、各自己相関関数の平
均化を施す。これが上述した整列方向（すなわち、直線
性を有する方向）と垂直な方向の自己相関関数Ｒ（τ）
に対応する関数となる。
【００８７】ポリシリコン膜評価装置２０は、続いて、
この得られた関数から、極大ピーク値と、サイドピーク
値とを求める。そして、サイドピーク値に対する極大ピ
ーク値の比を求め、この値をＡＣ値とする。
【００８８】したがって、ＡＣ値は、自己相関が高い画
像、即ち、ポリシリコン膜の表面空間構造の周期性及び
直線性が良い場合は、極大ピーク値とサイドピーク値と
の差が大きくなり、その値が大きくなる。それに対し
て、自己相関が低い画像、即ち、ポリシリコン膜の表面
空間構造の周期性及び直線性が悪い場合は、極大ピーク
値とサイドピーク値との差が小さくなり、その値が小さ
くなる。
【００８９】以上のように、ボトムゲート型ＴＦＴ１で
は、ポリシリコン膜の表面画像を撮像して、その撮像画
像の自己相関関数を求め、ポリシリコン膜の表面空間構
造の直線性及び周期性を数値化している。
【００９０】具体的に、その撮像画像の一例に対するＡ
Ｃ値を示すと、図１４に示すようになる。
【００９１】（３） 次に、上述したように演算した結
果得られるＡＣ値と、ポリシリコン膜のグレーンサイズ
及びポリシリコン膜に与えられるエネルギーとの関係を
説明する。
【００９２】ＡＣ値は、図１５に示すように、エキシマ
レーザアニールによりポリシリコン膜に与えられるエネ
ルギーが、あるエネルギーＥB1となったときからその値
が比例的に上昇し、あるエネルギーＥTでその値が最大
となる。そして、ＡＣ値は、この最大となるエネルギー
ＥTでピーク値を迎え、その後その値が比例的に減少
し、あるエネルギーＥB2でその減少が終了し、その値が
最小値となる。このようにＡＣ値は、与えられるエネル
ギーに対してピーク特性を有している。
【００９３】このようなＡＣ値のピーク特性を、図３で
示したポリシリコン膜のグレーンサイズの変化の特性に
重ね合わせてみると、図１６に示すようになる。この図
１６に示すように、ＡＣ値のピーク特性を示すグラフの
最大値が、ポリシリコン膜のグレーンサイズが適正とな
るエネルギー範囲内に入ることが分かる。さらに、ＡＣ
値が比例的に上昇を開始するエネルギーＥB1が、ポリシ
リコン膜に与えてグレーンサイズが適正となる許容最低
エネルギーＬよりも低くなる。また、ＡＣ値の比例的な
減少が停止して最低値となったときのエネルギーＥ
B2が、ポリシリコン膜の結晶粒径が微結晶化する閾値の
エネルギーである許容最大エネルギーＨよりも高くな
る。
【００９４】したがって、このようなピーク特性を有す
るＡＣ値からポリシリコン膜のグレーンサイズが良好な
ものであるかどうかを評価する場合には、ＡＣ値が図１
６中太線で示した範囲の値に入っているかどうかを判断
すればよいこととなる。
【００９５】（４） このような特性を有するＡＣ値を
評価して、ポリシリコン膜が良品であるか否かの検査を
行う場合には、例えば、検査対象となる基板のＡＣ値
が、許容最低エネルギーＬ或いは許容最大エネルギーＨ
を与えたときに求められるＡＣ Lのいずれか高い方の値
を閾値として、この閾値よりも大きければ良品であると
判断することにより検査が可能である。
【００９６】また、このような特性を有するＡＣ値を評
価して、エキシマレーザアニール装置から出射されるレ
ーザのエネルギ密度を最適に設定する場合には、例え
ば、エキシマレーザのエネルギ密度を変動させながら、
複数個の基板に対してレーザアニール処理を行う。そし
て、各エネルギ密度に対応させたＡＣ値の特性図を描
き、具体的には、図１５に示すような特性図を描き、こ
の特性図から最適なエネルギ密度を求めればよい。
【００９７】（５） ところで、上述したようにボトム
ゲート型ＴＦＴでは、ゲート電極３がポリシリコン膜６
の下層に位置しているので、レーザアニールを行った場
合におけるエネルギーの拡散性が、ガラス基板２上（ソ
ース／ドレイン領域上）のポリシリコン膜６よりも、ゲ
ート電極３上のポリシリコン膜６の方が高くなる。その
ため、エキシマレーザアニール装置から与えられるエネ
ルギ密度が同一であっても、ゲート電極３上のポリシリ
コン膜６と、ガラス基板２上（ソース／ドレイン領域
上）のポリシリコン膜６とで、与えられるエネルギーが
異なることとなり、その影響からグレーンサイズが双方
で異なってしまう。
【００９８】一般に、エキシマレーザアニール装置によ
りレーザアニールを行った場合、ゲート電極上に位置す
るポリシリコン膜と、ガラス基板上（ソース／ドレイン
領域上）に位置するポリシリコン膜とで、エネルギ密度
を変化させるような制御をすることはできず、同一のエ
ネルギ密度の設定で、一律にエキシマレーザアニールを
行うこととなる。
【００９９】そのため、ボトムゲート型ＴＦＴでは、エ
キシマレーザのエネルギ密度に対するＡＣ値の特性は、
図１７に示すようになり、ガラス基板上（ソース／ドレ
イン領域上）と、ゲート電極上とで、そのピーク値が異
なる位置となってしまう。具体的には、ガラス基板上
（ソース／ドレイン領域上）に位置するポリシリコン膜
のＡＣ値の方が、ゲート電極上に位置するポリシリコン
膜よりも低いエネルギ密度でピーク値を迎えることとな
る。
【０１００】したがって、ＡＣ値を評価して、ポリシリ
コン膜が良品であるか否かの検査を行う場合、並びに、
ＡＣ値を評価してエキシマレーザアニール装置から出射
されるエネルギ密度を最適に設定する場合には、この両
者（ガラス基板上及びゲート電極上）のポリシリコン膜
が良好となるような値とする必要がある。
【０１０１】また、エキシマレーザのエネルギ密度に対
するＡＣ値の特性は、さらに、図１８に示すように、ポ
リシリコン膜の膜厚が厚い部分と、ポリシリコン膜の膜
厚が薄い部分とで、そのピーク値が異なる位置となって
しまう。具体的には、膜厚が薄い部分の方が、膜厚が厚
い部分の方より、低いエネルギ密度でピーク値を迎える
こととなる。
【０１０２】従って、図１９に示すように、ゲート電極
部分における熱拡散と、シリコン膜の膜厚の違いの両者
を考慮した場合、ガラス基板上で膜厚が最薄の部分のＡ
Ｃ値に基づきエネルギ密度の下限値を設定し、ゲート電
極上で膜厚が最厚の部分のＡＣ値に基づきエネルギ密度
の上限値を設定すればよい。
【０１０３】続いて、ボトムゲート型ＴＦＴのポリシリ
コン膜について、エキシマレーザのエネルギ密度に対す
るＡＣ値の具体的な実験データの一例を図２０に示す。
この図２０に示すように、ＡＣ値は、ゲート電極上とガ
ラス基板上とで異なるピーク値となる特性となる。例え
ば、この図２０で示した特性図上では、エキシマレーザ
アニールでのエネルギ密度を３８０ｍＪで設定すること
が最適であることが分かる。
【０１０４】（６） 以上のように、ボトムゲート型Ｔ
ＦＴに形成されたポリシリコン膜を評価する場合に、ポ
リシリコン膜表面の空間構造の直線性及び／又は周期性
を評価することにより、被破壊で容易にポリシリコンの
検査をすることができ、検査工程を製造工程に組み込む
ことが可能となる。また、この直線性及び／又は周期性
を数値化するので、目視検査等によらず数値演算が可能
となる。さらに、数値化を行って評価を行うので、その
ため自動検査が可能となり、また、高い精度で客観的な
検査を行うことができる。また、検査結果をアニール処
理工程にフィードバックして、製造する薄膜トランジス
タの歩留まりを高くすることができる。なお、以上ポリ
シリコン膜を撮像する装置として、波長２６６ｎｍの紫
外光レーザを用いた顕微鏡装置を適用していたが、ポリ
シリコン膜の表面空間構造の直線性及び／又は周期性を
評価するための元画像を撮像する装置は、このような装
置に限られない。例えば、ＳＥＭにより観察した画像に
基づいて、ポリシリコン膜の表面空間構造の直線性及び
／周期性を評価しても良い。例えば、図２１に示すよう
に、紫外光レーザを用いた顕微鏡装置（ＤＵＶ）で撮像
した画像に基づきＡＣ値を求めた場合の特性と、ＳＥＭ
で撮像した画像に基づきＡＣ値を求めた場合の特性とを
比較すると、ＳＥＭの方がより精彩な画像となるため相
対的にＡＣ値が低くなるもの、その特性を示す曲線はほ
ぼ同一となることが分かる。
【０１０５】また、直線性及び／周期性を数値化する手
法として自己相関関数を用いた例を詳細に説明したが、
数値化の手法もこの自己相関関数を用いた例に限られな
い。
【０１０６】また、ＴＦＴを製造する場合、ポリシリコ
ン膜の下層に形成されるものとして、ゲート電極の他
に、例えば、ＴＥＧ（Test Element Group）やＣｓ（蓄
積容量）といった金属パターン部が形成される場合もあ
る。この金属パターン部上でもゲート電極上と同様な熱
拡散状態となる。このことから、ゲート電極のみならず
このような金属パターン部に対してもＡＣ値等を算出し
てもよい。
【０１０７】ボトムゲート型ＴＦＴの製造プロセスにお
ける具体的な適用例 つぎに、ボトムゲート型ＴＦＴの製造プロセスに上記ポ
リシリコン膜評価装置２０を適用した具体的な適用例に
ついて説明する。
【０１０８】まず、図２２に示すような、ボトムゲート
型ＴＦＴのポリシリコン膜の撮像画像から得られたＡＣ
値を評価して、その評価結果をエキシマレーザアニール
装置にフィードバックし、このエキシマレーザアニール
装置３０から出射されるエネルギ密度を最適に設定する
適用例について説明する。
【０１０９】エキシマレーザアニール装置は、上述した
ようにエネルギ密度の設定値に対して、実際のエネルギ
密度の変動が比較的に大きい。出力されるレーザのエネ
ルギ密度は、ガウス分布的な特性を示しばらつきが生
じ、所定のエネルギ密度設定値に対してある程度のばら
つきが生じる。これに対して、ボトムゲート型ＴＦＴの
場合、ポリシリコン膜に与えられるエネルギーの製造マ
ージン（この範囲より外のエネルギーが与えられた場合
には不良品となるエネルギー範囲）は、そのばらつきに
対して相対的に大きな値となる。
【０１１０】したがって、図２３に示すように、ポリシ
リコン膜の製造マージンの中心位置がエネルギ密度の設
定値の最適値となり、この最適値にレーザのエネルギ密
度が設定してあれば、レーザのエネルギ密度が変動した
としてもポリシリコン膜に与えられるエネルギーは製造
マージン内に入ることとなり、高い歩留まりを得ること
ができる。しかしながら、図２４に示すように、エネル
ギ密度の設定値が、製造マージンの最適値に設定されて
いない場合には、エネルギ密度が変動すると、ポリシリ
コン膜に与えられるエネルギーが製造マージンから外れ
る場合が多く、歩留まりが低くなってしまう。
【０１１１】そのため、本適用例は、ボトムゲート型Ｔ
ＦＴのＡＣ値のピーク特性を利用して、以下のように、
エキシマレーザアニール装置から出力されるレーザのエ
ネルギ密度を最適値に設定する。
【０１１２】まず、本適用例では、ポリシリコン膜を形
成した複数枚の基板を製造する。このとき、各基板毎に
エキシマレーザアニール装置のエネルギ密度の設定を変
化させ、レーザアニール処理を行う。
【０１１３】そして、さらに、各位置でのポリシリコン
膜の膜厚を求め、膜厚が最も厚い部分にあるゲート電極
上のＡＣ値と、膜厚が最も薄い部分にあるガラス基板上
のＡＣ値とを求める。
【０１１４】すると、図２５に示すような、ＡＣ値のピ
ーク曲線をグラフ上に描くことができる。
【０１１５】このようなＡＣ値のピーク曲線を描くと、
ゲート電極上とガラス基板上ともに良好なグレーンサイ
ズを得られるエネルギ密度の許容範囲（ポリシリコン膜
の製造マージン）を求めることができる。具体的には、
製造マージンの下位限界のエネルギ密度は、ゲート電極
上（最厚）のポリシリコン膜に与えられるエネルギーの
最低許容エネルギー（Ｌ）に対応したレーザのエネルギ
密度、具体的には、図２５に示したゲート電極上のＡＣ
値の太線で描いた部分の左端のエネルギ密度（ＭＯ
（Ｌ））となる。また、製造マージンの上位限界のエネ
ルギ密度は、ガラス基板上（最薄）のポリシリコン膜に
与えられるエネルギーの最高許容エネルギー（Ｈ）に対
応したエネルギ密度、具体的には、図２５に示したガラ
ス基板上のＡＣ値の太線で描いた部分の右端のエネルギ
密度（Ｇ（Ｈ））となる。
【０１１６】そして、このように求めた製造マージンの
中間値を求め、この中間値におけるエネルギ密度を最適
値として設定する。
【０１１７】以上のようにＡＣ値を求めて、製造マージ
ンを求め、この製造マージンを最適値として設定するこ
とによって、ボトムゲート型ＴＦＴの歩留まりを高くす
ることができる。
【０１１８】ここで、以上のような製造マージンを評価
するにあたり、下式に示すような、膜厚が最薄の部分に
あるガラス基板上から算出されたＡＣ値と、膜厚が最厚
の部分にあるゲート電極上から算出されたＡＣ値との差
分値を、ポリシリコン膜を評価するための評価値として
用いる。この評価値を制御パラメータ（Rating）という
ものとする。Rating=ケ゛ート電極のAC値（最厚部分）−カ゛ラ
ス基板のAC値（最薄部分）この制御パラメータ（Ratin
g）は、図２６に示すように、ゲート電極のＡＣＡＣ値
とガラス基板のＡＣ値とが一致するレーザのエネルギ密
度のときに、値が０となり、この０値を中心として、レ
ーザのエネルギ密度が少ないときには値がマイナスとな
り、レーザのエネルギ密度が多いときには値がプラスと
なる。
【０１１９】そして、この制御パラメータ（Rating）に
基づき、製造マージンの下位限界及び上位限界を定める
ことができる。
【０１２０】また、この制御パラメータ（Rating）に対
する不良発生率等をグラフ等にとることによって、制御
パラメータ（Rating）の最適値を求めることができ、精
度よく出力するレーザのエネルギ密度を設定することが
可能となる。
【０１２１】以上のように制御パラメータ（Rating）に
よって、ポリシリコン膜表面の空間構造を表すことによ
って、精度よく出力するレーザのエネルギ密度の制御値
を設定することができる。
【０１２２】また、この制御パラメータ（Rating）は、
出力するレーザのエネルギ密度の設定のみならず、ポリ
シリコン膜の良否判定をするために用いることも可能で
ある。
【０１２３】なお、以上制御パラメータ（Rating）によ
って、エネルギ密度の設定値を算出し、それをエキシマ
レーザアニール装置にフィードバックする例を上げた
が、ポリシリコン膜の膜厚によっても製造マージンを制
御することが可能である。すなわち、製造マージンに対
してエネルギ密度の設定が大きい場合には、ポリシリコ
ン膜の膜厚を厚くすればよく、反対に、製造マージンに
対してエネルギ密度の設定値が小さい場合には、ポリシ
リコン膜の膜厚を薄くすればよい。
【０１２４】
【発明の効果】本発明にかかる薄膜トランジスタ製造シ
ステム及び方法では、レーザアニール装置により形成し
たポリシリコン膜の表面の空間構造の評価数値を求め、
金属パターン上の評価数値と金属パターン以外の場所の
評価数値の差分値を算出し、この差分値を制御パラメー
タとしてレーザアニール装置のレーザのエネルギ密度又
は上記ポリシリコン膜の膜厚を設定する。
【０１２５】このことからこの薄膜トランジスタ製造シ
ステム及び方法では、レーザアニール装置から出射され
るレーザのパワーの設定を最適とすることができ、薄膜
トランジスタの歩留まりを高くすることができる。
【０１２６】本発明にかかるポリシリコン評価方法で
は、レーザアニール処理により形成したポリシリコン膜
の表面の空間構造の評価数値を求め、金属パターン上の
評価数値と金属パターン以外の場所の評価数値の差分値
から、ポリシリコン膜の状態を評価する。
【０１２７】このことからこのポリシリコン評価方法で
は、ポリシリコンを非破壊で容易に評価することがで
き、また、目視検査等によらず数値演算が可能となるの
で、自動評価が可能となり、さらに、高い精度で客観的
な評価を行うことができる。
【０１２８】本発明にかかるポリシリコン検査装置で
は、レーザアニール処理により形成したポリシリコン膜
の表面の空間構造の評価数値を求め、金属パターン上の
評価数値と金属パターン以外の場所の評価数値の差分値
から、ポリシリコン膜の状態を評価する。
【０１２９】このことからこのポリシリコン検査装置で
は、ポリシリコンを非破壊で容易に評価することがで
き、また、目視検査等によらず数値演算が可能となるの
で、自動評価が可能となり、さらに、高い精度で客観的
な評価を行うことができる。
【図面の簡単な説明】
【図１】ボトムゲート型ＴＦＴの模式的な断面構成を説
明する図である。
【図２】ポリシリコン膜を形成したのちのボトムゲート
型ＴＦＴの断面構造を説明するための図である。
【図３】ポリシリコン膜のグレーンサイズと、エキシマ
レーザアニールで与えられるエネルギーとの関係を説明
するための図である。
【図４】出力するレーザのエネルギ密度を最適値として
エキシマレーザアニールを行ったときのポリシリコン膜
の膜表面の画像と、最適値よりも少ないパワーとしたと
きのポリシリコン膜の膜表面の画像と、最適値よりも大
きいパワーとしたときのポリシリコン膜の膜表面の画像
とを説明するための図である。
【図５】直線性および周期性があるポリシリコン膜の撮
像画像を模式的に表した図である。
【図６】直線性および周期性がないポリシリコン膜の撮
像画像を模式的に表した図である。
【図７】本発明の実施の形態のポリシリコン膜の評価装
置の構成図である。
【図８】ポリシリコン膜の評価手順を説明するためのフ
ローチャートである。
【図９】周期性が高い場合の自己相関関数を説明するた
めの図である。
【図１０】周期性が低い場合の自己相関関数を説明する
ための図である。
【図１１】ポリシリコン膜の他の評価手順を説明するた
めのフローチャートである。
【図１２】上記他の評価手順で評価した場合の周期性が
高い場合の自己相関画像を説明するための図である。
【図１３】上記他の評価手順で評価した場合の周期性が
低い場合の自己相関画像を説明するための図である。
【図１４】具体的な撮像画像に対する求められたＡＣ値
の特性を説明する図である。
【図１５】ポリシリコン膜に与えられるエネルギーに対
する自己相関値の特性を説明するための図である。
【図１６】ポリシリコン膜に与えられるエネルギーに対
するＡＣ値及びグレーンサイズの特性を説明するための
図である。
【図１７】ボトムゲート型ＴＦＴにおけるエキシマレー
ザのエネルギ密度に対するＡＣ値の特性を説明するため
の図である。
【図１８】ポリシリコン膜の膜厚が厚い部分と、ポリシ
リコン膜の膜厚が薄い部分とのエキシマレーザのエネル
ギ密度に対するＡＣ値の特性を説明するための図であ
る。
【図１９】ポリシリコン膜の膜厚が厚い部分とポリシリ
コン膜の膜厚が薄い部分とを考慮した場合のボトムゲー
ト型ＴＦＴにおけるエキシマレーザのエネルギ密度の製
造マージンを説明するための図である。
【図２０】ボトムゲート型ＴＦＴのポリシリコン膜につ
いて、エキシマレーザのエネルギ密度に対するＡＣ値の
具体的な実験データの一例を説明するための図である。
【図２１】紫外光レーザを用いた顕微鏡装置（ＤＵＶ）
で撮像した画像に基づきＡＣ値を求めた場合の特性と、
ＳＥＭで撮像した画像に基づきＡＣ値を求めた場合の特
性とを比較して説明するための図である。
【図２２】ボトムゲート型ＴＦＴの製造プロセスにポリ
シリコン膜評価装置を適用した具体的な適用例（ＥＱ
Ｃ）の構成を説明するための図である。
【図２３】ポリシリコン膜に与えられるエネルギーの製
造マージンと、エキシマレーザのエネルギ密度の変動と
の関係を説明するための図である（最適にエネルギ密度
が設定されている場合）。
【図２４】ポリシリコン膜に与えられるエネルギーの製
造マージンと、エキシマレーザのエネルギ密度の変動と
の関係を説明するための図である（最適にレーザのエネ
ルギ密度が設定されていない場合）。
【図２５】ポリシリコン膜の膜厚が厚い部分とポリシリ
コン膜の膜厚が薄い部分とを考慮した場合のボトムゲー
ト型ＴＦＴの製造マージンとレーザのエネルギ密度との
関係の一例を示す図である。
【図２６】制御パラメータ（Rating）について説明する
ための図である。
【符号の説明】
１ ボトムゲート型ＴＦＴ、２ ガラス基板、３ ゲー
ト電極、４ 第１のゲート絶縁膜、５ 第２のゲート絶
縁膜、６ ポリシリコン膜、２０ ポリシリコン膜評価
装置、３０ エキシマレーザアニール装置
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/786 Ｈ０１Ｌ 29/78 ６２４ 21/336 ６２７Ｇ Ｆターム(参考） 4M106 AA01 AA10 AB01 BA07 CB30 DH12 DH32 DH50 DJ02 DJ04 DJ05 DJ11 DJ38 5F045 AA06 AB04 AB32 AB33 AF07 CA15 DA52 DC51 GB11 GB13 GB16 HA18 5F052 AA02 BA07 BB07 CA07 DA02 DB02 JA02 5F110 AA17 AA24 AA30 BB02 CC08 DD02 EE04 FF02 FF03 FF09 GG02 GG13 GG25 GG47 HJ12 HL03 HL04 HL11 NN03 NN04 NN14 NN23 NN24 NN72 PP03 PP05 PP06 QQ19

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 薄膜トランジスタを製造する薄膜トラン
    ジスタ造システムにおいて、 基板上に金属パターンを形成し、上記金属パターンを形
    成した基板上にアモルファスシリコン膜を成膜する成膜
    装置と、 アモルファスシリコン膜に対してアニール処理すること
    によってチャネル層となるポリシリコン膜を生成するレ
    ーザアニール装置と、 上記ポリシリコン膜の表面の空間構造を観察する観察手
    段と、上記観察手段により観察された上記ポリシリコン
    膜の表面の空間構造を評価し、この空間構造の評価結果
    に基づき、上記ポリシリコン膜の状態を検査するポリシ
    リコン検査装置とを備え、 上記検査装置は、基板に対して金属パターン上に形成さ
    れた上記ポリシリコン膜表面の空間構造を評価して数値
    で表し、基板に対して金属パターン上以外の場所に形成
    された上記ポリシリコン膜表面の空間構造を評価して数
    値で表し、上記金属パターン上に形成された上記ポリシ
    リコン膜表面の空間構造の評価数値と上記金属パターン
    上以外の場所に形成された上記ポリシリコン膜表面の空
    間構造の評価数値との差分値を算出し、この差分値に基
    づきポリシリコン膜の状態を評価し、 上記レーザアニール装置又は成膜装置は、上記差分値を
    上記レーザアニール装置のレーザのエネルギ密度又は上
    記ポリシリコン膜の膜厚の制御パラメータとして、上記
    レーザのエネルギ密度及びポリシリコン膜の膜厚を制御
    することを特徴とする薄膜トランジスタ製造システム。
  2. 【請求項２】 上記検査装置は、基板に対して金属パタ
    ーン上に形成された上記ポリシリコン膜表面の空間構造
    の直線性及び／又は周期性を評価して数値で表し、基板
    に対して金属パターン上以外の場所に形成された上記ポ
    リシリコン膜表面の空間構造の直線性及び／又は周期性
    を評価して数値で表すことを特徴とする請求項１記載の
    薄膜トランジスタ製造システム。
  3. 【請求項３】 上記検査装置は、上記金属パターン上に
    形成された上記ポリシリコン膜のうち膜厚が厚い部分に
    おけるポリシリコン膜表面の空間構造の直線性及び／又
    は周期性に基づき、レーザのエネルギ密度の下限値を設
    定し、上記金属パターン上以外の場所に形成された上記
    ポリシリコン膜のうち膜厚が薄い部分におけるポリシリ
    コン膜表面の直線性及び／又は周期性に基づき、レーザ
    のエネルギ密度の上限値を設定することを特徴とする請
    求項２記載の薄膜トランジスタ製造システム。
  4. 【請求項４】 上記レーザアニール装置又は成膜装置
    は、上記制御パラメータの下限側であれば、上記レーザ
    のエネルギ密度を低くするか或いはアモルファスシリコ
    ン膜の膜厚を厚くし、 上記制御パラメータの上限側であれば、上記レーザのエ
    ネルギ密度を高くするか或いはアモルファスシリコン膜
    の膜厚を薄くすることを特徴とする請求項３記載の薄膜
    トランジスタ製造方法システム。
  5. 【請求項５】 レーザアニール装置によってアモルファ
    スシリコン膜に対してアニール処理することによってチ
    ャネル層となるポリシリコン膜を生成するポリシリコン
    膜生成工程を有し、薄膜トランジスタを製造する薄膜ト
    ランジスタ製造方法において、 基板上に金属パターンを形成し、 上記金属パターンを形成した基板上にアモルファスシリ
    コン膜を成膜し、 複数基板上或いは１つの基板上の複数箇所の上記アモル
    ファスシリコン膜に対して、レーザのエネルギ密度を変
    化させてレーザアニール処理を行ってポリシリコン膜を
    形成し、 基板に対して金属パターン上に形成された上記ポリシリ
    コン膜表面の空間構造を評価して数値で表し、 基板に対して金属パターン上以外の場所に形成された上
    記ポリシリコン膜表面の空間構造を評価して数値で表
    し、 上記金属パターン上に形成された上記ポリシリコン膜表
    面の空間構造の評価数値と、上記金属パターン上以外の
    場所に形成された上記ポリシリコン膜表面の空間構造の
    評価数値の差分値を算出し、 上記差分値を上記レーザアニール装置のレーザのエネル
    ギ密度又は上記ポリシリコン膜の膜厚の制御パラメータ
    として、上記レーザのエネルギ密度及びポリシリコン膜
    の膜厚を制御することを特徴とする薄膜トランジスタ製
    造方法。
  6. 【請求項６】 基板に対して金属パターン上に形成され
    た上記ポリシリコン膜表面の空間構造の直線性及び／又
    は周期性を評価して数値で表し、 基板に対して金属パターン上以外の場所に形成された上
    記ポリシリコン膜表面の空間構造の直線性及び／又は周
    期性を評価して数値で表すことを特徴とする請求項５記
    載の薄膜トランジスタ製造方法。
  7. 【請求項７】 上記金属パターン上に形成された上記ポ
    リシリコン膜のうち膜厚が厚い部分におけるポリシリコ
    ン膜表面の空間構造の直線性及び／又は周期性に基づ
    き、レーザのエネルギ密度の下限値を設定し、 上記金属パターン上以外の場所に形成された上記ポリシ
    リコン膜のうち膜厚が薄い部分におけるポリシリコン膜
    表面の直線性及び／又は周期性に基づき、レーザのエネ
    ルギ密度の上限値を設定することを特徴とする請求項６
    記載の薄膜トランジスタ製造方法。
  8. 【請求項８】 上記制御パラメータの下限側であれば、
    上記レーザのエネルギ密度を低くするか或いはアモルフ
    ァスシリコン膜の膜厚を厚くし、 上記制御パラメータの上限側であれば、上記レーザのエ
    ネルギ密度を高くするか或いはアモルファスシリコン膜
    の膜厚を薄くすることを特徴とする請求項７記載の薄膜
    トランジスタ製造方法。
  9. 【請求項９】 基板上に金属パターンを形成し、上記金
    属パターンを形成した基板上にアモルファスシリコン膜
    を成膜し、アモルファスシリコン膜に対してレーザアニ
    ール処理することによってチャネル層となるポリシリコ
    ン膜を生成してチャネル層が形成された薄膜トランジス
    タのポリシリコン膜を評価する評価方法において、 基板に対して金属パターン上に形成された上記ポリシリ
    コン膜表面の空間構造を評価して数値で表し、 基板に対して金属パターン上以外の場所に形成された上
    記ポリシリコン膜表面の空間構造を評価して数値で表
    し、 上記金属パターン上に形成された上記ポリシリコン膜表
    面の空間構造の評価数値と、上記金属パターン上以外の
    場所に形成された上記ポリシリコン膜表面の空間構造の
    評価数値との差分値を算出し、この差分値に基づきポリ
    シリコン膜を評価することを特徴とするポリシリコン評
    価方法。
  10. 【請求項１０】 基板に対して金属パターン上に形成さ
    れた上記ポリシリコン膜表面の空間構造の直線性及び／
    又は周期性を評価して数値で表し、 基板に対して金属パターン上以外の場所に形成された上
    記ポリシリコン膜表面の空間構造の直線性及び／又は周
    期性を評価して数値で表すことを特徴とする請求項９記
    載のポリシリコン評価方法。
  11. 【請求項１１】 金属パターン上に形成されたポリシリ
    コン膜のうち膜厚が厚い部分におけるポリシリコン膜表
    面の空間構造の直線性及び／又は周期性を評価して数値
    で表し、 金属パターン上以外の場所に形成されたポリシリコン膜
    のうち膜厚が薄い部分におけるポリシリコン膜表面の空
    間構造の直線性及び／又は周期性を評価して数値で表す
    ことを特徴とする請求項１０記載のポリシリコン評価方
    法。
  12. 【請求項１２】 基板上に金属パターンを形成し、上記
    金属パターンを形成した基板上にアモルファスシリコン
    膜を成膜し、アモルファスシリコン膜に対してレーザア
    ニール処理することによってチャネル層となるポリシリ
    コン膜を生成してチャネル層が形成された薄膜トランジ
    スタのポリシリコン膜を検査する検査装置において、 上記ポリシリコン膜の表面の空間構造を観察する観察手
    段と、 上記観察手段により観察された上記ポリシリコン膜の表
    面の空間構造を評価し、この空間構造の評価結果に基づ
    き、上記ポリシリコン膜の状態を検査する検査手段とを
    備え、 上記検査手段は、基板に対して金属パターン上に形成さ
    れた上記ポリシリコン膜表面の空間構造を評価して数値
    で表し、基板に対して金属パターン上以外の場所に形成
    された上記ポリシリコン膜表面の空間構造を評価して数
    値で表し、上記金属パターン上に形成された上記ポリシ
    リコン膜表面の空間構造の評価数値と上記金属パターン
    上以外の場所に形成された上記ポリシリコン膜表面の空
    間構造の評価数値との差分値を算出し、この差分値に基
    づきポリシリコン膜の状態を評価することを特徴とする
    ポリシリコン検査装置。
  13. 【請求項１３】 基板に対して金属パターン上に形成さ
    れた上記ポリシリコン膜表面の空間構造の直線性及び／
    又は周期性を評価して数値で表し、 基板に対して金属パターン上以外の場所に形成された上
    記ポリシリコン膜表面の空間構造の直線性及び／又は周
    期性を評価して数値で表すことを特徴とする請求項１２
    記載のポリシリコン検査装置。
  14. 【請求項１４】 上記検査手段は、金属パターン上に形
    成されたポリシリコン膜のうち膜厚が厚い部分における
    ポリシリコン膜表面の空間構造の直線性及び／又は周期
    性を評価して数値で表し、金属パターン上以外の場所に
    形成されたポリシリコン膜のうち膜厚が薄い部分におけ
    るポリシリコン膜表面の空間構造の直線性及び／又は周
    期性を評価して数値で表すことを特徴とする請求項１２
    記載のポリシリコン検査装置。
JP2000227807A 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 Expired - Fee Related JP4556302B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000227807A JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
TW090117829A TW498555B (en) 2000-07-27 2001-07-20 System for manufacturing a thin-film transistor, method of manufacturing a thin-film transistor, method of evaluating polysilicon, and apparatus for inspecting polysilicon
US09/912,713 US6555423B2 (en) 2000-07-27 2001-07-25 Method of manufacturing a thin film transistor and a method of evaluating a polysilicon film
DE60144545T DE60144545D1 (de) 2000-07-27 2001-07-25 Herstellungssystem und Methode eines Dünnschicht-Transistors, Polysilizium-Untersuchungsmethode und Apparat
EP01306383A EP1176636B1 (en) 2000-07-27 2001-07-25 System for manufacturing a thin-film transistor, method of manufacturing a thin-film transistor, method of evaluationg polysilicon, and apparatus for inspecting polysilicon
KR1020010045109A KR100792538B1 (ko) 2000-07-27 2001-07-26 박막트랜지스터 제조를 위한 시스템, 박막트랜지스터제조방법, 다결정실리콘 평가방법과, 다결정실리콘 검사를위한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000227807A JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置

Publications (3)

Publication Number Publication Date
JP2002043383A true JP2002043383A (ja) 2002-02-08
JP2002043383A5 JP2002043383A5 (ja) 2007-06-21
JP4556302B2 JP4556302B2 (ja) 2010-10-06

Family

ID=18721207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000227807A Expired - Fee Related JP4556302B2 (ja) 2000-07-27 2000-07-27 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置

Country Status (6)

Country Link
US (1) US6555423B2 (ja)
EP (1) EP1176636B1 (ja)
JP (1) JP4556302B2 (ja)
KR (1) KR100792538B1 (ja)
DE (1) DE60144545D1 (ja)
TW (1) TW498555B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319606A (ja) * 2001-02-15 2002-10-31 Sony Corp ポリシリコン膜の評価方法
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
JP2008300867A (ja) * 2008-08-01 2008-12-11 Nec Corp 多結晶薄膜の粒径均一性の判定方法及びレーザ照射装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW490802B (en) * 2000-01-07 2002-06-11 Sony Corp Polysilicon evaluating method, polysilicon inspection apparatus and method for preparation of thin film transistor
JP4061062B2 (ja) * 2001-12-13 2008-03-12 ローム株式会社 半導体発光素子の製法および酸化炉
US6987240B2 (en) * 2002-04-18 2006-01-17 Applied Materials, Inc. Thermal flux processing by scanning
US7005601B2 (en) * 2002-04-18 2006-02-28 Applied Materials, Inc. Thermal flux processing by scanning
KR100916656B1 (ko) * 2002-10-22 2009-09-08 삼성전자주식회사 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법
KR101041066B1 (ko) * 2004-02-13 2011-06-13 삼성전자주식회사 실리콘 결정화 방법, 이를 이용한 실리콘 결정화 장치,이를 이용한 박막 트랜지스터, 박막 트랜지스터의 제조방법 및 이를 이용한 표시장치
US9018108B2 (en) 2013-01-25 2015-04-28 Applied Materials, Inc. Low shrinkage dielectric films
WO2015081072A1 (en) * 2013-11-26 2015-06-04 Applied Materials Israel, Ltd. System and method for forming a sealed chamber
SG10201605683WA (en) * 2015-07-22 2017-02-27 Ultratech Inc High-efficiency line-forming optical systems and methods using a serrated spatial filter
US10690593B2 (en) * 2015-11-13 2020-06-23 Horiba, Ltd. Sample analyzer and recording medium recording sample analysis program

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277244A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 半導体装置の製造方法
JPH1096696A (ja) * 1996-09-25 1998-04-14 Mitsubishi Heavy Ind Ltd 対象物にあるむらの検査方法および装置
JPH10312962A (ja) * 1997-05-13 1998-11-24 Nec Corp 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
JPH1117191A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000058477A (ja) * 1998-08-03 2000-02-25 Nec Corp レーザ照射方法
JP2000122088A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 液晶表示装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100299292B1 (ko) * 1993-11-02 2001-12-01 이데이 노부유끼 다결정실리콘박막형성방법및그표면처리장치
US5864394A (en) 1994-06-20 1999-01-26 Kla-Tencor Corporation Surface inspection system
JP2638554B2 (ja) * 1995-03-16 1997-08-06 日本電気株式会社 表面モニター方法、表面積測定方法、半導体装置の製造装置及び方法
US6136632A (en) 1995-12-26 2000-10-24 Seiko Epson Corporation Active matrix substrate, method of producing an active matrix substrate, liquid crystal display device, and electronic equipment
US5825498A (en) 1996-02-05 1998-10-20 Micron Technology, Inc. Ultraviolet light reflectance method for evaluating the surface characteristics of opaque materials
US5773329A (en) * 1996-07-24 1998-06-30 International Business Machines Corporation Polysilicon grown by pulsed rapid thermal annealing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02277244A (ja) * 1989-04-19 1990-11-13 Hitachi Ltd 半導体装置の製造方法
JPH1096696A (ja) * 1996-09-25 1998-04-14 Mitsubishi Heavy Ind Ltd 対象物にあるむらの検査方法および装置
JPH10312962A (ja) * 1997-05-13 1998-11-24 Nec Corp 多結晶シリコン薄膜の形成方法および多結晶シリコン薄膜トランジスタ
JPH1117191A (ja) * 1997-06-19 1999-01-22 Sony Corp 薄膜トランジスタの製造方法
JP2000058477A (ja) * 1998-08-03 2000-02-25 Nec Corp レーザ照射方法
JP2000122088A (ja) * 1998-10-14 2000-04-28 Toshiba Corp 液晶表示装置およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002319606A (ja) * 2001-02-15 2002-10-31 Sony Corp ポリシリコン膜の評価方法
JP4715016B2 (ja) * 2001-02-15 2011-07-06 ソニー株式会社 ポリシリコン膜の評価方法
JP2007003352A (ja) * 2005-06-23 2007-01-11 Sony Corp ポリシリコン膜の結晶状態検査装置、これを用いたポリシリコン膜の結晶状態検査方法及び薄膜トランジスタの製造システム
JP2008300867A (ja) * 2008-08-01 2008-12-11 Nec Corp 多結晶薄膜の粒径均一性の判定方法及びレーザ照射装置

Also Published As

Publication number Publication date
US20020110962A1 (en) 2002-08-15
EP1176636B1 (en) 2011-05-04
JP4556302B2 (ja) 2010-10-06
KR20020010525A (ko) 2002-02-04
EP1176636A2 (en) 2002-01-30
TW498555B (en) 2002-08-11
US6555423B2 (en) 2003-04-29
EP1176636A3 (en) 2006-01-18
KR100792538B1 (ko) 2008-01-09
DE60144545D1 (de) 2011-06-16

Similar Documents

Publication Publication Date Title
US6673639B2 (en) Method and system for evaluating polysilicon, and method and system for fabricating thin film transistor
JP2002043383A (ja) 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置
US8193008B2 (en) Method of forming semiconductor thin film and semiconductor thin film inspection apparatus
JP2001110861A (ja) 半導体膜の検査方法、薄膜トランジスタの製造方法、および半導体膜の検査装置
JP4586266B2 (ja) 薄膜トランジスタ製造システム及び物体表面の評価装置
KR100753782B1 (ko) 폴리실리콘 평가 방법, 박막 트랜지스터를 준비하기 위한 폴리실리콘 검사 장치 및 방법
JP4556266B2 (ja) ポリシリコン評価方法、ポリシリコン検査装置、薄膜トランジスタ製造方法、及び、アニール処理装置
JP4631116B2 (ja) 薄膜トランジスタ製造方法
JP4774598B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
JP2003133560A (ja) 薄膜トランジスタの製造方法
JP4572436B2 (ja) 薄膜トランジスタ製造方法
JP4770027B2 (ja) ポリシリコン評価方法並びに薄膜トランジスタ製造システム及び方法
JP2008177476A (ja) 半導体評価方法、半導体評価装置、半導体デバイス製造方法、および半導体デバイス製造装置
JP4770028B2 (ja) ポリシリコン評価装置及び薄膜トランジスタ製造システム
US20100197050A1 (en) Method of forming semiconductor thin film and inspection device of semiconductor thin film
JP4946093B2 (ja) レーザアニール装置のレーザ光のエネルギー決定方法、レーザアニール装置のレーザ光のエネルギー決定装置及びレーザアニール装置及び薄膜トランジスタの製造方法
JP2004063504A (ja) 結晶膜の検査方法および検査装置
JP2005003566A (ja) 結晶膜の検査方法および検査装置
JP2005072313A (ja) 結晶膜の検査方法および検査装置
JP2014011240A (ja) 結晶膜の検査方法及び検査装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070507

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100629

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees