JP2000122088A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JP2000122088A JP2000122088A JP29217498A JP29217498A JP2000122088A JP 2000122088 A JP2000122088 A JP 2000122088A JP 29217498 A JP29217498 A JP 29217498A JP 29217498 A JP29217498 A JP 29217498A JP 2000122088 A JP2000122088 A JP 2000122088A
- Authority
- JP
- Japan
- Prior art keywords
- thickness
- silicon film
- display device
- liquid crystal
- crystal display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
しつつ補助容量部に用いる多結晶シリコン膜の表面の突
起高さを20nm以下に低減して高性能の液晶表示装置
を提供することを目的とする。 【解決手段】 TFT部分と補助容量部分とで、シリコ
ン膜厚を異なるようにし、あるいはキャップ層を選択的
に設けることよって、レーザの実質的な照射量を独立に
調節することにより、周辺駆動回路のTFT特性を損な
わずに、補助容量部のシリコン膜の突起を抑制し、リー
クや点欠陥を低減することができる。
Description
その製造方法に関する。より具体的には、本発明は、多
結晶シリコン層からなる薄膜トランジスタと補助容量部
とを有する液晶表示装置及びその製造方法に関する。
化を実現する技術として、石英やガラス基板の上に形成
した多結晶シリコン薄膜トランジスタ(thin film tran
sistor:TFT)が注目されている。多結晶シリコンT
FTを用いた場合、画素スイッチング素子以外に、高速
動作が可能であるため駆動回路にも用いて駆動回路一体
形成ができるという利点がある。特に、ガラス基板の上
に高品質の多結晶シリコン膜を形成すれば、コストを低
減することができる。
リコンTFTを形成するには、基板ダメージの少ない低
温プロセスにより多結晶シリコン膜を形成することが必
須となる。その方法としては、非晶質シリコン膜をレー
ザアニールにより結晶化させて多結晶シリコン膜を形成
する方法が有力である。
工程断面図である。まず、同図(a)に示したように、
無アルカリガラスなどの基板101の上にアンダーコー
ト層102としてSiO2などを堆積し、さらに、非結晶
シリコン膜103aを約50nmの膜厚に堆積する。
光を照射して非晶質シリコン膜103aを結晶化して多
結晶シリコン膜とする。この際に、レーザ光としては、
エキシマレーザ(XeClレーザなど)を用いることが
でき、また、そのエネルギ密度は、多結晶の粒径が0.
25μm〜1.0μmになるようなエネルギ密度とす
る。
シリコン膜103bを駆動回路および画素のTFTとな
る領域と画素補助容量部となる領域とにそれぞれ島切り
する。
上にゲート絶縁膜104としてSiOx膜を例えばプラ
ズマCVD法により形成する。ゲート絶縁膜104の膜
厚は100nm〜140nmである。
103bをチャネルに用いたTFTの電界効果移動度は
100cm2/Vs以上と良好な値を有する。また、画
素の補助容量部を画素TFTおよび周辺回路TFTと同
一層で作り込み、MOS(metal-Oxide-semiconducto
r)構造で形成することにより、工程数を削減できる。
た工程により形成された多結晶シリコン膜103bは、
その表面に多数の突起が形成されるという問題があっ
た。
成すると、多結晶シリコン膜の表面の突起の高さは70
nmから130nmの範囲となる。そのため、このよう
な粒径の半導体層を補助容量電極に用いた場合には、突
起部での絶縁膜のカバレッジが悪くなることと、突起部
での電界集中が起こるため、補助容量の保持特性が劣化
する。具体的には、突起近傍でリーク電流やショートが
発生しやすくなり、電荷保持ができなくなる。すなわ
ち、補助容量部の絶縁耐圧が劣化して、補助容量部に1
5V前後の電圧が印加されると表示画面上に点欠陥が発
生するという問題があった。
進行する時に結晶粒のぶつかり合ったグレインバウンダ
リーのところに形成される。そして、本発明者の実験の
結果、多結晶の結晶粒径が0.25〜0.8μmの範囲
の場合に突起の高さが最も高くなることがわかった。
駆動能力を得るためには、その移動度が70cm2/V
s以上であることが必要とされる。そして、その移動度
を得るためには、TFTの半導体層の結晶粒径は、0.
25μm以上でなければならない。しかしながら、この
範囲の粒径においては、上述したように多結晶シリコン
膜の表面の突起がもっとも大きくなる。従って、多結晶
シリコン膜を用いて周辺の駆動回路を併設しようとする
と、表示画素部の補助容量部の耐圧が劣化するという問
題が発生する。
されたものである。すなわち、その目的は、画素および
周辺回路のTFTには移動度が70cm2/Vs以上と
なる多結晶シリコン膜を用い、かつ補助容量部に用いる
多結晶シリコン膜の表面の突起高さを20nm以下に低
減してリーク電流およびショートを無くすことにより、
周辺駆動回路のTFT特性を損なわずに、点欠陥の少な
い液晶表示装置及びその製造方法を提供することにあ
る。
め、本発明の液晶表示装置は、薄膜トランジスタと、補
助容量部と、を備えた液晶表示装置であって、前記薄膜
トランジスタと前記補助容量部のそれぞれは、多結晶シ
リコン層を有し、、前記補助容量部が有する前記多結晶
シリコン層の表面に形成された突起は前記薄膜トランジ
スタが有する前記多結晶シリコン層の表面に形成された
突起はよりも低いことを特徴とし、TFTの高い移動度
を確保しつつ補助容量部における突起を抑制して耐圧を
向上させ電流リークや点欠陥を解消することができる。
記多結晶シリコン層の結晶粒径の平均値は、前記補助容
量部が有する前記多結晶シリコン層の結晶粒径の平均値
よりも大きいことを特徴とする。
シリコン層の結晶粒径の平均値は、0.15μm以下で
あることを特徴とする。
多結晶シリコン層の結晶粒径の平均値は、0.25μm
以上で1μm以下であることを特徴とする。
多結晶シリコン層の膜厚は、前記補助容量部が有する前
記多結晶シリコンの膜厚と異なることを特徴とする。
は、基板上の薄膜トランジスタを形成すべき部分に第1
の膜厚を有する非単結晶シリコン膜を、基板上の補助容
量部を形成すべき部分に前記第1の膜厚とは異なる第2
の膜厚を有する非単結晶シリコン膜をそれぞれ形成する
工程と、前記第1の膜厚を有する前記非単結晶シリコン
膜と前記第2の膜厚を有する前記非単結晶シリコン膜の
それぞれにレーザ光を照射し、前記第2の膜厚を有する
非単結晶シリコン膜と比べて前記第1の膜厚を有する非
単結晶シリコン膜の方が大きな結晶粒径を有するように
多結晶化する工程と、を備えたことを特徴とし、TFT
の高い移動度を確保しつつ補助容量部における突起を抑
制して耐圧を向上させ電流リークや点欠陥を解消するこ
とができる。
厚よりも大きく、前記多結晶化する工程において、前記
第2の膜厚を有する非単結晶シリコン膜に課粒を生じさ
せることを特徴とする。
厚よりも小さく、前記多結晶化する工程において、前記
第1の膜厚を有する非単結晶シリコン膜に課粒を生じさ
せないように前記レーザ光を照射することを特徴とす
る。
法は、基板上に非単結晶シリコン膜を堆積し、前記非単
結晶シリコン膜のうちの薄膜トランジスタを形成すべき
部分における照射エネルギが前記非単結晶シリコン膜の
うちの補助容量部を形成すべき部分における照射エネル
ギよりも大きく、且つ前記薄膜トランジスタを形成すべ
き部分において課粒が発生しないように、前記非単結晶
シリコン膜にレーザ光を照射して多結晶化する工程と、
を備えたことを特徴とし、TFTの高い移動度を確保し
つつ補助容量部における突起を抑制して耐圧を向上させ
電流リークや点欠陥を解消することができる。
における前記非単結晶シリコン膜の上に選択的にキャッ
プ層を設けた状態で前記レーザ光を照射することを特徴
とする。
からなり、その膜厚X(ナノメータ)は、式X=105
n (但し、nは自然数)により表されることを特徴と
する。
実施の形態について説明する。
説明する。本実施形態においては、補助容量部のシリコ
ン膜の膜厚をTFT部のシリコン膜厚よりも薄くするこ
とにより、突起の発生を抑制する。
る液晶表示装置の要部構成を表す概略工程断面図であ
る。以下、本発明の液晶表示装置の構成について、その
製造工程に沿って説明する。
基板11上にアンダーコート12を形成し、その上に非
晶質シリコン膜13を堆積する。ガラス基板11として
は、例えば、400×500mmの無アルカリガラス板
を用いることができる。また、アンダーコート12は、
例えば、SiNx(窒化シリコン)膜とSiOx(酸化シ
リコン)膜をこの順序に積層したものを用いることがで
きる。アンダーコート12および非晶質シリコン膜13
の形成には、プラズマCVD法を用い、成膜温度は30
0℃程度とすることができる。非晶質シリコン膜13の
膜厚は、約50nmである。
膜13の上をレジスト200で覆い、プラズマエッチン
グにより補助容量部となる領域の非晶質シリコン膜13
を膜厚35〜43nmの範囲となるようにエッチングす
る。
くするために補助容量電極となる多結晶シリコン膜13
には燐(P)またはボロン(B)等の不純物をイオンド
ープして低抵抗化しておいてもよい。
リコン膜13の中に含まれた水素を脱離するために約4
50〜500℃において30〜60分間の熱アニールを
行う。
光を照射して結晶化を行う。レーザ光源としては、Xe
Clレーザを用いることができる。ここで、本発明者
は、レーザの照射エネルギ密度と結晶粒径との関係につ
いて調べた。
関係を表すグラフ図である。すなわち、同図の横軸は、
レーザの照射エネルギ密度すなわち単位面積当たりの照
射量を表し、縦軸は得られる多結晶体の平均結晶粒径を
表す。また、同図は、シリコンの膜厚が50nmの場合
のデータを表す。同図から、レーザの照射エネルギ密度
すなわち照射量を上げていくと、得られる結晶の粒径も
大きくなり、エネルギ密度が約360mJ/cm2にお
いて最大の粒径が得られ、さらにエネルギ密度を上げる
と、粒径は急激に小さくなることが分かる。このように
高いエネルギ密度においては、アモルファスシリコンの
膜は極めて高温に加熱され溶融後に急冷される。その結
果として、図示したように、微細化した多結晶が形成さ
れる。このように、照射エネルギを増加し、粒径のピー
ク値が得られる条件よりも高いエネルギを照射すること
により得られる微細な結晶粒を本願明細書においては、
「課粒」と称する。
分の粒径は大きいことが望ましい。これは、TFTに必
要とされる移動度を確保するためである。図2から、レ
ーザの照射エネルギ密度は、TFTとなる領域の多結晶
シリコン膜13の粒径が0.25〜1.0μmになる値
に設定することが望ましいことが分かる。膜厚50nm
の非晶質シリコン膜の場合には、レーザのエネルギ密度
は図2より320〜355mJ/cm2の範囲に設定す
ればよいことが分かる。
に設定して、TFT領域のシリコン粒径を0.5μmと
することができる。
厚について説明する。図3は、多結晶シリコン膜の結晶
粒径と突起高さとの関係を表すグラフ図である。ここ
で、突起の高さはAFM(原子間力顕微鏡)により測定
した最大突起高さを表す。同図から、シリコン粒径が約
0.2μmにおいて、粒径の増加とともに突起高さは急
激に増加し、突起高さが100nm前後となることが分
かる。一方、シリコン粒径が0.15μm以下の場合
は、突起高さは極めて低く、20nm以下に抑制するこ
とができる。つまり、補助容量部において突起の高さを
抑制するためには、シリコン粒径が0.15μm以下に
なるように形成すればよいことがわかる。
ンの膜厚とレーザアニール後の結晶粒径及び突起高さの
関係を表すグラフ図である。同図は、レーザの照射エネ
ルギすなわち単位面積当たりの照射量を330mJ/c
m2とした場合の関係を例示している。なお、この照射
量は、非晶質シリコンの膜厚が50nmの場合にTFT
部の多結晶化に好適な値である。また、同図において
は、結晶粒径と突起の高さは、それぞれ平均値を表す。
は、非晶質シリコン膜の膜厚が45nm前後において結
晶粒径はピークを有し、それよりも薄い場合も厚い場合
も結晶粒径は小さくなることが分かる。これは、図2に
示したようにレーザの照射量を変化させたことに対応し
ている。
eClレーザの波長は約308nmであり、シリコンに
対して極めて高い効率で吸収される。すなわち、シリコ
ン層の表面から入射したXeClレーザ光は、約10ナ
ノメータの深さにおいて1/eまで強度が減衰する。す
なわち、シリコン膜に入射したレーザ光のエネルギの大
部分は、その表面側の厚さ10nmの領域で吸収され
る。従って、アモルファスシリコンの膜厚がこれよりも
厚い場合には、表面層で吸収されたエネルギが膜厚方向
に分散することにより、膜全体が加熱される。つまり、
膜厚がこれよりも厚くなるほどシリコン膜の単位体積当
たりのレーザのエネルギ量が低下することとなる。
3nmの範囲は、単位体積当たりの照射エネルギが極め
て高い場合に対応する。これは、図2において照射エネ
ルギが370mJ/cm2よりも高い領域、すなわち、
「課粒」が得られる条件に対応する。つまり、このよう
にシリコンの膜厚が薄い場合には、シリコン膜は極めて
高温に加熱溶融され、急冷されることより微細な結晶粒
である「課粒」が形成される。なお、膜厚が35nm未
満の場合には、330mJ/cm2のエネルギ密度でレ
ーザアニールを行うと、多結晶シリコン膜は溶発(アブ
レーション)してしまう。
前後まで厚くすると、シリコン膜の体積当たりの照射エ
ネルギは最適な量となり、結晶粒径が増大する。これ
は、図2の粒径のピークに対応する。
リコン膜の単位体積当たりの照射エネルギは低下し、加
熱が不十分となるために、粒径が小さくなる。これは、
図2の照射エネルギ密度が低い場合に対応する。
みると、シリコン膜厚が35〜43nmの場合に、突起
高さを20nm以下にすることができることが分かる。
つまり、上述した微細な結晶粒が得られる条件におい
て、突起の高さも抑制されていることが分かる。
非晶質シリコン膜13の膜厚を35〜43nmとすれ
ば、レーザ光によるアニール後の結晶粒径は0.15μ
m以下の「課粒」となり、突起の高さを20nm以下に
抑えることができる。
リコン膜の膜厚とレーザの照射量は、適宜決定すること
ができる。
に、TFT部と補助容量部とで異なる膜厚及び粒径の多
結晶シリコン膜13a、13bを形成した後に、図1
(c)に示したように、多結晶シリコン膜をパターニン
グして島切りする。さらに、ゲート絶縁膜14をTEO
S−SiOxにより形成する。ゲート絶縁膜14の膜厚
は約120nmとすることができる。
をMoW(モリブデン・タングステン)で形成する。補
助容量部は、粒径0.15μm以下の多結晶シリコン膜
(またはドープ膜)13bと絶縁膜14と補助容量線1
6とにより構成される。
ラーフィルタ、透明電極(ITO)などを積層し、対向
基板との間に液晶を封入することにより、最終的には、
図1(d)に示したような多結晶シリコン薄膜トランジ
スタ方式液晶表示装置を形成した。
表示装置の補助容量部の絶縁耐圧を評価し、従来のもの
と比較検討した。その結果、従来構造では電圧15ボル
トでBTS(Bias Temperature Stress)試験を行う
と、破壊(ショート)するものが現れるが、本発明の構
造では破壊するものはなかった。また、電圧15Vでの
リーク電流も従来の1/10以下に低減することができ
た。これらは、すべて、本発明による液晶表示装置にお
いては補助容量部のシリコン膜の表面の突起の発生が抑
制されていることに起因すると考えられる。
表示部の点欠陥について、初期状態と高温高湿試験(温
度70℃、湿度80%)後にそれぞれ評価した。以下の
数値は、表示部の点欠陥の数を表す。
顕著に低減することができた。これも、補助容量部にお
いて突起の発生を抑制したことに起因すると考えられ
る。
説明する。本実施形態においては、補助容量部のシリコ
ン膜の上にキャップ層を設けた状態でレーザアニールを
施すことを特徴とする。
液晶表示装置の要部構成を表す概略工程断面図である。
以下、本実施形態の液晶表示装置について、その製造工
程に沿って説明する。
基板11上にアンダーコート12を形成し、その上に非
晶質シリコン膜13を形成する。本実施形態におけるア
ンダーコート12および非晶質シリコン膜の形成方法や
形成条件は、前述した第1実施形態と同様とすることが
できる。また、非晶質シリコン膜13の膜厚も約50n
mとする。
ーザアニール時のキャップ層となる酸化膜210を堆積
する。次に、非晶質シリコン膜13の中の水素を脱離す
るために、約450℃において30〜60分間の熱アニ
ールを行う。
プ層210をパターニングし、レーザアニールを行う。
具体的には、補助容量部となる領域のキャップ層210
を図示しないレジストマスクで覆い、ウエットエッチン
グ(HF系)によりキャップ層210を選択的にエッチ
ング除去する。レジストを剥離した後に、XeClレー
ザを用いて結晶化を行う。この際に、キャップ層210
の厚みをレーザ光の透過率が最小となるように調節す
る。
ザ光の透過率との関係を表すグラフ図である。キャップ
層の上面と下面とで反射されるレーザ光成分が干渉を生
ずるために、レーザ光の透過率は、キャップ層の膜厚に
依存して周期的に変動する。
の膜厚Xは、XeClレーザ光の透過率が最小となるX
(nm)=105n(n=1,2,3・・・)に設定す
る。このようにすると、キャップ層210における透過
率が小さいので、キャップ層の下の領域は照射エネルギ
密度が低くなり、結晶粒を小さくすることができる。つ
まり、図2に示した照射エネルギと結晶粒径との関係に
おいて、単位面積当たりの照射エネルギすなわち照射量
を下げることにより結晶粒径が小さくなることに対応す
る。このようにして補助容量部のシリコン結晶粒径を小
さくすることにより、図3に関して前述したように、多
結晶シリコン膜の表面の突起の高さを効果的に抑制する
ことができる。
して形成した多結晶シリコン膜の粒径と照射エネルギと
の関係を示す。ここで、キャップ層がない部分(すなわ
ちTFT領域)についてのデータは、図2と同一のもの
である。前述したように、TFT部分の結晶粒径を0.
25μm以上とするためには、単位面積当たりの照射エ
ネルギを320〜355mJ/cm2とする必要があ
る。図7から、このエネルギ範囲において、キャップ層
がある部分(すなわち補助容量部)のシリコン粒径は
0.15μm以下になることがわかる。その結果とし
て、図3に関して前述したように、補助容量部の多結晶
シリコン膜表面の突起高さを20nm以下に抑えること
ができる。
(b)に示したように補助容量部にキャップ層210を
設けた状態でレーザアニールを行った後に、図5(c)
に示したように、キャップ層210を剥離し、図1
(c)及び(d)に関して前述したものと同様の工程を
経て同様の構成を有する液晶表示装置が完成する。な
お、本実施形態におけるキャップ層210は、除去せず
にそのまま絶縁膜として利用しても良い。
量部の耐圧やリーク電流などの点で優れた特性を示し
た。これは、本実施形態においては、キャップ層210
を被せた状態でレーザアニールを行うことにより、結晶
化の際の突起の成長をさらに効果的に抑制することがで
きるからであると考えられる。
プ層210の材料としては、ある程度の耐熱性と透光性
を有するものであれば良く、前述したし酸化シリコンの
他に、窒化シリコンやアルミナなどの各種の無機材料を
始めとして、その他金属や有機材料なども挙げることが
できる。その最適な膜厚についても、その屈折率を基に
して図6に例示したような関係を導出することにより求
めることができる。
り高い照射エネルギで結晶化しても小粒径を得ることが
できるが、キャップ層がある場合に高いエネルギで結晶
化すると、多結晶シリコン中に0.3μm程度のボイド
が多数発生してしまうので、低いエネルギで結晶化する
ことが望ましい。
説明する。本実施形態においては、補助容量部のシリコ
ン膜厚をTFT部よりも厚く形成することにより突起の
発生を抑制する。
液晶表示装置の要部構成を表す概略工程断面図である。
以下、本実施形態の液晶表示装置について、その製造工
程に沿って説明する。
基板11上にアンダーコート12、非晶質シリコン膜1
3を堆積する。ここで、ガラス基板11やアンダーコー
ト12の材料や条件などは前述した各実施形態と同様と
することができる。また非晶質シリコン膜13の膜厚
は、70〜100nm程度とする。そして、非晶質シリ
コン膜13中の過剰な水素を取り除くため500℃で1
時間程度の加熱を行う。
助容量部の部分を残し、他の部分の非晶質シリコン膜1
3の膜厚が50nmになるまでエッチングを行う。そし
て、波長308nmのXeClレーザ光をパルス幅25
ナノ秒で、例えば1ヶ所当たり25パルス照射されるよ
うに基板を走査しながらアニールする。このようなアニ
ールにより、図8(c)に示したように、TFT部分の
結晶粒径が約0.3μm程度のシリコン多結晶が得られ
る。これは、図2に示した結晶粒の大きい条件に対応す
る。
おいては、膜厚50nmにエッチングしたTFT領域の
多結晶シリコン膜表面の突起は最大のもので125nm
程度であったが、画素補助容量部を形成する(エッチン
グをしていない)領域の突起それは最大のものでも20
nm程度であった。
質シリコン膜の膜厚も50nmになるように、最初から
50nmの膜厚に成膜したサンプルも作製した。このサ
ンプルに同一の条件でレーザアニールを施したところ、
画素補助容量領域の表面突起高さは125nm程度であ
った。
リコン膜の膜厚を種々に変化させてレーザアニールを試
みた。
均結晶粒径が0.3μm程度になる照射エネルギーでレ
ーザアニールした時の、非晶質シリコン膜厚と最大突起
高さとの関係を表すグラフ図である。同図から、非晶質
シリコンの膜厚が厚くなるに従って突起は低くなり、膜
厚70nm以上において突起は20nm以下に抑制され
ることが分かる。これは、膜厚を厚くすることにより、
シリコン膜中の単位体積当たりのレーザのエネルギが低
下して加熱量が低下することに対応する。つまり、これ
は、図2において、照射エネルギ密度を320mJ/c
m2よりも低下させたことに対応する。その結果とし
て、結晶粒径が小さくなり、図3に示したように、突起
も低くなる。
の膜厚を50nm、補助容量部の非晶質シリコンの膜厚
を90nmとし、TFT部において粒径が約0.3μm
となるような条件でレーザアニールを施した。しかる後
に、図1に関して前述したような工程により液晶表示装
置を試作し、従来の構成による比較サンプルとともに特
性を評価し、以下に示す結果を得た。
パネル当たり5個の画素不良があったが、本実施形態に
より試作したパネルでは画素不良は認められなかった。
また、温度70℃−湿度80%の環境下で加速劣化試験
を行なった結果、比較用に作製した従来のパネルは時間
の経過とともに画素不良が増加したが、本実施形態によ
り試作したパネルでは画素不良は発生しなかった。
量部の突起の発生が極めて効果的に抑制され、耐圧が高
く、リーク電流が低く、極めて良好な初期特性及び信頼
性を有する液晶表示装置を実現できることが分かった。
形態について説明した。しかし、本発明はこれらの具体
例に限定されるものではない。例えば、各実施形態にお
ける非晶質シリコンの膜厚やレーザの波長、照射エネル
ギ密度、温度などの条件は、適宜決定することができ
る。
晶質シリコンをレーザアニールする例を示したが、これ
以外にも、多結晶シリコンをレーザアニールしても良
い。つまり、本発明は、非単結晶すなわち単結晶でない
シリコン膜をレーザアニールするすべての場合について
同様に適用し、同様の効果を得ることができる。
(d)に例示したものに限定されず、多結晶シリコンか
らなるTFTと補助容量部とを有するあらゆる液晶表示
装置について同様に適用し、同様の効果を得ることがで
きる。
リコンの膜厚に比べて補助容量部の膜厚を薄くすること
により、補助容量部のシリコンを微細な多結晶体とし、
突起の発生を極めて効果的に抑制することができる。そ
の結果として、耐圧が高く、リーク電流が小さく、点欠
陥が少ない液晶表示装置を提供することができるように
なる。
コン膜の上にキャップ層を設けた状態でレーザアニール
を施すことにより、補助容量部のレーザ照射量を抑制し
て、結晶粒を微細化し、突起の発生を抑制することがで
きる。その結果として、耐圧が高く、リーク電流が小さ
く、点欠陥が少ない液晶表示装置を提供することができ
るようになる。
リコン膜の膜厚をTFT部よりも厚くすることにより、
レーザの照射エネルギ密度を低下させ、結晶成長を抑制
して突起の発生を抑制することができる。その結果とし
て、耐圧が高く、リーク電流が小さく、点欠陥が少ない
液晶表示装置を提供することができるようになる。
性能且つ高信頼性を有する液晶表示装置を高い歩留まり
で提供することができるようになり、産業上のメリット
は多
置の要部構成を表す概略工程断面図である。
ラフ図である。
係を表すグラフ図である。
ーザアニール後の結晶粒径及び突起高さの関係を表すグ
ラフ図である。
の要部構成を表す概略工程断面図である。
との関係を表すグラフ図である。
多結晶シリコン膜の粒径と照射エネルギとの関係を示
す。
の要部構成を表す概略工程断面図である。
0.3μm程度になる照射エネルギーでレーザアニール
した時の、非晶質シリコン膜厚と最大突起高さとの関係
を表すグラフ図である。
ある。
Claims (11)
- 【請求項1】薄膜トランジスタと、補助容量部と、を備
えた液晶表示装置であって、 前記薄膜トランジスタと前記補助容量部のそれぞれは、
多結晶シリコン層を有し、 前記補助容量部が有する前記多結晶シリコン層の表面に
形成された突起は、前記薄膜トランジスタが有する前記
多結晶シリコン層の表面に形成された突起よりも低いこ
とを特徴とする液晶表示装置。 - 【請求項2】前記薄膜トランジスタが有する前記多結晶
シリコン層の結晶粒径の平均値は、前記補助容量部が有
する前記多結晶シリコン層の結晶粒径の平均値よりも大
きいことを特徴とする請求項1記載の液晶表示装置。 - 【請求項3】前記補助容量部が有する前記多結晶シリコ
ン層の結晶粒径の平均値は、0.15μm以下であるこ
とを特徴とする請求項1記載の液晶表示装置。 - 【請求項4】前記薄膜トランジスタが有する前記多結晶
シリコン層の結晶粒径の平均値は、0.25μm以上で
1μm以下であることを特徴とする請求項1記載の液晶
表示装置。 - 【請求項5】前記薄膜トランジスタが有する前記多結晶
シリコン層の膜厚は、前記補助容量部が有する前記多結
晶シリコンの膜厚と異なることを特徴とする請求項1記
載の液晶表示装置。 - 【請求項6】基板上の薄膜トランジスタを形成すべき部
分に第1の膜厚を有する非単結晶シリコン膜を、基板上
の補助容量部を形成すべき部分に前記第1の膜厚とは異
なる第2の膜厚を有する非単結晶シリコン膜をそれぞれ
形成する工程と、 前記第1の膜厚を有する前記非単結晶シリコン膜と前記
第2の膜厚を有する前記非単結晶シリコン膜のそれぞれ
にレーザ光を照射し、前記第2の膜厚を有する非単結晶
シリコン膜と比べて前記第1の膜厚を有する非単結晶シ
リコン膜の方が大きな結晶粒径を有するように多結晶化
する工程と、を備えたことを特徴とする液晶表示装置の
製造方法。 - 【請求項7】前記第1の膜厚は、前記第2の膜厚よりも
大きく、 前記多結晶化する工程において、前記第2の膜厚を有す
る非単結晶シリコン膜に課粒を生じさせることを特徴と
する請求項6記載の液晶表示装置の製造方法。 - 【請求項8】前記第1の膜厚は、前記第2の膜厚よりも
小さく、 前記多結晶化する工程において、前記第1の膜厚を有す
る非単結晶シリコン膜に課粒を生じさせないように前記
レーザ光を照射することを特徴とする請求項6記載の液
晶表示装置の製造方法。 - 【請求項9】基板上に非単結晶シリコン膜を堆積し、 前記非単結晶シリコン膜のうちの薄膜トランジスタを形
成すべき部分における照射エネルギが前記非単結晶シリ
コン膜のうちの補助容量部を形成すべき部分における照
射エネルギよりも大きく、且つ前記薄膜トランジスタを
形成すべき部分において課粒が発生しないように、前記
非単結晶シリコン膜にレーザ光を照射して多結晶化する
工程と、 を備えたことを特徴とする液晶表示装置の製造方法。 - 【請求項10】前記補助容量部を形成すべき部分におけ
る前記非単結晶シリコン膜の上に選択的にキャップ層を
設けた状態で前記レーザ光を照射することを特徴とする
請求項9記載の液晶表示装置の製造方法。 - 【請求項11】前記キャップ層は、酸化シリコンからな
り、その膜厚X(ナノメータ)は、式X=105n
(但し、nは自然数)により表されることを特徴とする
請求項10記載の液晶表示装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29217498A JP2000122088A (ja) | 1998-10-14 | 1998-10-14 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29217498A JP2000122088A (ja) | 1998-10-14 | 1998-10-14 | 液晶表示装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000122088A true JP2000122088A (ja) | 2000-04-28 |
Family
ID=17778528
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29217498A Pending JP2000122088A (ja) | 1998-10-14 | 1998-10-14 | 液晶表示装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000122088A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043383A (ja) * | 2000-07-27 | 2002-02-08 | Sony Corp | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
JP2002072248A (ja) * | 2000-08-24 | 2002-03-12 | Toshiba Corp | 液晶表示装置 |
-
1998
- 1998-10-14 JP JP29217498A patent/JP2000122088A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002043383A (ja) * | 2000-07-27 | 2002-02-08 | Sony Corp | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
JP4556302B2 (ja) * | 2000-07-27 | 2010-10-06 | ソニー株式会社 | 薄膜トランジスタ製造システム及び方法、ポリシリコン評価方法及びポリシリコン検査装置 |
JP2002072248A (ja) * | 2000-08-24 | 2002-03-12 | Toshiba Corp | 液晶表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100817879B1 (ko) | 반도체장치 제작방법 | |
TW558743B (en) | Peeling method and method of manufacturing semiconductor device | |
US7038241B2 (en) | Channel-etch thin film transistor | |
TWI374546B (en) | Method of manufacturing thin film transistor, thin film transistor, and display unit | |
US8466015B2 (en) | Thin film transistors in pixel and driving portions characterized by surface roughness | |
KR20130023021A (ko) | 실리콘 박막의 결정화 방법 및 실리콘 tft 장치의 제조 방법 | |
JPH03244136A (ja) | 薄膜トランジスタの製造方法 | |
JP4520294B2 (ja) | ボトムゲート型tftを備えた電子装置を製造する方法 | |
KR100661104B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
KR100697497B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JPH06163401A (ja) | 多結晶シリコン層の形成方法およびそれを用いた多結晶シリコン薄膜トランジスタ | |
US5567967A (en) | Semiconductor device having a crystallized island semiconductor layer | |
US7015122B2 (en) | Method of forming polysilicon thin film transistor | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
JP2009290168A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置 | |
JP2003007719A (ja) | 薄膜トランジスタおよびそれを用いた表示装置 | |
JP2000122088A (ja) | 液晶表示装置およびその製造方法 | |
JPH0697073A (ja) | 多結晶シリコン層の形成方法及びそれを用いた多結晶シリコン薄膜トランジスタ | |
JP4256087B2 (ja) | 半導体装置の作製方法 | |
JP3238072B2 (ja) | 薄膜トランジスタ | |
KR20100065739A (ko) | 전자 디바이스의 제조방법 | |
JPH05190451A (ja) | 半導体素子の製造方法 | |
JP3153203B2 (ja) | アクティブマトリクス型液晶表示装置 | |
KR20110075518A (ko) | 어레이 기판의 제조방법 | |
JP3126654B2 (ja) | アクティブマトリクス型液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051006 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070427 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080627 |