JP4520294B2 - ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 - Google Patents

ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 Download PDF

Info

Publication number
JP4520294B2
JP4520294B2 JP2004502364A JP2004502364A JP4520294B2 JP 4520294 B2 JP4520294 B2 JP 4520294B2 JP 2004502364 A JP2004502364 A JP 2004502364A JP 2004502364 A JP2004502364 A JP 2004502364A JP 4520294 B2 JP4520294 B2 JP 4520294B2
Authority
JP
Japan
Prior art keywords
gate
layer
amorphous silicon
active
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004502364A
Other languages
English (en)
Other versions
JP2005524978A (ja
Inventor
ナイジェル、ディー．ヤング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TPO Hong Kong Holding Ltd
Original Assignee
TPO Hong Kong Holding Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TPO Hong Kong Holding Ltd filed Critical TPO Hong Kong Holding Ltd
Publication of JP2005524978A publication Critical patent/JP2005524978A/ja
Application granted granted Critical
Publication of JP4520294B2 publication Critical patent/JP4520294B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴと称する）に係わり、特に、各々が、ゲートと、ゲート絶縁層と、ゲートの上に重なるポリシリコンアクティブ層とを有する多結晶シリコン（以下、ポリシリコンと称する）ボトムゲート型ＴＦＴに関する。この装置は、例えば、アクティブマトリクス表示装置、検出アレイ、または、薄膜データ記憶装置でよい。本発明は、また、このようなボトムゲート型ＴＦＴを含む電子装置を製造する方法に関する。
参照文献として米国特許第５，１３０，８２９号に記載されている通り、アクティブマトリクス方式フラットパネルディスプレイにおけるアドレッシング回路のように大面積の電子アプリケーション用ポリシリコンＴＦＴを開発することへの関心が高まっている。一般に、ポリシリコンＴＦＴは、アモルファスシリコンアクティブ層を用いて製作されたＴＦＴよりも速いアドレッシング速度を提供する。ポリシリコンアクティブ層は、従来、例えば、レーザによってアモルファスシリコン層を溶融し、冷却して多結晶構造に改質させることを可能とするアニーリングプロセスによって形成される。ＴＦＴのアレイの場合、アクティブ層は、アニーリングプロセスの前後のいずれかで、ＴＦＴごとに個別のアクティブアイランドにパターニングされる。レーザアニーリングによるシリコンの多結晶化のより詳しい説明は、参照文献として、S. D. Brotherton等による論文「レーザ結晶化ポリシリコン薄膜トランジスタにおける溶融深さの影響（Influence of melt depth in laser crystallized poly−Si thin film transistors）」、（ジャーナル・オブ・アプライド・フィジックス（Ｊ． Ａｐｐｌ． Ｐｈｙｓ）、８２（８）、ページ４０８６〜４０９４、１９９７年）に記載されている。
この記述の目的のため、文言「アモルファス」は、構成原子が無秩序に位置する材料に関係する。文言「多結晶」は、構成原子の規則正しい繰り返し格子構造を有する複数の単結晶を含む材料に関係する。これは、特に、アモルファスシリコンを溶融し冷却することにより一般に形成される多結晶シリコン、すなわち、ポリシリコンに関連する。ポリシリコンの典型的な粒子サイズは０．１μｍ〜５μｍにある。しかし、ある種の条件下で結晶化されると、シリコンは、典型的に０−０．５μｍの微視的スケールの粒子サイズになり得る。文言「微結晶（microcrystalline）」は微視的スケールの粒子サイズを有する結晶材料に関係する。
低閾値電圧を有するＴＦＴの製造には特に関心が高い。このような装置を備えた回路は、より低い電圧で動作可能であり、それらのサイズは小さいため、より高速で動作可能である。低閾値電圧は、ＴＦＴのゲートとポリシリコンアクティブ層との間に形成されたゲート絶縁層、すなわち、誘電体の厚さを薄くすることにより実現可能である。しかし、ゲート絶縁層が薄くなると、ゲート絶縁層の表面とそれに隣接した層の表面との間の界面の滑らかさがより強く要求される。
アモルファスシリコン層を多結晶化するために必要なアニーリングプロセスは、その上面を著しく粗くする。これについては、参照文献としてMcCulloch等による論文、アプライド・フィジックス・レター（Ａｐｐｌ Ｐｈｙｓ Ｌｅｔｔ）、（６６，１６，ページ２０６０〜２０６２、１９９５年）に詳述されている。
ゲートがアクティブ層の上に重なるトップゲート型装置では、アクティブ層の粗面化された上面はゲート絶縁層に隣接する。これは薄いゲート絶縁層の使用を制限する。なぜならば、界面における変形は電気的破壊を引き起こす弱いスポットの原因になるからである。
アクティブ層がゲートの上に重なり、アクティブ層の粗面化された（上）表面がゲート絶縁層から離れているボトムゲート型ＴＦＴ装置は、より薄いゲート絶縁層を使用することに関してトップゲート型装置よりも適しているだろうと考えるかも知れない。しかし、下にあるゲートの表面の粗さはまた制限要因になり得る。例えば、アルミニウムのような金属から形成されたゲートは、アニーリングプロセス中に上方の層を介して伝わる熱に晒されるとき、変形若しくは溶融することが知られている。このプロセス中に、最初にアモルファスシリコンとして形成されたアクティブ層には、層の厚さの全体に亘ってシリコンを溶融するエネルギービームが照射される。ゲート材料は、完全な状態でこのアニーリングプロセスを切り抜けなければならない。しかし、従来から使用されているいくつかの金属の融点は低いので、ゲートは、溶融若しくは蒸発してしまう可能性がある。これは、金属ゲートの上面がゲート絶縁層の中へ達するまで粗くなり、ＴＦＴの電気的ブレークダウンを引き起こす「スパイク現象」の原因となるヒロックの形成につながる。また、デバイスの積層内の層間の機械的特性の違いは、加熱、機械的ストレス、または、接着不良によるゲートの剥離を引き起こす。
参考資料としてここに内容が含まれる米国特許第６，０２５，２１８号は、金属膜および伝導性のより低い膜を含む層状ボトムゲート型電極を有するＴＦＴ装置を製造する方法を記載している。米国特許第６，０２５，２１８号に記載された実施形態では、ゲートは、金属膜と、アモルファスシリコンを含む半導体膜と、を有する層状導体により構成される。絶縁膜は、層状導体の少なくとも一部分を覆い、半導体アイランドの下方に延びている。半導体膜は、アイランドの半導体材料の結晶化の間に、層状導体の金属膜をエネルギービームから保護すると考えられている。しかし、微視的スケールでは、薄膜金属は、堆積中に多数の分離した結晶が形成される結果として、その金属膜に多結晶性を与える粗面を有する。金属膜の粗さの垂直スケールは膜の厚さの１０〜２５％になり得る。さらに、薄い金属膜はピンホール状にもなり得る。さらに重要な点は、一の粒子から他の粒子への表面の変化は非常に角張っている（曲率＝ｄ２ｙ／ｄｘ２の値は大きく、ここで、ｙは２次元モデルの縦方向パラメータであり、ｘは横方向パラメータである。）。これは、米国特許第６，０２５，２１８号にあるように、半導体層によって保護されていても、上に重なる薄いゲート絶縁層を通して電気的ブレークダウンを引き起こすような局部的な高電界点を生じさせるカバレージの問題の原因になり得る。
本発明の目的は、より薄いゲート絶縁層を使用することに付随する上記の問題を少なくとも部分的に解決する、ボトムゲート型ポリシリコンＴＦＴを備えた電子装置の改良された製造方法を提供することである。
本発明の一つの特徴によれば、ボトムゲート型ＴＦＴを備えた電子装置を製造する方法が提供され、この方法は、
ゲートを決定するドープトアモルファスシリコンゲート層を基板に形成するステップと、
前記ゲートの上にゲート絶縁層を形成するステップと、
前記ゲート絶縁層の上に前記ゲートの少なくとも一部に重なるようにアモルファスシリコンアクティブ層を形成するステップと、
前記アモルファスシリコンアクティブ層および前記アモルファスシリコンアクティブ層で覆われていない前記ゲート層の部分にエネルギービームを照射することによって、前記アモルファスシリコンアクティブ層によって覆われていない前記ゲート層の部分をポリシリコンアクティブ層にすると共に、前記アモルファスシリコンアクティブ層によって覆われていない前記ゲート層の部分を多結晶化するステップとを含む。
これにより、低閾値電圧を有する改良されたボトムゲート型ＴＦＴが得られる。ゲート層にドープトアモルファスシリコンを使用することにより、低い閾値電圧を有するＴＦＴに望まれているように、滑らかな膜を基板の上に直接堆積させ、上に重なるゲート絶縁層と滑らかな界面を得ることが可能になる。ドープトアモルファスシリコンは、従来ゲートとして使用されてきた殆どの金属よりも高い融点を有する。したがって、このゲート材料は、この層が加熱されたとしても、アニーリングプロセス中に変形する可能性は少ないので、スパイク現象を生じさせるヒロック形成の危険性が低減される。このゲート材料の機械的特性はデバイスの積層における他の層の機械的特性と類似している。有利なことには、これにより、加熱時のゲートの層間剥離の危険性が低下する。
アモルファスシリコンアクティブ層のアニーリングは、アニーリングプロセス中のゲート層材料の加熱の結果として、固相結晶化によって少なくともゲート層の上面領域を微結晶化することができる。微結晶層の表面は滑らかな状態に保たれる。有利なことには、これはゲート層材料の導電率を増加させる。
ドープトアモルファスシリコンゲート層はアモルファスシリコンアクティブ層によって完全に覆う必要はなく、一部が残されてエネルギービームに照射されてもよい。ゲート層の露出した部分は、次に、アニーリングプロセスによって多結晶化する。有利なことには、これは、例えば、ゲートへの接続部の抵抗を減少させ、ゲートの充電時間を短縮することが可能とするように用いられ得る。
好ましくは、ゲートのエッジは、基板に向かって外方へ傾斜するようにテーパーを付けられている。これは、ステップカバレージの問題を回避し、ゲート絶縁層によるゲートの良好なカバレージを保証する。これは、かなり薄いゲート絶縁層を使用するときに特に重要である。好ましくは、ゲートの少なくとも一つのテーパーをつけられたエッジと基板との間に形成される角度は、１０度〜３０度である。ドライエッチングは、例えば、テーパーをつけられたエッジを形成するため使用される。
ゲート絶縁層は、シリコン酸化物、シリコン窒化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、ハフニウム酸化物、ジルコニウム酸化物、これらの材料のうちのいずれかの合金、または、高誘電率を有するその他の適切な材料を含む。
好適な一実施形態では、ドープトアモルファスシリコンゲート層の厚さは５ｎｍ〜１０ｎｍであり、ゲート絶縁層の厚さは１ｎｍ〜４０ｎｍであり、アモルファスシリコンアクティブ層の厚さは１０ｎｍ〜１００ｎｍである。有利なことには、ゲート絶縁層は、使用できるＴＦＴに対して実施可能であるゲート絶縁層と同じ薄さに作られ、１ｎｍ〜５ｎｍの範囲の厚さを有する。これは、低電力アクティブマトリクス方式装置のアレイに使用するときに特に有利である低閾値電圧をＴＦＴに与える。また、ＴＦＴのサイズは、より高解像度のアクティブマトリクス方式装置を製作できるように縮小可能である。
この方法は、ポリシリコンアクティブ層の少なくとも一部に重なるトップゲートを形成するステップをさらに含む（トップゲートは、例えば、コンタクトホールを介してボトムゲートと接触する）。これは、対応したシングルゲート型ＴＦＴよりも高いオン電流および低いオフ電流と共に、さらに低い閾値電圧を与えるデュアルゲート型ＴＦＴを実現する。
電子装置は、液晶ディスプレイ、エレクトロルミネッセントディスプレイ、センサアレイ、または、データ記憶装置のようなアクティブマトリクス方式装置用のアクティブプレートを含む。アクティブプレートは、ロウ（行）およびカラム（列）に配置されたＴＦＴのアレイを含んでよい。このような目的のため、上記方法は、ロウの導体の組を形成するステップをさらに含み、各ロウの導体は同一行内の複数のゲートに接触する。これらは、ゲート層と基板との間に位置するように、ゲート層の前に形成してよい。或いは、これらのロウ導体は、ＴＦＴ上に形成され、コンタクトホールを介してそれぞれに対応したゲートと接触していてもよい。アクティブプレート内の各ロウ導体は、対応したロウ内のＴＦＴのゲートにアドレス信号を供給するアドレス導体として機能し得る。これらのロウ導体は、ドープトアモルファスシリコンゲート層により形成されたロウ導体をバックアップするために、独立に、若しくは、付加的に役立つ。
以下、添付図面を参照して本発明の例を詳細に説明する。
添付図面は略図であり、その縮尺通りではないことに注意する必要がある。これらの図面中の部分の相対的な寸法および比率は、図面の明解さおよび利便性のためにサイズが拡大または縮小されて示されている。同じ参照番号は全図面を通じて同一若しくは類似の部品を示すために使用される。
図１に部分的に示されたアクティブプレート１０は、ロウおよびカラム状に配列されたＴＦＴ１２のアレイを含み、各ＴＦＴは、交差するロウ導体１４とカラム導体１６の組の交点に位置する。明解さのため４個のＴＦＴ１２だけが図示されているが、アクティブプレート１０は数百本のロウおよびカラムを備えている。アクティブプレートは、例えば、対応した表示画素のアレイを有するアクティブマトリクス方式表示装置のようなアクティブマトリクス方式装置の一部を構成し、この各表示画素はアクティブプレート１０のＴＦＴを伴っている。一例として、図１に示されたアクティブプレート１０は、液晶（ＬＣ）セルのアレイを有するアクティブマトリクス方式液晶ディスプレイ（ＡＭＬＣＤ）の一部を構成し、このＬＣ材料の層はアクティブプレート１０と共通電極を搭載するパッシブプレート（図示せず）との間に挟まれている。各セルには、アクティブプレート１０に搭載され、それぞれのＴＦＴ１２に接続された付随する画素電極１８を有する。このように、各ＬＣセルに印加される電圧、すなわち、各画素電極１８と共通電極との間に印加される電圧は、それに伴うＴＦＴ１２によって制御可能である。この回路の一般的な動作、および、表示画素が駆動される方式は、例えば、この点に関するさらなる情報のため参照される米国特許公開第５１３０８２９号に記載されているように、従来の手法に従う。
ＴＦＴ１２は電界効果トランジスタ（ＦＥＴ）であり、各ＴＦＴは、それに付随するカラム導体１６に接続されたソース領域２２と、付随する画素電極１８に接続されたドレイン領域２４と、付随するロウ導体１４に接続されたゲート２６と、ソース領域とドレイン領域との間に広がり、かつ、ゲート２６の上に重なるチャネルをもたらすポリシリコンアクティブ層２８と、を有する。
図１は本発明の２つの代替的な実施形態を例示するために非常に概略的な態様で記載されている。
図２Ａ−２Ｄは、本発明による方法によって製造された装置の第１の実施形態の種々の製造段階における図１のラインＩＩ−ＩＩに沿った断面図である。図３は、同じ装置のラインＩＩＩ−ＩＩＩに沿った断面図である。この回路は、例えば、ＣＶＤ法によって基板３０に堆積された種々の絶縁層、導電層および半導体層のこの堆積とフォトリソグラフィックによるパターニングとを含む従来の薄膜処理技術を用いて形成される。アレイ内のＴＦＴは、共通の堆積層を用いて同時に形成される。
図３をまず参照すると、金属ロウ導体１４の組は、例えば、アルミニウムの金属層を堆積し、パターニングすることによって基板３０上に形成される。基板３０は、ここでは、ガラスから成るが、ポリマ、紙または水晶のようなその他の絶縁材料を使用してもよい。金属またはシリコンのような非絶縁材料は、少なくともそれらの上面が絶縁性にされているならば、使用してもよい。
次に、図２Ａおよび図３を参照すると、ドープトアモルファスシリコンゲート層２６’は基板上に形成され、このゲート層は、滑らかな上面を有し、かつ、ゲート２６を決定する。ゲート２６は、各ＴＦＴに対して、ドープト（例えば、ｎ＋）アモルファスシリコンの層を、５ｎｍ〜１０ｎｍの厚さまで、基板３０の上と、金属ロウ導体１４および組内のその他のロウ導体１４の上に直接的に堆積することによって形成される。この層は、次に、それぞれの金属ロウ導体１４を覆う部分、および、それに付随するロウ導体から外向きに突出する一体的な拡張部の形態でゲート２６を設ける部分を残すようにパターニングされる。ゲート２６は、次に、例えば、ドライエッチプロセスを使用してテーパーエッチングされ、その結果として、ゲートは基板の方に向かうエッジが外方へ傾斜する。ゲートのテーパーをつけられたエッジと基板との間に形成される角度は１０度〜３０度である。これにより、上に重なる層の良好なカバレージが容易に実現される。
これに続いて、実質的に均一な厚さのゲート絶縁層３２が、図２Ｂに示されるように、ゲート２６の上に形成される。これは、薄い絶縁層を１ｎｍ〜４０ｎｍの範囲内の厚さまで、好ましくは、１ｎｍ〜５ｎｍの厚さまで、基板の表面全体に亘って堆積することにより行われる。ドープトアモルファスシリコンゲートの上面の滑らかさは、比較的薄いゲート絶縁層の使用を可能にする。ゲート絶縁層は、シリコン酸化物、シリコン窒化物、タンタル酸化物、アルミニウム酸化物、チタン酸化物、ハフニウム酸化物、ジルコニウム酸化物、または、高誘電率を有するその他の適切な材料を備えている。代替的に、ゲート絶縁層は、擬似二元合金、または、これらの材料のうちのいずれか２つ以上の組み合わせを備えている。
次に、真性（アンドープト）アモルファスシリコンアクティブ層２８’は、ゲート絶縁層３２の上に形成され、図２Ｃに示されるように、１０ｎｍ〜１００ｎｍ、好ましくは、約４０ｎｍの厚さまで基板３０の上にこの層を堆積することにより、ゲート２６の少なくとも一部の上に重畳する。各ＴＦＴのソースおよびドレイン領域２２および２４は、次に、例えば、マスク層を用いて、アモルファスシリコン層２８’のそれぞれの領域にドーピングすることによって形成される。アモルファスシリコンアクティブ層２８’は、次に、ポリシリコンアクティブ層２８を形成するためアニーリングされる。このようなポリシリコンを形成するためのアモルファスシリコンのアニーリングは周知であり、この点に関して従来の方法が使用可能である。典型的に、エネルギービーム１００は、アモルファスシリコン層２８’の表面を照射し、その層の厚み全体を加熱する。エネルギービーム１００は、エキシマレーザによって発生された紫外線波長のパルス状のレーザビームを含む。紫外線波長のパルス状のレーザビーム１００は、このパルス状のレーザエネルギーの吸収によって加熱されるとき、シリコン層２８’内のその吸収深さを制御可能であり、また、この層の溶融深さを制御可能であるという公知の効果を有する。有用なレーザ波長は、ＫｒＦレーザによる２４８ｎｍ、または、ＸｅＣｌレーザによる３０８ｎｍの波長、または、ＸｅＦレーザによる３５１ｎｍの波長である。
ゲート２６のドープトアモルファスシリコン材料は、アモルファスシリコン層２８’の融点と類似した融点を有する。したがって、溶融深さは、アモルファスシリコン層２８’のほぼ全部の厚さがゲート２６を溶融させることなく、すなわち、層間剥離の危険性を伴うことなく、溶融されるように選択される。冷却時に、アモルファスシリコン層２８’は、図２Ｄに２８で示されるように多結晶化し、典型的に、アモルファスシリコン膜がこの手法でレーザを使用して結晶化される場合のように、その上面は粗面化される。ポリシリコンアクティブ層２８は、次に、図２Ｄおよび図３に示されるように、ＴＦＴのアクティブ層アイランドを構成するＴＦＴの場所でゲート２６の上に広がるそれぞれの部分を残すためにパターニングされ、そのそれぞれはゲートの両側にソース領域２２およびドレイン領域２４を有する。
図４は、基板３０上のゲート層２６’、および、上記の方法を使用して堆積されアニーリングされたパターニング後ポリシリコン層２８の一部の非常に拡大された走査型電子顕微鏡（ＳＥＭ）の斜視画像を示す。ＳＥＭ像は表面トポグラフィだけを表していることがわかるであろう。暗い縞４２は、パターニング後アクティブアイランド２８を側面から見たところであり、層の相対的な厚さを示している。ゲート層２６’は、レーザアニーリングプロセスのコンディションに晒された後であっても、依然として滑らかであることがわかる。ポリシリコン層２８の粗い（上）表面も確認することができる。
アモルファスシリコン層２８’のアニーリングは、ゲート層の間接的な加熱による固相結晶化によって、少なくともゲート層２６’の上面領域を微結晶化させる。しかし、これは、ゲート２６の導電性を改善するために有用である。
ゲート層にアモルファスシリコンを使用することによって確実にされるゲート２６とゲート絶縁層３２との間の滑らかな界面によって、例えば、数ナノメートルの厚さのより薄いゲート絶縁層を使用可能となり、これにより、ＴＦＴの閾値電圧を低下させることができる。
比較的厚い絶縁層３４は、次に、基板全体の上に堆積される。これは、特に、完成した構造体内で、ロウ導体１４をカラム導体１６からそれらの交差する点において隔離するように作用する。コンタクトホール３６は、次に、各ＴＦＴ１２のポリシリコンアクティブアイランド２８のソースおよびドレイン領域２２および２４まで絶縁層３４内を下方へ形成される。これに続いて、金属膜、例えば、アルミニウムが基板の上に堆積され、金属カラム導体１６の組と画素電極１８の組の両方を形成するためパターニングされる。反射型ＡＭＬＣＤの場合、カラム導体１６および画素電極１８は、アルミニウムのような反射性材料で形成される。透過型ＡＭＬＣＤの場合、ＩＴＯのような透明導電性材料が使用される。各カラム導体１６は、それぞれのコンタクトホール３６を介して、同じカラム内のＴＦＴのソース領域２２と接触する。各画素電極１８は、それぞれのコンタクトホール３６を介して、そのそれぞれのＴＦＴのドレイン領域２４と接触する。これにより、アクティブマトリクス方式装置用のアクティブプレート１０のＴＦＴの製造が完了する。
図５は、本発明による方法によって製造された装置の第２の実施形態における図１のラインＩＩＩ−ＩＩＩに沿った断面図である。ゲート層２６’、ゲート絶縁層３２およびアモルファスシリコン層２８’の堆積およびパターニングは、上記の第１の実施形態における堆積およびパターニングと同じ方式で実行される。しかし、本実施形態では、アモルファスシリコン層２８’は、アニーリングプロセスの前にアイランドにパターニングされる。
図５を参照すると、アモルファスシリコン層２８’は、ＴＦＴの各場所でゲート２６の上に広がるＴＦＴのアクティブアイランドを構成するそれぞれの部分を残すようにパターニングされる。これに続いて、第１の実施形態における１００に対応するイオンビームが基板の方へ向けられる。第１の実施形態の場合と同様に、エネルギービームは、好ましくは、レーザビームである。ゲート材料は、アモルファスシリコンアイランド２８’のそれぞれの融点と類似した融点を有する。したがって、溶融深さは、好ましくは、各アモルファスシリコンアイランド２８’のほぼ全体の厚さがゲート２６を溶融することなしに溶融されるように選択される。上記のように、冷却時、シリコンアイランド２８は、この場合には粗面化された上面を有する多結晶になる。しかし、アニーリングプロセスは、アモルファスシリコンアクティブ層（アイランド）によって覆われていないゲート層２６’の部分を多結晶化する。したがって、ポリシリコンアイランド２８の上面、および、ゲート層の露出したエリアは、レーザアニーリングによって粗面化される。金属ロウ導体１４の表面も、また、レーザからの熱によって変形する。図５に示されるように、これは、これらのロウ導体の機能にあまり影響を与えない。図６は、アモルファスシリコン層２８’がアニーリングプロセスの前にパターニングされた装置の非常に拡大された部分的なＳＥＭの斜視画像を表す。図４の場合と同様に、ゲート層２６’の一部およびその上に重なるポリシリコンアイランド２８を確認することができる。しかし、本例では、ゲート層２６’の露出した部分は部分的に多結晶であり、粗面化された表面が６２に現れている。ポリシリコンアイランド２８の下にあるゲート２６（図６では見えない）はアモルファスのままであり、または、少なくとも部分的に微結晶化し、表面は滑らかである。
図５を再度参照すると、アニーリングプロセスの後に、比較的厚い絶縁層３４が基板全体の上に堆積されている。これは、完成した構造体においてロウ導体１４をカラム導体１６から分離するために役立つ。第１の実施形態と同様に、コンタクトホール３６が次に、各ＴＦＴ１２のポリシリコンアクティブアイランド２８のソースおよびドレイン領域まで絶縁層３４内に下方へ形成される。
第１の実施形態で形成されたものに加えて、コンタクトホール３７がそれぞれのゲート２６に接触するように各ＴＦＴのゲート層２６’まで下方に向かって形成される。例えば、アルミニウムまたはＩＴＯから成る導電性膜は、次に、各ＴＦＴのカラム導体１６、画素電極１８および上部ゲート５６を形成するために、堆積され、パターニングされる。トップゲート５６は、少なくともポリシリコンアクティブ層２８およびボトムゲート２６の一部分の上に重なり、絶縁層３４はこの第２のゲートのためのゲート絶縁層として役立つ。
トップゲート５６は、カラム導体１６と同じ堆積層から形成することができるので、第１の実施形態と比較したときに、余分な堆積ステップは無い。トップゲートはコンタクトホール３７を介してボトムゲートと接触する。これにより、ロウおよびカラム状に配列されたデュアルゲート型ＴＦＴのアレイを有するアクティブプレート１０が得られる。この付加的なゲートを各ＴＦＴに含めることにより、装置の動作特性が改善される。
ゲート層２６’は、上記の２つの実施形態では金属ロウ導体１４の上に重なるが、このことは不可欠ではない。その代わりに、ゲート層２６’は、単に、金属ロウ導体１４の上に広がり、かつ金属ロウ導体１４と接触するゲート２６を備えてもよい。或いは、金属ロウ導体の組は、ＴＦＴの完成後にアクティブプレートの一番上に形成し、カラム導体１６および画素電極１８から絶縁させ、さらなる一連のコンタクトホールを介してそれぞれのロウにおいて複数のゲート２６と接触させてもよい。
図７は、本発明による方法によって製造されたアクティブマトリクス方式液晶ディスプレイ（ＡＭＬＣＤ）装置の簡略化された概略回路図である。この装置は、本発明により製造され、ロウおよびカラム状に配列されたボトムゲート型ＴＦＴ１２のアレイを有するアクティブプレート１０を含む。アクティブプレートは、また、ロウ導体１４およびカラム導体１６と画素電極１８を搭載し、それらのそれぞれは付随するＴＦＴ１２に接続されている。液晶（ＬＣ）材料の層は、アクティブプレート１０と、ＴＦＴのアレイに対応した表示画素のアレイを形成するパッシブプレート７０との間に挟まれている。画素電極１８はＬＣ層に隣接したアクティブプレートの表面に搭載される。パッシブプレートは、絶縁基板を含み、ＬＣ層に隣接したその内面に透明な導電層、例えば、ＩＴＯを搭載し、この導電層は、ＬＣセル７２のアレイのエリアに対応した表示エリアの上に連続的に広がり、表示画素のための共通電極としての機能を果たす。各画素は、ロウアドレス回路７４およびカラムアドレス回路７６によって、それぞれロウ導体１４およびカラム導体１６を介して、アドレス指定される。アドレス回路は、図７に示されるようにアクティブプレート１０から離れた場所に置かれてもよく、または、基板３０に集積化されてもよく、画素アレイのＴＦＴに類似したＴＦＴにより形成され、同時に製作され得る。
上記の実施形態はＡＭＬＣＤに関連して記載されているが、本発明は、エレクトロルルミネッセンスディスプレイ、電気泳動ディスプレイ、および、エレクトロクロミックディスプレイのような他のアクティブマトリクス方式表示装置に同様に適用可能である。本発明は、センサアレイ装置のようなその他の種類のアクティブマトリクス方式アレイ装置にも適用可能である。このセンサアレイ装置では、マトリクス検出素子が、例えば、画像検出アレイ装置における光学検出素子、または、タッチ若しくは指紋検出アレイ装置における圧力若しくは容量性検出素子を備え、尚且つ、検出素子のマトリクスアレイがＴＦＴとロウ導体およびカラム導体の組とによって同様にアドレス指定される。
以上の開示内容を読むことにより、その他の変形が当業者に明らかになるであろう。このような変形は、ボトムゲート型ＴＦＴとそれらのコンポーネント部品を含む電子装置の分野において既に公知であるその他の特徴および上記の特徴の代わりに、または、上記の特徴に加えて使用されるその他の特徴をも含む。
本発明による方法によって製造されたアクティブマトリクス方式装置のアクティブプレートの一実施形態の部分的な概略平面図である。 本発明による方法によって製造された装置の第１の実施形態の種々の製造段階での図１のラインＩＩ−ＩＩにおける断面図である。 本発明による方法によって製造された装置の第１の実施形態の図１のラインＩＩＩ−ＩＩＩにおける断面図である。 本発明による方法によって製造された装置の第１の実施形態を部分的に非常に拡大した走査型電子顕微鏡（ＳＥＭ）の斜視画像を示す図である。 本発明による方法によって製造された装置の第２の実施形態の図１のラインＩＩＩ−ＩＩＩにおける断面図である。 本発明による方法によって製造された装置の第２の実施形態を部分的に非常に拡大したＳＥＭの斜視画像を示す図である。 本発明による方法によって製造されたアクティブマトリクス方式液晶表示装置の簡略化された回路図である。

Claims (12)

  1. ボトムゲート型ＴＦＴを備えた電子装置を製造する方法であって、
    ゲートを決定するドープトアモルファスシリコンゲート層を基板に形成するステップと、
    前記ゲートの上にゲート絶縁層を形成するステップと、
    前記ゲート絶縁層の上に前記ゲートの少なくとも一部に重なるようにアモルファスシリコンアクティブ層を形成するステップと、
    前記アモルファスシリコンアクティブ層および前記アモルファスシリコンアクティブ層で覆われていない前記ゲート層の部分にエネルギービームを照射することによって、前記アモルファスシリコンアクティブ層によって覆われていない前記ゲート層の部分をポリシリコンアクティブ層にすると共に、前記アモルファスシリコンアクティブ層によって覆われていない前記ゲート層の部分を多結晶化するステップとを具備する方法。
  2. 前記アモルファスシリコンアクティブ層のアニーリングは少なくとも前記ゲート層の上面領域を微結晶化することを特徴とする請求項１に記載の方法。
  3. 前記ゲート層の厚さは５ｎｍから１０ｎｍの間であることを特徴とする請求項１または請求項２に記載の方法。
  4. 前記ゲートは、該ゲートのエッジが前記基板に向かって外方へ傾斜するようにテーパーを付けられることを特徴とする請求項１から請求項３のいずれか一項に記載の方法。
  5. 前記ゲートの少なくとも１つのテーパーをつけられたエッジと前記基板との間に形成される角度は、１０度から３０度の間であることを特徴とする請求項４に記載の方法。
  6. 前記ゲート絶縁層の厚さは、１ｎｍから４０ｎｍの間であることを特徴とする請求項１から請求項５のいずれか一項に記載の方法。
  7. 前記ゲート絶縁層の厚さは、１ｎｍから５ｎｍの間であることを特徴とする請求項１から請求項６のいずれか一項に記載の方法。
  8. 前記アモルファスシリコンアクティブ層の厚さは、１０ｎｍから１００ｎｍの間であることを特徴とする請求項１から請求項７のいずれか一項に記載の方法。
  9. 前記ポリシリコンアクティブ層の少なくとも一部分に重なるトップゲートを形成するステップをさらに具備することを特徴とする請求項１から請求項８のいずれか一項に記載の方法。
  10. 前記電子装置はアクティブマトリクス方式装置用のアクティブプレートを備え、
    前記アクティブプレートは、ロウおよびカラムに配置されたＴＦＴのアレイを備えることを特徴とする請求項１から請求項９のいずれか一項に記載の方法。
  11. ロウ導体の組を形成し、各ロウ導体が同じロウ内の複数のゲートと接触するステップをさらに具備することを特徴とする請求項１０に記載の方法。
  12. 前記電子装置はアクティブマトリクス方式表示装置を備えていることを特徴とする請求項１から請求項１１のいずれか一項に記載の方法。
JP2004502364A 2002-05-02 2003-04-25 ボトムゲート型ｔｆｔを備えた電子装置を製造する方法 Expired - Fee Related JP4520294B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0210065.9A GB0210065D0 (en) 2002-05-02 2002-05-02 Electronic devices comprising bottom gate tft's and their manufacture
PCT/IB2003/001733 WO2003094244A1 (en) 2002-05-02 2003-04-25 Electronic devices comprising bottom-gate tfts and their manufacture

Publications (2)

Publication Number Publication Date
JP2005524978A JP2005524978A (ja) 2005-08-18
JP4520294B2 true JP4520294B2 (ja) 2010-08-04

Family

ID=9935947

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004502364A Expired - Fee Related JP4520294B2 (ja) 2002-05-02 2003-04-25 ボトムゲート型ｔｆｔを備えた電子装置を製造する方法

Country Status (9)

Country Link
US (1) US7101740B2 (ja)
EP (1) EP1504475A1 (ja)
JP (1) JP4520294B2 (ja)
KR (1) KR20040105249A (ja)
CN (1) CN100438076C (ja)
AU (1) AU2003225490A1 (ja)
GB (1) GB0210065D0 (ja)
TW (1) TWI293209B (ja)
WO (1) WO2003094244A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4299717B2 (ja) * 2004-04-14 2009-07-22 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタとその製造方法
KR101087398B1 (ko) * 2004-06-30 2011-11-25 엘지디스플레이 주식회사 액정표시장치의 패드 구조 및 그 제조방법
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2007212815A (ja) * 2006-02-10 2007-08-23 Seiko Epson Corp 電気光学装置、電気光学装置用基板、及び電気光学装置の製造方法、並びに電子機器
JP2009194351A (ja) * 2007-04-27 2009-08-27 Canon Inc 薄膜トランジスタおよびその製造方法
JP5245287B2 (ja) * 2007-05-18 2013-07-24 ソニー株式会社 半導体装置の製造方法、薄膜トランジスタ基板の製造方法および表示装置の製造方法
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
US8357980B2 (en) * 2007-10-15 2013-01-22 Hewlett-Packard Development Company, L.P. Plasmonic high-speed devices for enhancing the performance of microelectronic devices
TWI367565B (en) * 2008-02-05 2012-07-01 Chimei Innolux Corp Double-layered active area structure with a polysilicon layer and a microcrystalline silicon layer, method for manufactruing the same and its application
KR101763414B1 (ko) * 2010-10-01 2017-08-16 삼성디스플레이 주식회사 박막 트랜지스터 및 그것을 구비한 평판 표시 장치
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
KR102005485B1 (ko) 2011-11-04 2019-07-31 삼성디스플레이 주식회사 표시 패널
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20150011219A (ko) * 2013-07-22 2015-01-30 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 박막 트랜지스터 기판
CN108206137A (zh) * 2016-12-16 2018-06-26 中华映管股份有限公司 薄膜晶体管及其制造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69032773T2 (de) * 1989-02-14 1999-05-27 Seiko Epson Corp Verfahren zur Herstellung einer Halbleitervorrichtung
JPH03161977A (ja) * 1989-11-21 1991-07-11 Seiko Epson Corp 薄膜半導体装置及びその製造方法
JP2624341B2 (ja) * 1989-09-25 1997-06-25 松下電子工業株式会社 薄膜トランジスタの製造方法
US5153690A (en) * 1989-10-18 1992-10-06 Hitachi, Ltd. Thin-film device
JPH03280474A (ja) * 1990-03-28 1991-12-11 Seiko Epson Corp 半導体装置及びその製造方法
US5821563A (en) * 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
JP3207448B2 (ja) * 1991-03-27 2001-09-10 株式会社半導体エネルギー研究所 画像読み取り装置
JPH04309235A (ja) * 1991-04-08 1992-10-30 Seiko Epson Corp 半導体装置の製造方法
US5266507A (en) * 1992-05-18 1993-11-30 Industrial Technology Research Institute Method of fabricating an offset dual gate thin film field effect transistor
TW218424B (ja) * 1992-05-21 1994-01-01 Philips Nv
US5461250A (en) * 1992-08-10 1995-10-24 International Business Machines Corporation SiGe thin film or SOI MOSFET and method for making the same
JPH07122752A (ja) * 1993-10-25 1995-05-12 Seiko Epson Corp 薄膜トランジスタの製造方法
JP3227980B2 (ja) * 1994-02-23 2001-11-12 ソニー株式会社 多結晶シリコン薄膜形成方法およびｍｏｓトランジスタのチャネル形成方法
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
US5793072A (en) * 1996-02-28 1998-08-11 International Business Machines Corporation Non-photosensitive, vertically redundant 2-channel α-Si:H thin film transistor
JP3424891B2 (ja) * 1996-12-27 2003-07-07 三洋電機株式会社 薄膜トランジスタの製造方法および表示装置
JP4175437B2 (ja) * 1997-09-16 2008-11-05 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6013930A (en) * 1997-09-24 2000-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having laminated source and drain regions and method for producing the same
JP2000036602A (ja) * 1998-07-17 2000-02-02 Sony Corp 薄膜トランジスタ及びその製造方法と表示装置
JP2000111945A (ja) * 1998-10-01 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6338988B1 (en) * 1999-09-30 2002-01-15 International Business Machines Corporation Method for fabricating self-aligned thin-film transistors to define a drain and source in a single photolithographic step
JP2001217423A (ja) * 2000-02-01 2001-08-10 Sony Corp 薄膜半導体装置及び表示装置とその製造方法
JP2001284592A (ja) * 2000-03-29 2001-10-12 Sony Corp 薄膜半導体装置及びその駆動方法
JP2002026326A (ja) * 2000-06-26 2002-01-25 Koninkl Philips Electronics Nv ボトムゲート形薄膜トランジスタ及びその製造方法並びにこれを用いた液晶表示装置

Also Published As

Publication number Publication date
US7101740B2 (en) 2006-09-05
US20050176226A1 (en) 2005-08-11
EP1504475A1 (en) 2005-02-09
AU2003225490A1 (en) 2003-11-17
KR20040105249A (ko) 2004-12-14
CN100438076C (zh) 2008-11-26
JP2005524978A (ja) 2005-08-18
WO2003094244A1 (en) 2003-11-13
GB0210065D0 (en) 2002-06-12
TW200403857A (en) 2004-03-01
CN1650435A (zh) 2005-08-03
TWI293209B (en) 2008-02-01

Similar Documents

Publication Publication Date Title
EP0523768B1 (en) Thin-film transistor manufacture
JP4520294B2 (ja) ボトムゲート型ｔｆｔを備えた電子装置を製造する方法
US20070034872A1 (en) Process for manufacturing a thin-film transistor (TFT) device and TFT device manufactured by the process
JP2005244230A (ja) 異なるポリシリコングレインサイズの領域を有するポリシリコン層の形成方法、液晶ディスプレイ装置及びその製造方法
US7011911B2 (en) Mask for polycrystallization and method of manufacturing thin film transistor using polycrystallization mask
US7368751B2 (en) Method of manufacturing an electronic device comprising a thin film transistor
KR100566612B1 (ko) 다결정 실리콘 박막 트랜지스터 및 그 제조 방법
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP3005918B2 (ja) アクティブマトリクスパネル
JPH08122813A (ja) 液晶表示素子およびその製造方法
WO2019171590A1 (ja) 薄膜トランジスタおよびその製造方法
KR100498158B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR101057902B1 (ko) 액정표시소자의 제조 방법
JPH11345975A (ja) 薄膜トランジスタ及びその製造方法
JP4006067B2 (ja) 半導体装置の製造方法
KR100468901B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
JPH09260672A (ja) 薄膜半導体装置及び液晶表示装置
KR101392330B1 (ko) 평판표시패널 및 그 제조방법
KR100939918B1 (ko) 액정표시패널 및 그 제조 방법
JP2003197630A (ja) 薄膜トランジスタと表示装置およびその製造方法
JP2004006974A (ja) アクティブマトリクス回路の作製方法
JPH11219905A (ja) 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置
JP2004273820A (ja) 電極基板
JP2009267284A (ja) 半導体基板、半導体基板の製造方法、トランジスタ、並びに電気光学装置
JP2009170477A (ja) 薄膜トランジスタ及び表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090930

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20091007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100312

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees