JP2624341B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2624341B2 JP2624341B2 JP24830289A JP24830289A JP2624341B2 JP 2624341 B2 JP2624341 B2 JP 2624341B2 JP 24830289 A JP24830289 A JP 24830289A JP 24830289 A JP24830289 A JP 24830289A JP 2624341 B2 JP2624341 B2 JP 2624341B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- polysilicon
- film transistor
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、液晶ディスプレイのマトリックスTFTやSRA
Mセルの負荷トランジスタ等に用いることのできる薄膜
トランジスタの製造方法に関するものである。
Mセルの負荷トランジスタ等に用いることのできる薄膜
トランジスタの製造方法に関するものである。
従来の技術 近年、薄膜トランジスタは、液晶ディスプレイのマト
リックスTFTや、SRAMセルの負荷トランジスタ等への応
用を目指して盛んに研究が進められている。特にゲート
が能動領域の下部に位置する逆スタガ構造の薄膜トラン
ジスタは、バルクｎチャネルMOSトランジスタ上部にゲ
ートを共有させて逆スタガ型ｐチャネル薄膜トランジス
タを形成すればラッチアップの起らないCMOS型低消費電
力のSRAMが実現できると同時に、SRAMメモリセルの面積
は1/2以下に縮小され、メモリ容量の増大化が実現でき
るため、逆スタガ型薄膜トランジスタの特性向上の為の
様々なアプローチがなされている。
リックスTFTや、SRAMセルの負荷トランジスタ等への応
用を目指して盛んに研究が進められている。特にゲート
が能動領域の下部に位置する逆スタガ構造の薄膜トラン
ジスタは、バルクｎチャネルMOSトランジスタ上部にゲ
ートを共有させて逆スタガ型ｐチャネル薄膜トランジス
タを形成すればラッチアップの起らないCMOS型低消費電
力のSRAMが実現できると同時に、SRAMメモリセルの面積
は1/2以下に縮小され、メモリ容量の増大化が実現でき
るため、逆スタガ型薄膜トランジスタの特性向上の為の
様々なアプローチがなされている。
以下、図面を参照しながら、上述したような従来の逆
スタガ型薄膜トランジスタの製造方法について説明す
る。
スタガ型薄膜トランジスタの製造方法について説明す
る。
第６図は従来の逆スタガ型薄膜トランジスタのチャネ
ル方向に沿った断面図を示すものであり、第７図は第６
図において点線で囲んだ、能動領域とゲート酸化膜の界
面Ａを含む領域の拡大図である。
ル方向に沿った断面図を示すものであり、第７図は第６
図において点線で囲んだ、能動領域とゲート酸化膜の界
面Ａを含む領域の拡大図である。
第６図において41はシリコン基板、42は厚いシリコン
酸化膜、43はゲート電極、44はゲート酸化膜、45はポリ
シリコン膜、46はソース領域、47はドレイン領域、48は
層間絶縁膜、49はAl配線である。
酸化膜、43はゲート電極、44はゲート酸化膜、45はポリ
シリコン膜、46はソース領域、47はドレイン領域、48は
層間絶縁膜、49はAl配線である。
従来の逆スタガ型薄膜トランジスタは、リンドープし
たポリシリコン・ゲート電極43を1100℃程度の高温でパ
イロジェニックまたはドライの雰囲気で熱酸化してゲー
ト酸化膜44を形成し、Si注入等でアモルファス化された
能動ポリシリコン膜42を例えば600℃の低温で長時間熱
ア二ールし、固相成長を行なうことでポリシリコン粒径
を拡大させトランジスタ特性の向上が図られている。
たポリシリコン・ゲート電極43を1100℃程度の高温でパ
イロジェニックまたはドライの雰囲気で熱酸化してゲー
ト酸化膜44を形成し、Si注入等でアモルファス化された
能動ポリシリコン膜42を例えば600℃の低温で長時間熱
ア二ールし、固相成長を行なうことでポリシリコン粒径
を拡大させトランジスタ特性の向上が図られている。
発明が解決しようとする課題 しかしながら、上記のような製造方法では、リンドー
プしたポリシリコンゲート電極43を高温で熱酸化すれば
第７図に示すように、ゲート酸化膜44の表面は凸部と凹
部の差が40nm以上の非常に大きなラフネスを持ったもの
となり、このゲート酸化膜44の表面の凹部では、アモル
ファス化された能動ポリシリコン膜45にかかる膜ストレ
スが大きくなり、アニール処理による固相成長過程の初
期において発生する再結晶核31の密度が高くなり、最終
的に得られるポリシリコン膜45の粒径は１〜２μｍ程度
の小さなものとなり（第７図（ｂ））、逆スタガ型薄膜
トランジスタの良好な特性が得られないといった欠点を
有していた。
プしたポリシリコンゲート電極43を高温で熱酸化すれば
第７図に示すように、ゲート酸化膜44の表面は凸部と凹
部の差が40nm以上の非常に大きなラフネスを持ったもの
となり、このゲート酸化膜44の表面の凹部では、アモル
ファス化された能動ポリシリコン膜45にかかる膜ストレ
スが大きくなり、アニール処理による固相成長過程の初
期において発生する再結晶核31の密度が高くなり、最終
的に得られるポリシリコン膜45の粒径は１〜２μｍ程度
の小さなものとなり（第７図（ｂ））、逆スタガ型薄膜
トランジスタの良好な特性が得られないといった欠点を
有していた。
本発明は上記欠点に鑑み、固相成長によるポリシリコ
ン粒径拡大を促進させ、良好な特性を有する逆スタガ型
薄膜トランジスタを得るための製造方法を提供するもの
である。
ン粒径拡大を促進させ、良好な特性を有する逆スタガ型
薄膜トランジスタを得るための製造方法を提供するもの
である。
課題を解決するための手段 上記課題を解決するために、本発明の薄膜トランジス
タの製造方法は、絶縁性基板上に、ゲート電極を形成す
る工程と、前記ゲート電極上の表面に凹凸段差を有し、
かつ前記凹凸段差が20nm以下のゲート絶縁膜を成膜する
工程と、前記絶縁膜上にアモルファス状のシリコン膜を
成膜する工程と、前記アモルファス状のシリコン膜をア
ニールする工程とを備えたことを特徴としている。
タの製造方法は、絶縁性基板上に、ゲート電極を形成す
る工程と、前記ゲート電極上の表面に凹凸段差を有し、
かつ前記凹凸段差が20nm以下のゲート絶縁膜を成膜する
工程と、前記絶縁膜上にアモルファス状のシリコン膜を
成膜する工程と、前記アモルファス状のシリコン膜をア
ニールする工程とを備えたことを特徴としている。
作用 上記製造方法によれば、ゲート絶縁膜の凹部でのアモ
ルファスSi膜にかかるストレスを緩和し、固相成長過程
の初期に起こる再結晶核密度を大きく減少させることが
できる。このため結晶粒径の拡大が促進され、４μｍ以
上の大粒径ポリシリコン膜が得られ、逆スタガ型薄膜ト
ランジスタの特性を大きく向上させることができる。
ルファスSi膜にかかるストレスを緩和し、固相成長過程
の初期に起こる再結晶核密度を大きく減少させることが
できる。このため結晶粒径の拡大が促進され、４μｍ以
上の大粒径ポリシリコン膜が得られ、逆スタガ型薄膜ト
ランジスタの特性を大きく向上させることができる。
実施例 以下、本発明の一実施例について、図面を参照しなが
ら説明する。
ら説明する。
第１図は、本発明の一実施例における逆スタガ型薄膜
トランジスタのチャネル方向に沿った断面図を示す。第
２図は、製造工程の概略を示し、第３図は、固相成長過
程における粒径拡大の様子を示す模式図であり、ゲート
酸化膜14と能動層とあるポリシリコン層15の界面Ａを含
む、第１図の点線で囲まれた領域の拡大図である。
トランジスタのチャネル方向に沿った断面図を示す。第
２図は、製造工程の概略を示し、第３図は、固相成長過
程における粒径拡大の様子を示す模式図であり、ゲート
酸化膜14と能動層とあるポリシリコン層15の界面Ａを含
む、第１図の点線で囲まれた領域の拡大図である。
また、第４図は、ゲート電極13であるリンドープトポ
リシリコンを熱酸化した場合に形成される、シリコン酸
化膜表面の凹凸の大きさと、酸化温度の関係を示す。第
５図は、表面に凹凸を有するシリコン酸化膜上部に形成
したアモルファスシリコン膜を固相成長させた時に得ら
れるポリシリコン膜の結晶粒径の大きさと、そのシリコ
ン酸化膜表面の凹凸の大きさとの関係を示すものであ
る。
リシリコンを熱酸化した場合に形成される、シリコン酸
化膜表面の凹凸の大きさと、酸化温度の関係を示す。第
５図は、表面に凹凸を有するシリコン酸化膜上部に形成
したアモルファスシリコン膜を固相成長させた時に得ら
れるポリシリコン膜の結晶粒径の大きさと、そのシリコ
ン酸化膜表面の凹凸の大きさとの関係を示すものであ
る。
第１図において、11はシリコン基板、12は厚いシリコ
ン酸化膜、13はゲート電極、14はゲート酸化膜、15はポ
リシリコン膜、16はソース領域、17はドレイン領域、18
は層間絶縁膜、19はAl配線である。
ン酸化膜、13はゲート電極、14はゲート酸化膜、15はポ
リシリコン膜、16はソース領域、17はドレイン領域、18
は層間絶縁膜、19はAl配線である。
本発明の一実施例のｐチャネル逆スタガ型薄膜トラン
ジスタの製造方法について第２図に従って説明する。
ジスタの製造方法について第２図に従って説明する。
（ａ）シリコン基板11を1000℃で６時間湿式熱酸化する
ことより、膜厚1.0μｍの厚いシリコン酸化膜12を形成
する。
ことより、膜厚1.0μｍの厚いシリコン酸化膜12を形成
する。
（ｂ）減圧CVD法により厚さ3000Åのポリシリコン膜を
形成した後、このポリシリコン膜に1000℃で30分間リン
拡散を行ない、前記ポリシリコン膜の抵抗を下げ、パタ
ーニングによりゲート電極13を形成する。
形成した後、このポリシリコン膜に1000℃で30分間リン
拡散を行ない、前記ポリシリコン膜の抵抗を下げ、パタ
ーニングによりゲート電極13を形成する。
（ｃ）次に、リンドープしたポリシリコン・ゲート電極
13の表面を900℃でパイロジェニック酸化（O2;3l/min,H
2;0.5l/minを石英管に導入）し、膜厚0.12〜0.13μｍの
ゲート酸化膜14を形成する。
13の表面を900℃でパイロジェニック酸化（O2;3l/min,H
2;0.5l/minを石英管に導入）し、膜厚0.12〜0.13μｍの
ゲート酸化膜14を形成する。
（ｄ）続いて、減圧CVD法により厚さ1500Åのポリシリ
コン膜15を形成した後、ポリシリコン膜15全面に130KeV
の加速エネルギーで１×1015個／cm2Si+注入を行ない、
ポリシリコン膜15をアモルファス化する。その後、窒素
雰囲気中600℃で24時間の低温熱処理を行ない、アモル
ファス化したポリシリコン膜15の再結晶化による粒径拡
大を行なう。
コン膜15を形成した後、ポリシリコン膜15全面に130KeV
の加速エネルギーで１×1015個／cm2Si+注入を行ない、
ポリシリコン膜15をアモルファス化する。その後、窒素
雰囲気中600℃で24時間の低温熱処理を行ない、アモル
ファス化したポリシリコン膜15の再結晶化による粒径拡
大を行なう。
（ｅ）ポリシリコン膜15を島状にパターニングし、トラ
ンジスタ領域を形成する。次にレジストパターン20をマ
スクとしてボロンを30KeVの加速エネルギーで１×10個
15／cm2注入し、P+導電型を示すソース領域16およびド
レイン領域17を形成する。
ンジスタ領域を形成する。次にレジストパターン20をマ
スクとしてボロンを30KeVの加速エネルギーで１×10個
15／cm2注入し、P+導電型を示すソース領域16およびド
レイン領域17を形成する。
（ｆ）レジスト20を除去後、層間絶縁膜としてNSG膜18
を厚さ8000Å堆積する。次にNSG膜18にソース領域16,ド
レイン領域17とのコンタクトホールを形成した後、全面
にスパッタ法によりAl膜を厚さ1.0μｍ形成する。次に
このAl膜をパターニングしてAl配線19を形成する。最後
に水素雰囲気中で450℃,60分のシンターを行ない、Al配
線19とソース領域16,ドレイン領域17とのオーミック性
接触を得るとともに、ポリシリコン膜15中のダングリン
グボンドを終端させ、薄膜トランジスタを完成する。
を厚さ8000Å堆積する。次にNSG膜18にソース領域16,ド
レイン領域17とのコンタクトホールを形成した後、全面
にスパッタ法によりAl膜を厚さ1.0μｍ形成する。次に
このAl膜をパターニングしてAl配線19を形成する。最後
に水素雰囲気中で450℃,60分のシンターを行ない、Al配
線19とソース領域16,ドレイン領域17とのオーミック性
接触を得るとともに、ポリシリコン膜15中のダングリン
グボンドを終端させ、薄膜トランジスタを完成する。
以上のように、ゲート酸化膜を900℃の低温で形成す
ることによりゲート酸化膜表面のラフネスは第４図に示
すように20nm以下に低減される。第３図（ａ）に示すよ
うに、東相成長過程の初期における再結晶核の発生が抑
えられるるため、第５図に示すように得られるポリシリ
コン膜15の結晶粒径は４μｍ以上と従来例に比べ約２〜
３倍もの粒径を有するポリシリコン膜が得られた。そし
て薄膜トランジスタは１桁以上大きいオン電流を示す良
好な特性のものが得られた。
ることによりゲート酸化膜表面のラフネスは第４図に示
すように20nm以下に低減される。第３図（ａ）に示すよ
うに、東相成長過程の初期における再結晶核の発生が抑
えられるるため、第５図に示すように得られるポリシリ
コン膜15の結晶粒径は４μｍ以上と従来例に比べ約２〜
３倍もの粒径を有するポリシリコン膜が得られた。そし
て薄膜トランジスタは１桁以上大きいオン電流を示す良
好な特性のものが得られた。
なお、この実施例では、ゲート絶縁膜として、シリコ
ン酸化膜を用いた場合を述べたが、シリコン窒化膜でも
同様の効果があることは言うまでもない。また、シリコ
ン酸化膜の形成方法としては、900℃のパイロジェニッ
ク酸化に限らず、湿式酸化または乾式酸化、常圧または
減圧またはプラズマCVDによる堆積のいずれの方法でも
よい。そして、シリコン窒化膜の場合は、減圧またはプ
ラズマCVDによる堆積のいずれの方法でもよい。
ン酸化膜を用いた場合を述べたが、シリコン窒化膜でも
同様の効果があることは言うまでもない。また、シリコ
ン酸化膜の形成方法としては、900℃のパイロジェニッ
ク酸化に限らず、湿式酸化または乾式酸化、常圧または
減圧またはプラズマCVDによる堆積のいずれの方法でも
よい。そして、シリコン窒化膜の場合は、減圧またはプ
ラズマCVDによる堆積のいずれの方法でもよい。
さらに、この実施例では、ポリシリコン膜15を堆積し
た後、Si+のイオン注入によりアモルファス化し、その
後、固相成長を行なったが、ジシランの低温熱分解によ
るアモルファス状態のSi膜を用いて固相成長しても同様
の効果があることは言うまでもない。
た後、Si+のイオン注入によりアモルファス化し、その
後、固相成長を行なったが、ジシランの低温熱分解によ
るアモルファス状態のSi膜を用いて固相成長しても同様
の効果があることは言うまでもない。
発明の効果 以上のように、本発明によれば、表面ラフネスの少な
いゲート絶縁膜を形成することで、固相成長の初期過程
における核発生を抑制でき、結晶粒径を拡大することが
できるため、特性の良好な薄膜トランジスタが得られ、
その実用的効果は大なるものがある。
いゲート絶縁膜を形成することで、固相成長の初期過程
における核発生を抑制でき、結晶粒径を拡大することが
できるため、特性の良好な薄膜トランジスタが得られ、
その実用的効果は大なるものがある。
第１図は本発明の一実施例における薄膜トランジスタの
断面図、第２図は製造工程図、第３図は本発明の一実施
例の固相成長における結晶粒径拡大の模式図、第４図は
リンドープトポリシリコンの熱酸化温度と、得られるシ
リコン酸化膜表面の凹凸の大きさとの関係を示す図、第
５図はポリシリコン粒径の大きさと下地膜の凹凸の大き
さとの関係を示した図、第６図は従来の薄膜トランジス
タの断面図、第７図は従来の固相成長における結晶粒径
拡大の模式図である。 11……シリコン基板、12……厚いシリコン酸化膜、13…
…ゲート電極、14……ゲート酸化膜、15……ポリシリコ
ン膜、16……ソース領域、17……ドレイン領域、18……
層間絶縁膜、19……Al配線。
断面図、第２図は製造工程図、第３図は本発明の一実施
例の固相成長における結晶粒径拡大の模式図、第４図は
リンドープトポリシリコンの熱酸化温度と、得られるシ
リコン酸化膜表面の凹凸の大きさとの関係を示す図、第
５図はポリシリコン粒径の大きさと下地膜の凹凸の大き
さとの関係を示した図、第６図は従来の薄膜トランジス
タの断面図、第７図は従来の固相成長における結晶粒径
拡大の模式図である。 11……シリコン基板、12……厚いシリコン酸化膜、13…
…ゲート電極、14……ゲート酸化膜、15……ポリシリコ
ン膜、16……ソース領域、17……ドレイン領域、18……
層間絶縁膜、19……Al配線。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 千田 耕司 大阪府門真市大字門真1006番地 松下電 子工業株式会社内 (56)参考文献 特開 平２−170522（ＪＰ，Ａ)
Claims (2)
- 【請求項１】絶縁性基板上に、ゲート電極を形成する工
程と、前記ゲート電極上の表面に凹凸段差を有し、かつ
前記凹凸段差が20nm以下のゲート絶縁膜を成膜する工程
と、前記絶縁膜上にアモルファス状のシリコン膜を成膜
する工程と、前記アモルファス状のシリコン膜をアニー
ルする工程とを備えたことを特徴とする薄膜トランジス
タの製造方法。 - 【請求項２】ゲート絶縁膜としてポリシリコンを900℃
以下の温度で熱酸化することにより形成することを特徴
とする請求項１記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24830289A JP2624341B2 (ja) | 1989-09-25 | 1989-09-25 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24830289A JP2624341B2 (ja) | 1989-09-25 | 1989-09-25 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03109774A JPH03109774A (ja) | 1991-05-09 |
| JP2624341B2 true JP2624341B2 (ja) | 1997-06-25 |
Family
ID=17176056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24830289A Expired - Fee Related JP2624341B2 (ja) | 1989-09-25 | 1989-09-25 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2624341B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3157985B2 (ja) | 1993-06-10 | 2001-04-23 | 三菱電機株式会社 | 薄膜トランジスタおよびその製造方法 |
| DE19944229B4 (de) * | 1999-09-15 | 2016-07-28 | Gustav Klauke Gmbh | Hydraulisches Handpressgerät und auswechselbarer Gerätekopf hierfür |
| GB0210065D0 (en) * | 2002-05-02 | 2002-06-12 | Koninkl Philips Electronics Nv | Electronic devices comprising bottom gate tft's and their manufacture |
-
1989
- 1989-09-25 JP JP24830289A patent/JP2624341B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03109774A (ja) | 1991-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01268064A (ja) | 多結晶シリコン薄膜の形成方法 | |
| JPS58142566A (ja) | 薄膜半導体装置 | |
| JP2624341B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH03265143A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61185950A (ja) | 半導体装置の製造方法 | |
| JPH0521465A (ja) | 半導体装置及びその製造方法 | |
| JP2874062B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JPH04165613A (ja) | 半導体装置の製法 | |
| JP3109650B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS63119576A (ja) | 薄膜トランジスターの活性領域の形成方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2910100B2 (ja) | 半導体メモリ | |
| JPH06163580A (ja) | 薄膜トランジスタの製造方法 | |
| KR940000989B1 (ko) | 다결정 실리콘 초박막 전계효과 트랜지스터의 제조방법 | |
| JP2914052B2 (ja) | 半導体装置及びその製造方法 | |
| JP2842505B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0284716A (ja) | 半導体素子とその製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| TW388129B (en) | Novel process for producing polysilicon interlayer contact of polysilicon TFT SRAM | |
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
| JP3355178B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |