JPH05136168A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH05136168A JPH05136168A JP29591391A JP29591391A JPH05136168A JP H05136168 A JPH05136168 A JP H05136168A JP 29591391 A JP29591391 A JP 29591391A JP 29591391 A JP29591391 A JP 29591391A JP H05136168 A JPH05136168 A JP H05136168A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polycrystalline silicon
- silicon
- film
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 多結晶シリコンの移動度を低下させることな
く、熱酸化膜の均一化を計った薄膜トランジスタの製造
方法を提供する。 【構成】 絶縁基板11上に非単結晶シリコン薄膜として
非晶質シリコン12を成膜する。非晶質シリコン12を所定
の島形状にパターニングした後、熱酸化を行い熱酸化膜
13を形成する。熱処理し、チャンネル部のシリコンを、
大粒径の多結晶シリコン15として再結晶化する。ゲート
電極16として、多結晶シリコンを成膜しパターニング
し、ソース、ドレイン領域を自己整合で形成する。層間
絶縁膜17として、シリコン酸化膜を成膜すると共に、こ
の層間絶縁膜17にコンタクトホール18をパターニングす
る。アルミニウム電極19を成膜し、パターニングするこ
とにより、ｎチャンネルＭＯＳ薄膜トランジスタの製造
工程を終了する。
く、熱酸化膜の均一化を計った薄膜トランジスタの製造
方法を提供する。 【構成】 絶縁基板11上に非単結晶シリコン薄膜として
非晶質シリコン12を成膜する。非晶質シリコン12を所定
の島形状にパターニングした後、熱酸化を行い熱酸化膜
13を形成する。熱処理し、チャンネル部のシリコンを、
大粒径の多結晶シリコン15として再結晶化する。ゲート
電極16として、多結晶シリコンを成膜しパターニング
し、ソース、ドレイン領域を自己整合で形成する。層間
絶縁膜17として、シリコン酸化膜を成膜すると共に、こ
の層間絶縁膜17にコンタクトホール18をパターニングす
る。アルミニウム電極19を成膜し、パターニングするこ
とにより、ｎチャンネルＭＯＳ薄膜トランジスタの製造
工程を終了する。
Description
【０００１】
【産業上の利用分野】本発明は、多結晶シリコンによる
薄膜トランジスタの製造方法に関する。
薄膜トランジスタの製造方法に関する。
【０００２】
【従来の技術】液晶表示装置等に用いられる、多結晶シ
リコン薄膜トランジスタは、絶縁基板上に形成されるチ
ャンネル部の多結晶シリコンの移動度を上げ、特性を向
上させるためにいろいろな方法が用いられている。ここ
で、多結晶シリコンの移動度を上げ特性を向上させるた
めには、結晶粒径を大きくする必要があり、そのため
に、例えばシリコン等のイオン注入で非晶質とした後
の、熱処理による固相成長やレーザによる結晶化等で、
より大きな結晶粒へ成長させる方法が採られている。
リコン薄膜トランジスタは、絶縁基板上に形成されるチ
ャンネル部の多結晶シリコンの移動度を上げ、特性を向
上させるためにいろいろな方法が用いられている。ここ
で、多結晶シリコンの移動度を上げ特性を向上させるた
めには、結晶粒径を大きくする必要があり、そのため
に、例えばシリコン等のイオン注入で非晶質とした後
の、熱処理による固相成長やレーザによる結晶化等で、
より大きな結晶粒へ成長させる方法が採られている。
【０００３】また、一般的に、多結晶シリコン薄膜トラ
ンジスタの構造はコプラナ型であり、ゲート絶縁膜とし
て熱酸化膜が使用される。この熱酸化膜は多結晶シリコ
ンを熱酸化することにより形成するが、熱酸化膜の膜厚
の制御が困難である。すなわち、多結晶シリコンは、結
晶粒の配向によって酸化レートが異なるため、結晶粒ご
との酸化膜厚が異なる。
ンジスタの構造はコプラナ型であり、ゲート絶縁膜とし
て熱酸化膜が使用される。この熱酸化膜は多結晶シリコ
ンを熱酸化することにより形成するが、熱酸化膜の膜厚
の制御が困難である。すなわち、多結晶シリコンは、結
晶粒の配向によって酸化レートが異なるため、結晶粒ご
との酸化膜厚が異なる。
【０００４】薄膜トランジスタは小形化の方向にあり、
多結晶シリコンの粒径程度の小さい薄膜トランジスタが
形成されている。このような多結晶シリコンの粒径程度
の薄膜トランジスタを形成した場合、個々のトランジス
タを形成する結晶粒の配向によって特性が異なってしま
うという問題が生じる。図１１は同一基板内における多
結晶シリコン薄膜トランジスタの閾値電圧のばらつきを
示しており、４．０〜６．５Ｖの範囲でばらついてい
る。
多結晶シリコンの粒径程度の小さい薄膜トランジスタが
形成されている。このような多結晶シリコンの粒径程度
の薄膜トランジスタを形成した場合、個々のトランジス
タを形成する結晶粒の配向によって特性が異なってしま
うという問題が生じる。図１１は同一基板内における多
結晶シリコン薄膜トランジスタの閾値電圧のばらつきを
示しており、４．０〜６．５Ｖの範囲でばらついてい
る。
【０００５】このような問題点は、結晶粒径の大きい多
結晶シリコンを使用することにより生じる。図７ないし
図１０は、絶縁基板上に成膜した多結晶シリコンを示し
ており、図７は結晶粒径の小さいもの、図８は結晶粒径
の大きいものである。図９および図１０は、それぞれ図
７および図８の多結晶シリコンを熱酸化した状態を示し
ている。そして、図９は粒径の小さいものを熱酸化した
ので、小さな凹凸はできるが全体としては平坦化された
膜となる。これに対し、図１０は熱酸化した結晶粒が大
きく、酸化膜成膜後の凹凸も結晶粒と同じ大きなものと
なる。
結晶シリコンを使用することにより生じる。図７ないし
図１０は、絶縁基板上に成膜した多結晶シリコンを示し
ており、図７は結晶粒径の小さいもの、図８は結晶粒径
の大きいものである。図９および図１０は、それぞれ図
７および図８の多結晶シリコンを熱酸化した状態を示し
ている。そして、図９は粒径の小さいものを熱酸化した
ので、小さな凹凸はできるが全体としては平坦化された
膜となる。これに対し、図１０は熱酸化した結晶粒が大
きく、酸化膜成膜後の凹凸も結晶粒と同じ大きなものと
なる。
【０００６】
【発明が解決しようとする課題】以上の結果から、粒径
を小さくすると閾値電圧のばらつきの問題点は生じなく
なることがわかる。しかし、多結晶シリコン薄膜トラン
ジスタの移動度はその結晶粒径に比例しており、粒径を
小さくすることはトランジスタ特性の劣化を引き起こす
ことになってしまう。
を小さくすると閾値電圧のばらつきの問題点は生じなく
なることがわかる。しかし、多結晶シリコン薄膜トラン
ジスタの移動度はその結晶粒径に比例しており、粒径を
小さくすることはトランジスタ特性の劣化を引き起こす
ことになってしまう。
【０００７】本発明の目的は、多結晶シリコンの移動度
を低下させることなく、熱酸化膜の均一化を図った薄膜
トランジスタの製造方法を提供することにある。
を低下させることなく、熱酸化膜の均一化を図った薄膜
トランジスタの製造方法を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、活性層に多結
晶シリコンの薄膜が用いられている薄膜トランジスタの
製造方法において、絶縁基板上に非単結晶シリコン薄膜
を形成し、前記非単結晶シリコン薄膜を熱酸化して熱酸
化膜を形成し、前記非単結晶シリコン薄膜を再結晶化さ
せるものである。
晶シリコンの薄膜が用いられている薄膜トランジスタの
製造方法において、絶縁基板上に非単結晶シリコン薄膜
を形成し、前記非単結晶シリコン薄膜を熱酸化して熱酸
化膜を形成し、前記非単結晶シリコン薄膜を再結晶化さ
せるものである。
【０００９】
【作用】本発明は、先ず、絶縁基板上に非単結晶シリコ
ン薄膜を形成する。次の工程として、前記非単結晶シリ
コン薄膜を熱酸化して熱酸化膜を形成する。非単結晶シ
リコン薄膜である粒径の小さい多結晶シリコン薄膜を熱
酸化すると、粒径が小さいため均一な熱酸化膜が形成さ
れる。さらに次の工程として、均一な熱酸化膜を形成し
た非単結晶シリコン薄膜を再結晶化させ、大きな粒径を
得る。そして、再結晶化した多結晶シリコンと熱酸化膜
との界面は、粒径の小さい多結晶シリコンを熱酸化した
ものと同じ平坦さを保ち、かつ、再結晶化により粒径を
大きくし、多結晶シリコンの移動度を上げて特性を向上
させることができる。
ン薄膜を形成する。次の工程として、前記非単結晶シリ
コン薄膜を熱酸化して熱酸化膜を形成する。非単結晶シ
リコン薄膜である粒径の小さい多結晶シリコン薄膜を熱
酸化すると、粒径が小さいため均一な熱酸化膜が形成さ
れる。さらに次の工程として、均一な熱酸化膜を形成し
た非単結晶シリコン薄膜を再結晶化させ、大きな粒径を
得る。そして、再結晶化した多結晶シリコンと熱酸化膜
との界面は、粒径の小さい多結晶シリコンを熱酸化した
ものと同じ平坦さを保ち、かつ、再結晶化により粒径を
大きくし、多結晶シリコンの移動度を上げて特性を向上
させることができる。
【００１０】
【実施例】以下、本発明の一実施例を図面を参照して説
明する。
明する。
【００１１】なお、以下の実施例はｎチャンネルＭＯＳ
薄膜トランジスタ（ＴＦＴ）の製造についてである。
薄膜トランジスタ（ＴＦＴ）の製造についてである。
【００１２】図１において、（ａ）は絶縁基板11上に非
単結晶シリコン薄膜として非晶質（アモルファス）シリ
コン12を、ＬＰ−ＣＶＤ装置により、成膜温度５５０℃
で１７００オングストローム成膜した状態を示してい
る。なお、非単結晶シリコン薄膜としては、非晶質（ア
モルファス）シリコンに限らず、粒径の小さい多結晶シ
リコン（ｐ−Ｓｉ）を用いてもよい。また、図２は絶縁
基板11上に粒径の小さい多結晶シリコン薄膜を成膜した
状態を示している。この粒径の小さい多結晶シリコン薄
膜を成膜するには、ＬＰ−ＣＶＤ装置により直接成膜し
たり、或いは、ＬＰ−ＣＶＤ装置、プラズマＣＶＤ装
置、スパッタリング装置等で非晶質シリコン薄膜を成膜
し、これを高温短時間で熱処理することにより小さい結
晶粒に再結晶化させたりしている。
単結晶シリコン薄膜として非晶質（アモルファス）シリ
コン12を、ＬＰ−ＣＶＤ装置により、成膜温度５５０℃
で１７００オングストローム成膜した状態を示してい
る。なお、非単結晶シリコン薄膜としては、非晶質（ア
モルファス）シリコンに限らず、粒径の小さい多結晶シ
リコン（ｐ−Ｓｉ）を用いてもよい。また、図２は絶縁
基板11上に粒径の小さい多結晶シリコン薄膜を成膜した
状態を示している。この粒径の小さい多結晶シリコン薄
膜を成膜するには、ＬＰ−ＣＶＤ装置により直接成膜し
たり、或いは、ＬＰ−ＣＶＤ装置、プラズマＣＶＤ装
置、スパッタリング装置等で非晶質シリコン薄膜を成膜
し、これを高温短時間で熱処理することにより小さい結
晶粒に再結晶化させたりしている。
【００１３】このように成膜した非晶質シリコン12を所
定の島形状にパターニングした後、ドライ酸素雰囲気中
で９００℃で熱酸化を行う。
定の島形状にパターニングした後、ドライ酸素雰囲気中
で９００℃で熱酸化を行う。
【００１４】また、（ｂ）で示すように、熱酸化膜13を
５００オングストローム成膜する。この熱酸化膜13の成
膜中に、非晶質シリコン12は結晶化するが、高温かつ短
時間であるため小粒径の多結晶シリコン14となる。すな
わち、粒径の小さい多結晶シリコンを熱酸化した状態と
同一となり、熱酸化膜13は均一な膜厚に形成される。ま
た、図３には非単結晶シリコン薄膜である図２で示した
粒径の小さい多結晶シリコン薄膜を熱酸化した状態を示
しており、粒径が小さいため均一な熱酸化膜13が形成さ
れている。なお、このように粒径の小さい多結晶シリコ
ン薄膜を熱酸化するのではなく、前述のようにＬＰ−Ｃ
ＶＤ装置、プラズマＣＶＤ装置、スパッタリング装置等
で絶縁基板上に成膜された非晶質のシリコン薄膜をその
まま熱酸化し、熱酸化時に高温短時間の固相成長を同時
に行わせることにより、図３で示す粒径の小さい多結晶
シリコン14と均一な熱酸化膜13とを得るようにしてもよ
い。
５００オングストローム成膜する。この熱酸化膜13の成
膜中に、非晶質シリコン12は結晶化するが、高温かつ短
時間であるため小粒径の多結晶シリコン14となる。すな
わち、粒径の小さい多結晶シリコンを熱酸化した状態と
同一となり、熱酸化膜13は均一な膜厚に形成される。ま
た、図３には非単結晶シリコン薄膜である図２で示した
粒径の小さい多結晶シリコン薄膜を熱酸化した状態を示
しており、粒径が小さいため均一な熱酸化膜13が形成さ
れている。なお、このように粒径の小さい多結晶シリコ
ン薄膜を熱酸化するのではなく、前述のようにＬＰ−Ｃ
ＶＤ装置、プラズマＣＶＤ装置、スパッタリング装置等
で絶縁基板上に成膜された非晶質のシリコン薄膜をその
まま熱酸化し、熱酸化時に高温短時間の固相成長を同時
に行わせることにより、図３で示す粒径の小さい多結晶
シリコン14と均一な熱酸化膜13とを得るようにしてもよ
い。
【００１５】ここで、熱酸化により熱酸化膜13が形成さ
れた多結晶化されたシリコンの性質として、移動度は３
０cm2 /Vsec 以下、結晶粒径１ミクロン以下となってい
ることが好ましい。このような条件を満足していれば前
述のように熱酸化膜13厚に大きな変化は見られない。
れた多結晶化されたシリコンの性質として、移動度は３
０cm2 /Vsec 以下、結晶粒径１ミクロン以下となってい
ることが好ましい。このような条件を満足していれば前
述のように熱酸化膜13厚に大きな変化は見られない。
【００１６】また、多結晶シリコン14を得るための熱酸
化条件は、高温で短時間熱酸化することが好ましく、例
えば８００℃以上で、成膜時間は６時間以下とするとよ
い。すなわち、熱酸化温度が８００℃より小さいと、結
晶核の発生が抑制され、結晶粒子径が１ミクロンを越え
て極大化し、酸化膜厚に変化を生じることがあるためで
ある。また、熱酸化時間が６時間を越えても、やはり結
晶粒子径が１ミクロンを越えて極大化し、熱酸化膜13厚
に変化を生じることがあるためである。
化条件は、高温で短時間熱酸化することが好ましく、例
えば８００℃以上で、成膜時間は６時間以下とするとよ
い。すなわち、熱酸化温度が８００℃より小さいと、結
晶核の発生が抑制され、結晶粒子径が１ミクロンを越え
て極大化し、酸化膜厚に変化を生じることがあるためで
ある。また、熱酸化時間が６時間を越えても、やはり結
晶粒子径が１ミクロンを越えて極大化し、熱酸化膜13厚
に変化を生じることがあるためである。
【００１７】この後、熱酸化膜13上からシリコンイオン
をドーズ量５×１０15個／ｃｍ2 、加速電圧１５０ｋｅ
Ｖで注入し、チャンネル多結晶シリコンを完全に非晶質
化する。そして、これを６００℃の窒素雰囲気中で６０
時間熱処理し、（ｃ）で示すように、チャンネル部のシ
リコンを再結晶化する。この熱処理は比較的低温で長時
間行われるため、大粒径の多結晶シリコン15として再結
晶化する。
をドーズ量５×１０15個／ｃｍ2 、加速電圧１５０ｋｅ
Ｖで注入し、チャンネル多結晶シリコンを完全に非晶質
化する。そして、これを６００℃の窒素雰囲気中で６０
時間熱処理し、（ｃ）で示すように、チャンネル部のシ
リコンを再結晶化する。この熱処理は比較的低温で長時
間行われるため、大粒径の多結晶シリコン15として再結
晶化する。
【００１８】図４は、図３で示した粒径の小さい多結晶
シリコン14に、薄膜トランジスタの特性に影響を与えな
いシリコン等のイオンを注入し、非晶質化した状態を示
している。そして、このように非晶質化したものに対し
て、６００℃程度の温度で長時間の熱処理を加えること
により、図５で示すように、活性層に大きな粒径の多結
晶シリコン15として再結晶化している。
シリコン14に、薄膜トランジスタの特性に影響を与えな
いシリコン等のイオンを注入し、非晶質化した状態を示
している。そして、このように非晶質化したものに対し
て、６００℃程度の温度で長時間の熱処理を加えること
により、図５で示すように、活性層に大きな粒径の多結
晶シリコン15として再結晶化している。
【００１９】なお、図５に示すように大きな粒径の状態
に再結晶化させるには、上述のような熱処理による固相
成長に限らず、図３の状態にあるものを、熱酸化膜13を
通してレーザアニールにより結晶化させたり、赤外線に
よるラピッドサーマルアニールによって再結晶化させて
もよい。
に再結晶化させるには、上述のような熱処理による固相
成長に限らず、図３の状態にあるものを、熱酸化膜13を
通してレーザアニールにより結晶化させたり、赤外線に
よるラピッドサーマルアニールによって再結晶化させて
もよい。
【００２０】いずれの方法によっても、再結晶化した多
結晶シリコン15と熱酸化膜13との界面は、粒径の小さい
多結晶シリコン14を熱酸化したものと同じ平坦さを保
ち、かつ再結晶化により粒径を大きくし、多結晶シリコ
ン15の移動度を上げて特性を向上させることができる。
結晶シリコン15と熱酸化膜13との界面は、粒径の小さい
多結晶シリコン14を熱酸化したものと同じ平坦さを保
ち、かつ再結晶化により粒径を大きくし、多結晶シリコ
ン15の移動度を上げて特性を向上させることができる。
【００２１】ここまでの工程により、均一な膜厚の熱酸
化膜13と、大きな粒子径の多結晶シリコン15とを得るこ
とができ、多結晶シリコン薄膜トランジスタの移動度を
低下させずに熱酸化膜13を均一にすることができる。
化膜13と、大きな粒子径の多結晶シリコン15とを得るこ
とができ、多結晶シリコン薄膜トランジスタの移動度を
低下させずに熱酸化膜13を均一にすることができる。
【００２２】これ以降の工程は、通常のｎチャンネルＭ
ＯＳＴＦＴの製造工程と同じである。すなわち、図１
（ｄ）で示すように、ゲート電極16として、ＬＰ−ＣＶ
Ｄ装置により多結晶シリコンを、６５０℃で４０００オ
ングストローム成膜しパターニングする。その後、図１
（ｅ）で示すように、ソース、ドレイン領域を自己整合
で形成するために、イオン注入装置によりＰイオンをド
ーズ量１×１０16個／ｃｍ2 、加速電圧５５ｋｅＶで注
入する。
ＯＳＴＦＴの製造工程と同じである。すなわち、図１
（ｄ）で示すように、ゲート電極16として、ＬＰ−ＣＶ
Ｄ装置により多結晶シリコンを、６５０℃で４０００オ
ングストローム成膜しパターニングする。その後、図１
（ｅ）で示すように、ソース、ドレイン領域を自己整合
で形成するために、イオン注入装置によりＰイオンをド
ーズ量１×１０16個／ｃｍ2 、加速電圧５５ｋｅＶで注
入する。
【００２３】次に、図１（ｆ）で示すように、層間絶縁
膜17として、ＬＰ−ＣＶＤ装置によりシリコン酸化膜を
８３０℃で４０００オングストローム成膜すると共に、
この層間絶縁膜17にコンタクトホール18をパターニング
する。その後、図１（ｇ）で示すように、アルミニウム
（Ａｌ）電極19を形成すべく、スパッタ装置によりアル
ミニウムを７５００オングストローム成膜し、パターニ
ングすることにより、ｎチャンネルＭＯＳＴＦＴの製造
工程を終了する。
膜17として、ＬＰ−ＣＶＤ装置によりシリコン酸化膜を
８３０℃で４０００オングストローム成膜すると共に、
この層間絶縁膜17にコンタクトホール18をパターニング
する。その後、図１（ｇ）で示すように、アルミニウム
（Ａｌ）電極19を形成すべく、スパッタ装置によりアル
ミニウムを７５００オングストローム成膜し、パターニ
ングすることにより、ｎチャンネルＭＯＳＴＦＴの製造
工程を終了する。
【００２４】図６は上記実施例により制作された多結晶
シリコン薄膜トランジスタの閾値電圧のばらつきを示し
ている。図６から明らかなように、閾値電圧は５．０〜
５．５Ｖ付近に集中しており、図１１の従来装置のばら
つきと比較すると、ばらつきが小さくなっている。ま
た、トランジスタの電界効果移動度は本発明を適用しな
い場合１００cm2 /Vsec であったが本発明の適用によっ
て変化は見られなかった。
シリコン薄膜トランジスタの閾値電圧のばらつきを示し
ている。図６から明らかなように、閾値電圧は５．０〜
５．５Ｖ付近に集中しており、図１１の従来装置のばら
つきと比較すると、ばらつきが小さくなっている。ま
た、トランジスタの電界効果移動度は本発明を適用しな
い場合１００cm2 /Vsec であったが本発明の適用によっ
て変化は見られなかった。
【００２５】なお、上記実施例では、１層目の多結晶シ
リコンに、非晶質のシリコン薄膜を用いたが、これに代
ってＬＰ−ＣＶＤ装置により６５０℃で成膜した多結晶
シリコンを用いても同様の効果が得られた。また、ｎチ
ャンネルＭＯＳＴＦＴについて説明したが、ｐチャンネ
ルＭＯＳＴＦＴについても有効である。
リコンに、非晶質のシリコン薄膜を用いたが、これに代
ってＬＰ−ＣＶＤ装置により６５０℃で成膜した多結晶
シリコンを用いても同様の効果が得られた。また、ｎチ
ャンネルＭＯＳＴＦＴについて説明したが、ｐチャンネ
ルＭＯＳＴＦＴについても有効である。
【００２６】
【発明の効果】以上のように本発明によれば、多結晶シ
リコン薄膜トランジスタの移動度を低下させることなく
熱酸化膜を均一にすることができるので、同一基板上に
特性のばらつきの少ない薄膜トランジスタを形成するこ
とができる。また、ソース、ゲート間リーク電流が従来
例より減少させることができる。
リコン薄膜トランジスタの移動度を低下させることなく
熱酸化膜を均一にすることができるので、同一基板上に
特性のばらつきの少ない薄膜トランジスタを形成するこ
とができる。また、ソース、ゲート間リーク電流が従来
例より減少させることができる。
【図１】本発明による薄膜トランジスタの製造方法の一
実施例を示す工程図である。
実施例を示す工程図である。
【図２】同上一工程を示す説明図である。
【図３】同上他の工程を示す説明図である。
【図４】同上他の工程を示す説明図である。
【図５】同上他の工程を示す説明図である。
【図６】同上多結晶シリコン薄膜トランジスタの閾値電
圧のばらつきを示すグラフである。
圧のばらつきを示すグラフである。
【図７】多結晶シリコンの小粒径の形状を説明する説明
図である。
図である。
【図８】多結晶シリコンの大粒径の形状を説明する説明
図である。
図である。
【図９】多結晶シリコンの小粒径の熱酸化膜の形状を説
明する説明図である。
明する説明図である。
【図１０】多結晶シリコンの大粒径の熱酸化膜の形状を
説明する説明図である。
説明する説明図である。
【図１１】従来の多結晶シリコン薄膜トランジスタの閾
値電圧のばらつきを示すグラフである。
値電圧のばらつきを示すグラフである。
11 絶縁基板 12 非単結晶シリコン薄膜である非晶質シリコン 13 熱酸化膜 14 多結晶シリコン 15 多結晶シリコン
Claims (1)
- 【請求項１】 活性層に多結晶シリコンの薄膜が用いら
れている薄膜トランジスタの製造方法において、 絶縁基板上に非単結晶シリコン薄膜を形成し、 前記非単結晶シリコン薄膜を熱酸化して熱酸化膜を形成
し、 前記非単結晶シリコン薄膜を再結晶化させることを特徴
とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591391A JP3468781B2 (ja) | 1991-11-12 | 1991-11-12 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29591391A JP3468781B2 (ja) | 1991-11-12 | 1991-11-12 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136168A true JPH05136168A (ja) | 1993-06-01 |
| JP3468781B2 JP3468781B2 (ja) | 2003-11-17 |
Family
ID=17826764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29591391A Expired - Fee Related JP3468781B2 (ja) | 1991-11-12 | 1991-11-12 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3468781B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
-
1991
- 1991-11-12 JP JP29591391A patent/JP3468781B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960036150A (ja) * | 1995-03-28 | 1996-10-28 | ||
| JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3468781B2 (ja) | 2003-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020168802A1 (en) | SiGe/SOI CMOS and method of making the same | |
| JP4112150B2 (ja) | オペアンプ回路および差動増幅回路の作製方法 | |
| JP3056813B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0322540A (ja) | 半導体装置の製造方法 | |
| JPH0691109B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2800743B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
| JPH05121681A (ja) | Ｃｍｏｓ回路素子及びｓｏｉｍｏｓｆｅｔの製造方法 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JP2000183351A (ja) | 薄膜半導体装置の製造方法 | |
| JP3325996B2 (ja) | 半導体装置作製方法 | |
| JPH06132218A (ja) | 半導体結晶の成長方法及びｍｏｓ型トランジスタの作製方法 | |
| JPH0541519A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2811763B2 (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003051600A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH11261078A (ja) | 半導体装置の製造方法 | |
| JPH0613607A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JP2830718B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2933081B2 (ja) | 半導体装置の製造方法 | |
| JP2876598B2 (ja) | 半導体装置の製造方法 | |
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JP2773203B2 (ja) | 半導体装置の製造方法 | |
| JPH0964365A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0563001A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313117 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20070905 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20080905 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080905 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090905 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090905 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100905 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |