JPH0936373A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH0936373A
JPH0936373A JP20383295A JP20383295A JPH0936373A JP H0936373 A JPH0936373 A JP H0936373A JP 20383295 A JP20383295 A JP 20383295A JP 20383295 A JP20383295 A JP 20383295A JP H0936373 A JPH0936373 A JP H0936373A
Authority
JP
Japan
Prior art keywords
film
amorphous silicon
silicon film
heat treatment
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20383295A
Other languages
English (en)
Other versions
JP3535275B2 (ja
Inventor
Shunpei Yamazaki
舜平 山崎
Satoshi Teramoto
聡 寺本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP20383295A priority Critical patent/JP3535275B2/ja
Publication of JPH0936373A publication Critical patent/JPH0936373A/ja
Application granted granted Critical
Publication of JP3535275B2 publication Critical patent/JP3535275B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 薄膜トランジスタの作製において、界面準位
の良好なゲイト絶縁膜を得る。 【構成】 ガラスまたは石英基板102上に酸化珪素膜
103を成膜し、その上に珪素の結晶化を助長する金属
元素であるニッケルを105で示されるように、酸化珪
素膜103に接して保持させる。そして非晶質珪素膜1
06を成膜し、活性層107と108とを形成する。さ
らにゲイト絶縁膜111を成膜し、加熱処理を加えるこ
とにより、活性層の結晶化とゲイト絶縁膜のアニールと
を同時に行う。このようにすることで、ニッケル元素の
作用によって良好な結晶性を有する活性層を得ることが
できる。同時に界面特性の優れたゲイト絶縁膜を得るこ
とができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本明細書で開示する発明は、薄膜
トランジスタの作製方法に関する。
【0002】
【従来の技術】近年、石英基板やガラス基板上に形成さ
れる薄膜トランジスタが注目されている。この薄膜トラ
ンジスタは、主にアクティブマトリクス型の液晶表示装
置に利用される。
【0003】以下にガラス基板上に薄膜トランジスタを
作製する場合の概略の工程を説明する。まずガラス基板
上に下地の酸化珪素膜を成膜し、さらに非晶質珪素膜を
プラズマCVD法や減圧熱CVD法で成膜する。そして
加熱処理やレーザー光の照射を行うことにより、非晶質
珪素膜を結晶性珪素膜に変成する。
【0004】
【発明が解決しようとする課題】上記ような構成を採用
した場合、以下のような点が問題となる。 1.得られる結晶性珪素膜の結晶性が不十分である。 2.ゲイト絶縁膜の膜質とゲイト絶縁膜と活性層との界
面特性が良好なものが得られない。この結果、薄膜トラ
ンジスタの特性が不安定になってしまう
【0005】本発明者らの研究によれば、上記ような問
題を解決する手段として、以下に示すような方法があ
る。 1.基板として石英基板を用い、非晶質珪素膜の結晶化
のための加熱温度を高くする。 2.ゲイト絶縁膜の形成を熱酸化法を用いて形成する。
【0006】上記のような方法を用いることにより、結
晶性珪素膜の結晶性の向上とゲイト絶縁膜の膜質の改善
を計ることができる。しかし、必要とする特性を得るた
めには、さたに高い結晶性を実現する必要がある。ま
た、ゲイト絶縁膜の膜質についてもさらに高いものが必
要とされる。特に活性層とゲイト絶縁膜との界面特性を
さらに向上させることが要求される。
【0007】また上記ような要求事項を満たすととも
に、作製工程を削減することが求められる。これは、生
産コストを極力下げるとともに、生産歩留りを高めるた
めである。
【0008】本明細書で開示する発明は、優れた膜質を
有するゲイト絶縁膜を得ることを改題とする。即ち、膜
中にピンホールが欠陥が存在しないようなゲイト絶縁膜
を得ることを課題とする。
【0009】また本明細書で開示する発明が解決せんと
する他の課題は、活性層とゲイト絶縁膜との界面特性が
良好な薄膜トランジスタを提供することを課題とする。
【0010】さらに本明細書で開示する発明が解決せん
とする他の課題は、上記課題の少なくとも一つを解決し
た上でさらに高い結晶性の活性層を有する薄膜トランジ
スタを提供することを課題とする。
【0011】さらに本明細書で開示する発明が解決せん
とする他の課題は、上記課題の少なくとも一つを解決す
ると同時に作製工程を少なくする技術を提供することを
課題とする。
【0012】
【課題を解決するための手段】本明細書で開示する発明
の一つは、絶縁表面上に珪素の結晶化を助長する金属元
素を接して保持させる工程と、前記絶縁表面上に非晶質
珪素膜を成膜する工程と、前記非晶質珪素膜をパターニ
ングし島状の領域を形成する工程と、前記島状の領域を
覆ってゲイト絶縁膜を成膜する工程と、加熱処理を施し
前記非晶質珪素膜の結晶化と前記ゲイト絶縁膜のアニー
ルとを同時に行う工程と、を有することを特徴とする。
【0013】上記構成において、絶縁表面とは、絶縁表
面を有する基板、半導体素子が形成された上に絶縁膜を
形成した単結晶珪素基板、熱酸化膜を形成した単結晶珪
素基板、等を挙げることができる。またその他に各種ガ
ラス基板、石英基板を挙げることができる。絶縁表面を
形成する絶縁膜は、酸化珪素膜、窒化珪素膜、酸化窒化
珪素膜、これら絶縁膜の積層膜を挙げることができる。
また本明細書においては、ガラス基板上に酸化珪素膜等
の絶縁膜が形成されている場合であっても単に基板とい
うものとする。
【0014】珪素の結晶化を助長する金属元素として
は、Fe、Co、Ni、Ru、Rh、Pd、Ag、I
r、Pt、Au、Cu、Auから選ばれた一種または複
数種類の元素が用いられることができる。特にNi(ニ
ッケル)を用いることがその再現性や効果の点から好ま
しい。
【0015】加熱処理は、450℃〜1100℃、また
は450℃〜(基板が耐える温度)の範囲で行うことが
できる。一般にガラス基板(石英基板も含む)を用いる
場合には、の加熱処理温度の上限をガラス基板の歪点以
下とすることが必要である。
【0016】得られる結晶性珪素膜の結晶性をより高い
ものとするには、上記の加熱処理温度を非晶質珪素膜の
結晶化温度以上とすることが必要となる。非晶質珪素膜
の結晶化温度は、非晶質珪素膜の成膜方法や成膜条件に
よって異なるものであるが、一般に580℃〜620℃
程度である。なおこの結晶化温度は、ニッケル等の珪素
の結晶化を助長する金属元素を利用することで、500
℃〜550℃程度まで下げることができる。
【0017】従って良好な結晶性を得るためには、一般
的に750℃〜1100℃以下の温度で加熱処理を行う
ことが好ましい。なお、ランプアニール等の瞬間的な加
熱を行う方法を加熱処理に利用することは好ましくな
い。これは、結晶成長が一様に進行しないからである。
【0018】他の発明の構成は、絶縁表面上に珪素の結
晶化を助長する金属元素を接して保持させる工程と、前
記絶縁表面上に非晶質珪素膜を成膜する工程と、前記非
晶質珪素膜上に絶縁膜を形成する工程と、加熱処理を施
し前記非晶質珪素膜の結晶化と前記絶縁膜のアニールと
を同時に行う工程と、を有することを特徴とする。
【0019】他の発明の構成は、非晶質珪素膜の下面に
接して珪素の結晶化を助長する金属元素を保持させる工
程と、前記非晶質珪素膜上に絶縁膜を形成する工程と、
加熱処理を施し前記非晶質珪素膜を結晶化させると同時
に前記絶縁膜のアニールを同時に行うことを特徴とす
る。
【0020】他の発明の構成は、絶縁表面上に珪素の結
晶化を助長する金属元素を接して保持させる工程と、前
記絶縁表面上に非晶質珪素膜を成膜する工程と、酸化性
雰囲気中で加熱処理を行い前記非晶質珪素膜を結晶化さ
せるとともに前記非晶質珪素膜上に熱酸化膜を成膜する
工程と、を有することを特徴とする。
【0021】
【作用】非晶質珪素膜の下面に接して珪素の結晶化を助
長する金属元素を接して保持させ、さらに非晶質珪素膜
をパターニングすることにより活性層を形成し、さらに
ゲイト絶縁膜を形成し、その後に熱処理を行うことによ
って、活性層の結晶化とゲイト絶縁膜のアニールとを同
時に行うことができる。
【0022】また、加熱処理を酸化性雰囲気で行うこと
により、熱酸化法によりゲイト絶縁膜を同時に形成する
ことができる。このような構成とした場合、活性層とゲ
イト絶縁膜とを一体化して構成することができるので、
界面特性を著しく向上させることができる。また、作製
工程を減らすことができる。また熱酸化法を用いること
で、ゲイト絶縁膜の膜質を向上させることができる。こ
の結晶化の工程と熱酸化膜の形成の工程とを兼ねる方法
においては、加熱の温度を750℃以上の温度、好まし
くは900℃以上で行うとよい。こうすることで、良好
な結晶性を有した珪素膜の形成と良好な界面特性並びに
良好な膜質を有するゲイト絶縁膜の形成を行うことがで
きる。
【0023】
【実施例】
〔実施例1〕図1及び図2に本実施例の作製工程を示
す。本実施例に示すのは、オフセットゲイト型を有した
Pチャネル型とNチャネル型の薄膜トランジスタをガラ
ス基板上に1組形成する例である。
【0024】まず図1(A)に示すようにガラス基板1
02上に下地膜として酸化珪素膜103を3000Å〜
1μmの厚さにプラズマCVD法またはスパッタ法によ
って成膜する。次に珪素の結晶化を助長する金属元素で
あるニッケルを酸化珪素膜103の表面に接して保持さ
せた状態とする。
【0025】具体的には、まず所定のニッケル濃度に調
整されたニッケル酢酸塩溶液を塗布し水膜104を形成
する。そしてスピンコーター101を用いて余分な溶液
を除去する。こうして図1(B)に示すように酸化珪素
膜103の表面に105で示されるようにニッケル元素
が接して保持された状態が実現される。
【0026】この方法は、ニッケル元素の導入量を制御
することが容易であり、またニッケル元素を均一に導入
することができるという顕著な有意性を有している。
【0027】なお、酢酸ニッケル塩溶液中におけるニッ
ケル濃度は、最終的に得られる結晶性珪素膜中における
ニッケル濃度が1×1015cm-3〜5×1019cm-3
範囲となるように調整する必要がある。これはこの濃度
範囲を上回る場合は、金属としての性質が顕在化してし
まうからであり、この濃度を下回る場合は結晶化を助長
する効果が得られないからである。
【0028】酸化珪素膜103の表面にニッケル元素を
105で示されるように接して保持させた後、図1
(C)に示すように非晶質珪素膜106を減圧熱CVD
法で成膜する。非晶質珪素膜106の膜厚は500Åと
する。
【0029】図1(C)に示す状態を得たら、パターニ
ングを行い薄膜トランジスタの活性層107と108を
形成する。この状態においては、2つの活性層は非晶質
珪素で構成されている。(図1(D))
【0030】図1(D)に示す状態を得たら、紫外線を
照射した状態において500℃の温度で熱酸化を行い、
活性層の表面に図示しない薄い熱酸化膜を形成する。こ
の熱酸化膜は活性層とゲイト絶縁膜との間の界面特性を
向上させる効果がある。しかし、この熱酸化膜は温度が
低いので、厚さを100Å程度にしかできない。そこ
で、この上にさらにプラズマCVD法により、酸化珪素
膜を1000Åの厚さに成膜する。こうしてゲイト絶縁
膜111が形成される。(図1(E))
【0031】そして、550℃、4時間の加熱処理を窒
素雰囲気中で行う。この工程によって、非晶質珪素膜で
なる活性層107と108は結晶化される。同時にゲイ
ト絶縁膜と、活性層とゲイト絶縁膜111との界面のア
ニールが行われる。即ち、活性層107と108の結晶
化と、ゲイト絶縁膜中の欠陥や準位の減少させること
と、活性層とゲイト絶縁膜111との界面における界面
準位の減少させることとを同時に行うことができる。こ
の加熱処理の雰囲気中にハロゲン元素を微量に混入させ
てもよい。例えば、窒素雰囲気中にHClを微量に添加
してもよい。これは、活性層中やゲイト絶縁膜中、さら
には活性層とゲイト絶縁膜との界面んいおける準位を減
少させうことに効果がある。
【0032】こうして、珪素の結晶化を助長する金属元
素の作用によって結晶化された結晶性珪素膜でなる活性
層112と113とが形成される。(図1(F))
【0033】なお、基板として石英基板を用いる場合に
は、加熱処理の温度をさらに高い温度(例えば850
℃)とすることによって、さらに高い結晶性を得ること
ができる。
【0034】次に図2(A)に示すようにゲイト電極1
14と115とを形成する。ここでは、まずスカンジウ
ムまたは銅と珪素を微量に含有したアルミニウム膜を5
000Åの厚さに成膜する。さらにそれをパターニング
することによってアルミニウムでなるゲイト電極114
と115とを形成する。
【0035】そして電解溶液中においてゲイト電極を陽
極として陽極酸化を行い陽極酸化膜116と117とを
形成する。ここでは、電解溶液として酒石酸、硼酸、硝
酸が含まれたPH≒7のエチレングルコール溶液を用い
る。この陽極酸化膜の厚さは2500Åとする。この陽
極酸化膜は緻密な膜質を有している。この緻密な陽極酸
化膜の膜厚は印加電圧によって制御することができる。
(図2(A))
【0036】次に珪素に一導電型を付与する不純物イオ
ンの注入を行い、ソース及びドレイン領域の形成を行
う。ここでは、プラズマドーピング法を用いて不純物イ
オンの注入を行う。
【0037】具体的には、まず右側の薄膜トランジスタ
の領域を図示しないレジストマスクで覆い、B(ボロ
ン)のイオンの注入を行う。この工程でP型を有した領
域118と121とが形成される。この118と121
で示される領域がソース及びドレイン領域となる。また
120の領域がチャネル形成領域となる。また119の
領域がオフセットゲイト領域となる。
【0038】次に右側の薄膜トランジスタの領域を覆っ
た図示しないレジストマスクを除去し、左側の薄膜トラ
ンジスタの領域を覆うレジストマスク(図示せず)を形
成する。そしてP(リン)イオンの注入を行う。する
と、N型を有する領域122と125とが形成される。
この122と125の領域がソース及びドレイン領域と
なる。また124がチャネル形成領域となる。また12
3がオフセットゲイト領域となる。(図2(B))
【0039】図2(B)に示す不純物イオンの注入工程
が終了したら、レーザー光の照射を行い、ソース/ドレ
イン領域の活性化とイオンの注入による損傷のアニール
とを同時に行う。
【0040】次に層間絶縁膜として酸化珪素膜126を
6000Åの厚さにプラズマCVD法を用いて成膜す
る。そしてコンタクトホールの形成を行う。さらにチタ
ン膜とアルミニウム膜との積層膜を用いてPチャネル型
の薄膜トランジスタ(PTFT)のソース電極127と
ドレイン電極128とを形成する。また同時にNチャネ
ル型の薄膜トランジスタ(NTFT)のソース電極12
9とドレイン電極130とを形成する。
【0041】最後に350℃の水素雰囲気中において加
熱処理を行う。こうしてPチャネル型の薄膜トランジス
タとNチャネル型の薄膜トランジスタとを1枚のガラス
基板上に形成することができる。本実施例に示す構成
は、例えばアクティブマトリクス型の液晶表示装置の周
辺駆動回路を構成するCMOS回路に利用することがで
きる。
【0042】〔実施例2〕本実施例は、低OFF電流特
性を実現するためのPチャネル型の薄膜トランジスタと
Nチャネル型の薄膜トランジスタをガラス基板上に集積
化する構成に関する。図3及び図4に本実施例の作製工
程を示す。
【0043】まず、図1に示す工程と同様な工程を経
て、図1(F)に示すようにガラス基板上に結晶性珪素
膜でなる2つの活性層112と113とを形成する。こ
れら活性層はゲイト絶縁膜111によって覆われてい
る。
【0044】この状態を得る方法としては、基板として
石英基板を用い、800℃や850℃という高温での加
熱処理によって、結晶性珪素膜を得る方法を利用しても
よい。またゲイト絶縁膜として熱酸化膜を利用すること
は有効である。
【0045】図1(F)に示す状態を得たら、その上に
スカンジウムを微量に含有したアルミニウム膜を500
0Åの厚さに成膜する。成膜方法は、スパッタ法や電子
ビーム蒸着法を用いればよい。そして酒石酸、硼酸、硝
酸が含まれたPH≒7のエチレングルコール溶液を用い
た陽極酸化を行い、厚さ100Å程度の緻密な陽極酸化
膜303を成膜する。この陽極酸化膜は後の多孔質状の
陽極酸化膜を選択的に形成する際にマスクとして機能す
る。またアルミニウム膜上に形成されるレジストマスク
の密着性を高める機能を有する。(図3(A))
【0046】そしてアルミニウム膜上にレジストマスク
を配置し、パターニングを行うことにより、ゲイト電極
301と302を形成する。(図3(A))
【0047】次に電解溶液として3〜20%のクエン酸
もしくは硝酸、燐酸、クロム酸、硫酸を用いて、露呈し
たゲイト電極の表面に陽極酸化膜を形成する。ここでは
20%の硝酸を用いる。この陽極酸化膜は多孔質状を有
しており、数千Åの厚さに形成することができる。ここ
では、この多孔質状の陽極酸化膜を6000Åの厚さに
形成する。この多孔質状の陽極酸化膜の膜厚は陽極酸化
時間によって制御することができる。
【0048】この多孔質状の陽極酸化膜は図3(B)の
304、305で示される部分に形成される。ここで
は、緻密な陽極酸化膜303がマスクとなるので、ゲイ
ト電極301と302の側面において選択的に多孔質状
の陽極酸化膜304と305が形成される。(図3
(B))
【0049】次に緻密な陽極酸化膜303を取り除く。
そして電解溶液として酒石酸、硼酸、硝酸が含まれたP
H≒7のエチレングルコール溶液を用いた陽極酸化を行
い、緻密な陽極酸化膜306と307を形成する。(図
3(C))
【0050】この陽極酸化工程においては、電解溶液が
多孔質状を有する陽極酸化膜304と305内に進入す
るので、ゲイト電極301と302の表面(陽極酸化膜
304と305の内側)に陽極酸化膜が形成される。こ
の陽極酸化膜306と307の厚さは500Åとする。
この陽極酸化膜306と307は、後の工程においてア
ルミニウムの異常成長やクラックの発生を抑える役割を
有している。(図3(C))
【0051】図3(C)に示す状態を得たら、露呈した
ゲイト絶縁膜111を除去する。こうして308と30
9で示される部分にゲイト絶縁膜が残存する。(図3
(D))
【0052】次に多孔質状の陽極酸化膜304と305
とを除去する。ここでは、燐酸、酢酸、硝酸の混酸を用
いて多孔質状の陽極酸化膜304と305とを選択的に
除去する。(図3(D))
【0053】次にゲイト電極301と302、ゲイト電
極周囲の緻密な陽極酸化膜306と307、多孔質状の
陽極酸化膜304と305をマスクとしてPまたはN型
を付与するための不純物イオンを注入する。(図3
(E))
【0054】ここでは、詳細は図示しないが、まず右側
の薄膜トランジスタの領域上にレジストマスクを配置
し、露呈した左側の薄膜トランジスタの領域にB(ボロ
ン)イオンを注入する。この工程で、310の領域と3
13の領域に高濃度にBイオンが注入されることにな
る。また311の領域には低濃度にBイオンが注入され
ることになる。これは、残存したゲイト絶縁膜308が
存在するためである。なお必要とする濃度を得るために
ドーズ量や加速電圧は調整する必要がある。
【0055】こうして、Pチャネル型の薄膜トランジス
タのソース及びドレイン領域となる310と313、低
濃度不純物領域311、チャネル形成領域312が形成
される。なお、緻密な陽極酸化膜306の直下にオフセ
ットゲイト領域が形成されるが、本実施例においては、
陽極酸化膜306の膜厚が500Åと薄いのでその存在
は無視することができる。
【0056】Bイオンの注入工程の終了後、右側の薄膜
トランジスタの領域上に配置されたレジストマスクを除
去する。さらに新たに左側の薄膜トランジスタの領域上
に図示しないレジストマスクを配置する。そして、露呈
した右側の薄膜トランジスタの領域にP(ボロン)イオ
ンを注入する。この工程で、314の領域と317の領
域に高濃度にPイオンが注入されることになる。また3
15の領域には低濃度にPイオンが注入されることにな
る。これは、残存したゲイト絶縁膜309が存在するた
めである。
【0057】こうして、Nチャネル型の薄膜トランジス
タのソース及びドレイン領域となる314と317、低
濃度不純物領域315、チャネル形成領域316が形成
される。(図3(E))
【0058】その後図示しないレジストマスクを取り除
き、レーザー光の照射を行うことにより、注入された不
純物の活性化と加速されたイオンの衝撃による損傷のア
ニールとを行う。
【0059】次に図4(A)に示すように、層間絶縁膜
318として酸化珪素膜を7000Åの厚さにプラズマ
CVD法でもって成膜する。さらにコンタクトホールの
形成を行いPチャネル型薄膜トランジスタのソース及び
ドレイン電極319と320とを形成する。さらにNチ
ャネル型薄膜トランジスタのソース及びドレイン電極3
21と322とを形成する。
【0060】最後に350℃の水素雰囲気中において加
熱処理を行うことによって、低濃度不純物領域を有した
Pチャネル型の薄膜トランジスタとNチャネル型の薄膜
トランジスタとを完成させる。これらの薄膜トランジス
タは、チャネル形成領域とドレイン領域との間に低濃度
不純物濃度領域を有しているので、低OFF電流特性を
得ることができる。このチャネル形成領域とドレイン領
域との間の低濃度不純物濃度領域は、一般にLDD(ラ
イトドープドレイン)領域と称されている。この低濃度
不純物領域は、チャネル形成領域とドレイン領域のどの
間に加わる電界強度を緩和させ、OFF動作時のリーク
電流(OFF電流)を低減させる効果を有している。
【0061】〔実施例3〕本実施例は、周辺回路と一体
化されたアクティブマトリクス型の液晶表示装置に利用
される回路構成に関する。周辺回路と一体化されたアク
ティブマトリクス型の液晶表示装置においては、周辺回
路を構成する薄膜トランジスタとマトリクス領域(画素
領域)に配置される薄膜トランジスタとでは、必要とす
る特性が異なる。
【0062】周辺回路は高速動作を行わせ、また低イン
ピーダンス駆動を行わせる必要性から、とにかく高移動
度を有することが必要とされる。一方、マトリクス領域
に配置される薄膜トランジスタは、所定の量の電荷を画
素電極に所定の時間において保持させる必要があるの
で、OFF電流(トランジスタがOFF時に漏れ出てし
まう電流)を極力小さくした特性が必要とされる。
【0063】即ち、同一基板上に上記のような特性の異
なる薄膜トランジスタを選択的に形成する技術が必要と
される。図5及び図6に本実施例の作製工程を示す。図
5及び図6において、左側が周辺回路領域に配置される
高移動度を有する薄膜トランジスタの作製工程であり、
右側が低OFF電流特性を有する薄膜トランジスタの作
製工程を示す。
【0064】まず図1に示す工程に従って、図1(F)
に示すような状態を得る。即ち、ガラス基板上に結晶性
珪素膜でなる活性層を形成した状態を得る。詳細な作製
工程等は実施例1に記載したのと同様である。
【0065】図1(F)に示す状態を得たら、図5
(A)に示すようにスカンジウムを微量に含有したアル
ミニウム膜でなるゲイト電極501と502を形成す
る。具体的には、まずスカンジスムを微量に含有したア
ルミニウム膜をスパッタ法によって6000Åの厚さに
成膜し、さらにその上面に厚さ100Å程度の緻密な陽
極酸化膜503を成膜する。そしてパターニングを行う
ことにより、図5(A)に示すようなゲイト電極501
と502を形成する。
【0066】そして電解溶液中において、ゲイト電極5
02のみに電流を流し陽極酸化を行う。この陽極酸化工
程では多孔質状の陽極酸化膜504が形成される。この
多孔質状の陽極酸化膜504の厚さは5000Åとす
る。この陽極酸化膜504の成長距離でもって低濃度不
純物領域の幅をほぼ決めることができる。一方この工程
において、図面の左側の薄膜トランジスタのゲイト電極
501には陽極酸化は行われない。(図5(B))
【0067】次にゲイト電極501と502を陽極とし
て再び陽極酸化を行う。この工程では、緻密な陽極酸化
膜505と506とを形成する。この緻密な陽極酸化膜
の厚さは500Åとする。(図5(C))
【0068】次に露呈した酸化珪素膜111を除去す
る。こうして図5(D)に示す状態を得る。この状態に
おいては、ゲイト絶縁膜を構成する酸化珪素膜507と
508とが残存した状態が得られる。
【0069】そしてN型を付与するためにP(リン)イ
オンの注入を行いN型を有する領域508と510と5
11と514とを形成する。これらの領域はPイオンが
高濃度に注入された領域であり、ソースまたはドレイン
領域として機能する。また右側の薄膜トランジスタにお
いては、512で示される低濃度不純物領域が形成され
る。
【0070】この工程の後、レーザー光の照射を行い、
注入された不純物イオンの活性化とイオンの注入に際し
て生じた損傷のアニールとを行う。
【0071】さらに図6(A)に示すように、層間絶縁
膜として酸化珪素膜515をプラズマCVD法により6
000Åの厚さに成膜する。そして層間絶縁膜上にはI
TOでなる画素電極516を形成する。さらにコンタク
トホールの形成を行い、周辺回路用に配置されるNチャ
ネル型薄膜トランジスタ(周辺回路用TFT)のソース
及ぶドレイン電極517と518、さらに画素電極に配
置されるNチャネル型トランジスタ(画素電極用TF
T)のソース電極及びドレイン電極520を形成する。
ここで画素電極用薄膜トランスタのドレイン電極は画素
電極516に接続される。
【0072】このようにして得られた構成においては、
周辺回路に高速動作が可能な薄膜トランジスタを配置す
ることができる。この周辺回路用の薄膜トランジスタ
は、低濃度不純物領域がないので、OFF電流値は大き
いが、ソース/ドレイン間の抵抗を小さくすることがで
きるので、高速動作を行わすことができる。
【0073】一方、画素用薄膜トランジスタは、低濃度
不純物領域を備えているので、高速動作には向かない
が、低OFF電流特性を有するものとすることができ
る。
【0074】このように集積化された構成は、アクティ
ブマトリクス型の液晶表示装置に最適なものの一つとな
る。
【0075】〔実施例4〕本実施例は、基板として石英
基板を用いた例を示す。図7及び図8に本実施例の作製
工程を示す。まず石英基板702上に下地の酸化珪素膜
703を5000Åの厚さに成膜する。石英基板は加熱
に際する縮は小さいので、珪素膜との間に応力が発生し
ないように下地膜を厚く形成することが重要である。
【0076】次に図7(A)に示すように所定に濃度に
調整したニッケル酢酸塩溶液を塗布し、水膜704を形
成する。ニッケル酢酸塩溶液中におけるニッケル濃度は
例えば10ppmとする。そしてスピナー701を用い
て余計な溶液を除去し、705で示されるようにニッケ
ル元素が酸化珪素膜703に接して保持された状態とす
る。(図7(B))
【0077】さらに減圧熱CVD法またはプラズマCV
D法によって、非晶質珪素膜706を1000Åの厚さ
に成膜する。(図7(C))
【0078】次にパターニングを施すことにより、薄膜
トランジスタの活性層707と7─8を形成する。(図
7(D))
【0079】そして950℃の酸化雰囲気中において加
熱処理を行い、活性層の表面に熱酸化膜を500Åの厚
さに成膜する。この加熱処理と同時に非晶質珪素膜でな
る活性層707と708は結晶化される。この時、珪素
の結晶化を助長する金属元素であるニッケル元素70
9、710の存在によって、高い結晶性を得ることがで
きる。(図7(E))
【0080】熱酸化膜の厚さを制御するには、雰囲気の
温度を制御するか加熱処理時間を制御すればよい。この
制御は、熱酸化膜の厚さと得られる結晶性との兼ね合い
で決定する必要がある。なおこの熱酸化膜の形成によっ
て、活性層の厚さは750Å程度の減少する。
【0081】こうして結晶性珪素膜でなる活性層713
と714、この活性層の表面に形成された熱酸化膜(ゲ
イト絶縁膜)711と712とを有した構成を得る。
(図7(F))
【0082】次にモリブデンシリサイドまたはタングス
テンシリサイドでなる膜を形成する。この膜をレジスト
マスク715と716を用いてパターニングすることに
よって、ゲイト電極717と718とを形成する。ここ
で、モリブデンシリサイドまたはタングステンシリサイ
ドでなるゲイト電極を形成するのは、後にソース/ドレ
イン領域の活性化を加熱処理によって行うためである。
(図8(A))
【0083】次にモリブデンシリサイドまたはタングス
テンシリサイドを選択的にエッチングできるエッチング
方法によって、図8(B)に示すようにゲイト電極の露
呈した側面をエッチングする。このエッチング工程でゲ
イト電極717と718とはその寸法がその側面方向に
おいて目減りする。
【0084】この状態で図8(C)に示すようにPイオ
ンの注入を行う。すると、レジストマスク715がマス
クとなって719、722、723、726の領域にP
イオンが注入される。これらの領域はソースおよびドレ
イン領域となる。またゲイト電極直下の712と725
の領域がチャネル形成領域となる。そして図8(B)の
工程においてゲイト電極に対するサイドエッチングが行
われた部分に対応する720と724の領域がオフセッ
トゲイト領域となる。
【0085】不純物イオンの注入を行った後、850℃
温度で2時間の加熱処理を行うことにより、ソース/ド
レイン領域の活性化を行う。また同時にイオンの注入に
よって生じた損傷のアニールを行う。
【0086】次に層間絶縁膜となる酸化珪素膜727を
プラズマCVD法により、6000Åの厚さに成膜す
る。そしてコンタクトホールの形成を行い、チタン膜と
アルミニウム膜の積層膜を形成する。そしてこれをパタ
ーニングすることによって、ソース電極728、73
0、ドレイン電極729、731を形成する。最後に5
00℃の水素雰囲気中において加熱処理を施すことによ
り、2つのNチャネル型薄膜トランジスタを完成する。
【0087】
【発明の効果】活性層の結晶化と活性層上のゲイト絶縁
膜のアニールとを同一の工程で実施することにより、作
製工程を簡略することができる。また活性層とゲイト絶
縁膜とを一体化することができる。特に、珪素の結晶化
を助長する金属元素を利用することで、活性層の結晶性
を高いものとすることができる。
【0088】また、薄膜トランジスタの安定した動作を
させる上で重要な、活性層とゲイト絶縁膜との間におけ
る界面特性を向上させることができる。このように、本
明細書で開示する発明を利用することで、作製工程に削
減と得られる薄膜トランジスタの特性の向上を得ること
ができる。
【0089】また、珪素の結晶化を助長する金属元素を
用いた加熱による活性層の結晶化と、酸化性雰囲気中に
おける加熱による活性層の表面への熱酸化膜(ゲイト絶
縁膜を形成する)の形成とを同じ工程で行うことで、良
好な界面特性を有するゲイト絶縁膜を形成することがで
きるとともに、作製工程を簡略化することができる。
【図面の簡単な説明】
【図1】 薄膜トランジスタの作製工程を示す。
【図2】 薄膜トランジスタの作製工程を示す。
【図3】 薄膜トランジスタの作製工程を示す。
【図4】 薄膜トランジスタの概要を示す。
【図5】 薄膜トランジスタの作製工程を示す。
【図6】 薄膜トランジスタの概要を示す。
【図7】 薄膜トランジスタの作製工程を示す。
【図8】 薄膜トランジスタの作製工程を示す。
【符号の説明】
101 スピナー 102 ガラス基
板(石英基板) 103 下地膜
(酸化珪素膜) 104 水膜 105 ニッケル
元素 106 非晶質珪
素膜 107、108 非晶質珪
素膜でなる活性層 109、110 ニッケル
元素 111 ゲイト絶
縁膜 112、113 結晶性珪
素膜でなる活性層 114、115、301、302 ゲイト電
極 116、117、303、306、307 緻密な陽
極酸化膜 118、122、 オフセッ
トゲイト領域 310、314 ソース領
域 311、315 低濃度不
純物領域 121、125、313、317 ドレイン
領域 120、124、312、316 チャネル
形成領域 126、318 層間絶縁
膜 127、129、319、321 ソース電
極 128、130、320、322 ドレイン
電極 304、305 多孔質状
の陽極酸化膜 308、309 残存した
ゲイト電極 501、502 ゲイト電
極 503、505、506 緻密な陽
極酸化膜 504 多孔質状
の陽極酸化膜 507、508 残存した
ゲイト絶縁膜 508、511 ソース領
域 509、513 チャネル
形成領域 510、514 ドレイン
領域 512 低濃度不
純物領域 515 層間絶縁
膜(酸化珪素膜) 516 画素電極
(ITO電極) 517、519 ソース電
極 518、520 ドレイン
電極 701 スピナー 702 石英基板 703 酸化珪素
膜(下地膜) 704 ニッケル
酢酸塩溶液の水膜 705、709、710 ニッケル
元素 706 非晶質珪
素膜 707、708 活性層
(非晶質珪素膜) 711、712 ゲイト絶
縁膜(熱酸化膜) 713、714 活性層
(結晶性珪素膜) 715、716 レジスト
マスク 717、718 ゲイト電
極 719、723 ソース領
域 720、724 オフセッ
トゲイト領域 721、725 チャネル
形成領域 722、726 ドレイン
領域 727 層間絶縁
膜 728、730 ソース電
極 729、731 ドレイン
電極

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】絶縁表面上に珪素の結晶化を助長する金属
    元素を接して保持させる工程と、 前記絶縁表面上に非晶質珪素膜を成膜する工程と、 前記非晶質珪素膜をパターニングし島状の領域を形成す
    る工程と、 前記島状の領域を覆ってゲイト絶縁膜を成膜する工程
    と、 加熱処理を施し前記非晶質珪素膜の結晶化と前記ゲイト
    絶縁膜のアニールとを同時に行う工程と、 を有することを特徴とする半導体装置の作製方法。
  2. 【請求項2】絶縁表面上に珪素の結晶化を助長する金属
    元素を接して保持させる工程と、 前記絶縁表面上に非晶質珪素膜を成膜する工程と、 前記非晶質珪素膜上に絶縁膜を形成する工程と、 加熱処理を施し前記非晶質珪素膜の結晶化と前記絶縁膜
    のアニールとを同時に行う工程と、 を有することを特徴とする半導体装置の作製方法。
  3. 【請求項3】非晶質珪素膜の下面に接して珪素の結晶化
    を助長する金属元素を保持させる工程と、 前記非晶質珪素膜上に絶縁膜を形成する工程と、 加熱処理を施し前記非晶質珪素膜を結晶化させると同時
    に前記絶縁膜のアニールを同時に行うことを特徴とする
    半導体装置の作製方法。
  4. 【請求項4】絶縁表面上に珪素の結晶化を助長する金属
    元素を接して保持させる工程と、 前記絶縁表面上に非晶質珪素膜を成膜する工程と、 酸化性雰囲気中で加熱処理を行い前記非晶質珪素膜を結
    晶化させるとともに前記非晶質珪素膜上に熱酸化膜を成
    膜する工程と、 を有することを特徴とする半導体装置の作製方法。
  5. 【請求項5】請求項1乃至請求項4において、加熱処理
    を非晶質珪素膜の結晶化温度以上の温度で行うことを特
    徴とする半導体装置の作製方法。
  6. 【請求項6】請求項1乃至請求項4において、珪素の結
    晶化を助長する金属元素として、Fe、Co、Ni、R
    u、Rh、Pd、Ag、Ir、Pt、Au、Cu、Au
    から選ばれた一種または複数種類の元素が用いられるこ
    とを特徴とする半導体装置の作製方法。
  7. 【請求項7】請求項1乃至請求項4において、加熱処理
    は750℃〜1100℃以下の温度で行われることを特
    徴とする半導体装置の作製方法。
  8. 【請求項8】請求項1乃至請求項4において、加熱処理
    は非晶質珪素膜の結晶化温度以上の温度でかつ1100
    ℃以下の温度で行われることを特徴とする半導体装置の
    作製方法。
JP20383295A 1995-07-18 1995-07-18 半導体装置の作製方法 Expired - Lifetime JP3535275B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20383295A JP3535275B2 (ja) 1995-07-18 1995-07-18 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20383295A JP3535275B2 (ja) 1995-07-18 1995-07-18 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH0936373A true JPH0936373A (ja) 1997-02-07
JP3535275B2 JP3535275B2 (ja) 2004-06-07

Family

ID=16480450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20383295A Expired - Lifetime JP3535275B2 (ja) 1995-07-18 1995-07-18 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP3535275B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106106A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法、並びに液晶テレビジョン装置
JP2006106110A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204570A (ja) * 1982-05-24 1983-11-29 Seiko Epson Corp 半導体集積回路装置の製造方法
JPS63304670A (ja) * 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6435959A (en) * 1987-07-30 1989-02-07 Ricoh Kk Thin film transistor
JPH02184076A (ja) * 1989-01-11 1990-07-18 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
JPH04332130A (ja) * 1991-05-07 1992-11-19 Ricoh Co Ltd 半導体素子の製造方法
JPH05136168A (ja) * 1991-11-12 1993-06-01 Toshiba Corp 薄膜トランジスタの製造方法
JPH05152325A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH05182983A (ja) * 1991-12-27 1993-07-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH0613611A (ja) * 1991-09-12 1994-01-21 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH06102531A (ja) * 1992-09-18 1994-04-15 Seiko Epson Corp アクティブ・マトリックス型液晶表示装置
JPH06112223A (ja) * 1992-09-29 1994-04-22 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06124890A (ja) * 1992-08-27 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法。
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法
JPH06275650A (ja) * 1993-03-19 1994-09-30 Sony Corp 電界効果トランジスタの製造方法
JPH06314786A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58204570A (ja) * 1982-05-24 1983-11-29 Seiko Epson Corp 半導体集積回路装置の製造方法
JPS63304670A (ja) * 1987-06-04 1988-12-12 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6435959A (en) * 1987-07-30 1989-02-07 Ricoh Kk Thin film transistor
JPH02184076A (ja) * 1989-01-11 1990-07-18 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法
JPH04332130A (ja) * 1991-05-07 1992-11-19 Ricoh Co Ltd 半導体素子の製造方法
JPH0613611A (ja) * 1991-09-12 1994-01-21 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH05136168A (ja) * 1991-11-12 1993-06-01 Toshiba Corp 薄膜トランジスタの製造方法
JPH05152325A (ja) * 1991-12-02 1993-06-18 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPH05182983A (ja) * 1991-12-27 1993-07-23 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06124890A (ja) * 1992-08-27 1994-05-06 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置の作製方法。
JPH06102531A (ja) * 1992-09-18 1994-04-15 Seiko Epson Corp アクティブ・マトリックス型液晶表示装置
JPH06112223A (ja) * 1992-09-29 1994-04-22 Seiko Epson Corp 薄膜トランジスタの製造方法
JPH06314786A (ja) * 1993-03-05 1994-11-08 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JPH06275650A (ja) * 1993-03-19 1994-09-30 Sony Corp 電界効果トランジスタの製造方法
JPH06275808A (ja) * 1993-03-22 1994-09-30 Semiconductor Energy Lab Co Ltd 半導体回路およびその作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006106106A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 液晶表示装置及びその作製方法、並びに液晶テレビジョン装置
JP2006106110A (ja) * 2004-09-30 2006-04-20 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP4700317B2 (ja) * 2004-09-30 2011-06-15 株式会社半導体エネルギー研究所 表示装置の作製方法

Also Published As

Publication number Publication date
JP3535275B2 (ja) 2004-06-07

Similar Documents

Publication Publication Date Title
US7470575B2 (en) Process for fabricating semiconductor device
US8198683B2 (en) Semiconductor device including transistors with silicided impurity regions
US7767559B2 (en) Process for fabricating semiconductor device
JP3335757B2 (ja) 陽極酸化方法
JPH07335906A (ja) 薄膜状半導体装置およびその作製方法
US6261875B1 (en) Transistor and process for fabricating the same
JPH0758339A (ja) 半導体装置およびその作製方法
JPH07169974A (ja) 半導体装置およびその作製方法
JPH0869967A (ja) 半導体装置の作製方法
JP3527009B2 (ja) 半導体装置およびその作製方法
JP4162727B2 (ja) 半導体装置の作製方法
JP4657361B2 (ja) 半導体装置
JP3326020B2 (ja) 薄膜トランジスタの作製方法
JPH07169975A (ja) 半導体装置およびその作製方法
JP3535275B2 (ja) 半導体装置の作製方法
US6211535B1 (en) Method of manufacturing a semiconductor device
JPH07218932A (ja) 半導体装置およびその作製方法
JP3381184B2 (ja) 絶縁ゲイト型電界効果半導体装置
JP3488361B2 (ja) 半導体装置の作製方法
KR100531556B1 (ko) 반도체장치제조방법
JP3545289B2 (ja) 半導体装置作製方法
JP3607066B2 (ja) 半導体集積回路
JP4417327B2 (ja) 半導体装置の作製方法
JPH09171965A (ja) 半導体装置の作製方法
JP4087363B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040311

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090319

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100319

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110319

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 9