JPH0443642A - ゲート絶縁膜の形成方法 - Google Patents
ゲート絶縁膜の形成方法Info
- Publication number
- JPH0443642A JPH0443642A JP15183790A JP15183790A JPH0443642A JP H0443642 A JPH0443642 A JP H0443642A JP 15183790 A JP15183790 A JP 15183790A JP 15183790 A JP15183790 A JP 15183790A JP H0443642 A JPH0443642 A JP H0443642A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- film
- gate insulating
- oxide film
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 56
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 52
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 38
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 37
- 239000010703 silicon Substances 0.000 claims abstract description 37
- 238000000034 method Methods 0.000 claims abstract description 34
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 25
- 239000001301 oxygen Substances 0.000 claims abstract description 24
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 7
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims description 27
- 238000000137 annealing Methods 0.000 claims description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000007789 gas Substances 0.000 abstract description 41
- 239000000758 substrate Substances 0.000 abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 34
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 13
- 239000011521 glass Substances 0.000 abstract description 4
- 230000008018 melting Effects 0.000 abstract description 3
- 238000002844 melting Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 113
- 238000010586 diagram Methods 0.000 description 12
- 238000010438 heat treatment Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000003491 array Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007539 photo-oxidation reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シリコンを半導体としたMO3型電界効果1
−ランジスタのゲート絶縁膜を低温で形成する方法に関
する。
−ランジスタのゲート絶縁膜を低温で形成する方法に関
する。
ソリコンを半導体として用いたMos型電界効果トラン
/スタ(以下MO5FETという)は半導体集積回路や
、アクティブマトリックス方式液晶デイスプレィ用の薄
膜トランジスタ(以下T PTという)アレイ等に用い
られる主要回路素子である。
/スタ(以下MO5FETという)は半導体集積回路や
、アクティブマトリックス方式液晶デイスプレィ用の薄
膜トランジスタ(以下T PTという)アレイ等に用い
られる主要回路素子である。
上記MO3FETの構造は、例えば第7図に示すように
、単結晶シリコン基板、或いは絶縁膜上の厚い多結晶シ
リコン膜1を半導体として用い、」−面にゲート絶縁膜
2を形成し、これを介してMOSゲート電極3を設けた
もの、或いは、第8図に示すように、石英ガラス等の透
明絶縁基板4上に多結晶シリコン薄膜5を半導体として
設け、上面にケート絶縁膜2を形成し、これを介してM
OSゲート電極3を接続[7たもの等がある。なお図中
13はキャリヤを供給、或いは引出すゾーン、ドレイン
領域である。
、単結晶シリコン基板、或いは絶縁膜上の厚い多結晶シ
リコン膜1を半導体として用い、」−面にゲート絶縁膜
2を形成し、これを介してMOSゲート電極3を設けた
もの、或いは、第8図に示すように、石英ガラス等の透
明絶縁基板4上に多結晶シリコン薄膜5を半導体として
設け、上面にケート絶縁膜2を形成し、これを介してM
OSゲート電極3を接続[7たもの等がある。なお図中
13はキャリヤを供給、或いは引出すゾーン、ドレイン
領域である。
」−記ゲート絶縁膜2は、半導体領域となるシリコン膜
l或いは5と共にこの素子の特性を決定する最も重要な
部分である。
l或いは5と共にこの素子の特性を決定する最も重要な
部分である。
従来、半導体集積回路においては、主と(5て単零I;
晶シリコンを半導体として用いたMO3FIΣTが使用
されているが、この場合、半導体のシリコン自体を約1
000°Cの高温で熱酸化した酸化シリコン膜がゲート
絶縁膜として用いられている。
晶シリコンを半導体として用いたMO3FIΣTが使用
されているが、この場合、半導体のシリコン自体を約1
000°Cの高温で熱酸化した酸化シリコン膜がゲート
絶縁膜として用いられている。
またTFTアレイに使用できる半導体としては多結晶シ
リコン、或いは非晶質シリコンかある。
リコン、或いは非晶質シリコンかある。
これらのうち特に非晶質シリコンを用いたTPTが主に
実用化されているが、多結晶シリコンを用いたTPT
(以下多結晶シリコンTPTという)の方が特性−L優
れており、その実用化が望まれている。この多結晶シリ
コンT P Tにおいて実用化されているのは、ゲート
絶縁膜として上記単結晶シリコンの場合と同様、高温熱
酸化したゲート絶縁膜を用いた場合のみである。
実用化されているが、多結晶シリコンを用いたTPT
(以下多結晶シリコンTPTという)の方が特性−L優
れており、その実用化が望まれている。この多結晶シリ
コンT P Tにおいて実用化されているのは、ゲート
絶縁膜として上記単結晶シリコンの場合と同様、高温熱
酸化したゲート絶縁膜を用いた場合のみである。
しかしながら、半導体集積回路においては、シリコン基
板の大型化や素子\1法の微細化のために、製造プロセ
ス温度の低温化が望まれている。また、多結晶シリコン
TFTアレイにおいても高温熱酸化膜をゲート絶縁膜と
して用いる場合、基板として高価で大型化が困難な石英
基板を用いる必要があり、低製造コスト化、T F T
アレイ寸法の大型化のために、安価で大型化が可能な高
融点ガラスが使用できる6 50 ’C以下の温度で高
品質のゲート絶縁膜を形成することが望まれている。
板の大型化や素子\1法の微細化のために、製造プロセ
ス温度の低温化が望まれている。また、多結晶シリコン
TFTアレイにおいても高温熱酸化膜をゲート絶縁膜と
して用いる場合、基板として高価で大型化が困難な石英
基板を用いる必要があり、低製造コスト化、T F T
アレイ寸法の大型化のために、安価で大型化が可能な高
融点ガラスが使用できる6 50 ’C以下の温度で高
品質のゲート絶縁膜を形成することが望まれている。
そのため、気体の熱分解による化学的気相堆積法(以下
CVD法という)を用いて、低温で堆積したシリコン酸
化膜を用いてTPTが作製されているが、高温酸化した
酸化シリコン膜に匹敵するゲート絶縁膜は得られていな
い。
CVD法という)を用いて、低温で堆積したシリコン酸
化膜を用いてTPTが作製されているが、高温酸化した
酸化シリコン膜に匹敵するゲート絶縁膜は得られていな
い。
一般に低温で高品質のゲート絶縁膜を形成する方法とし
ては、熱エネルギの代わりに主たるエネルギの供給源と
して、プラズマのエネルギーや、紫外光のエネルギを用
いて膜の堆積を行なったり、下地を酸化する方法が行な
われている。この方法は、半導体集積回路の層間絶縁膜
の形成方法や、非晶質シリコンTPTのゲート絶縁膜の
形成方法として実用化されており、低温で高品質の膜形
成か期待できるが、単結晶シリコンMO3FETや、多
結晶シリコンT F ”F用のゲート絶縁膜の形成方法
としては、実用化のレベルに達していない。
ては、熱エネルギの代わりに主たるエネルギの供給源と
して、プラズマのエネルギーや、紫外光のエネルギを用
いて膜の堆積を行なったり、下地を酸化する方法が行な
われている。この方法は、半導体集積回路の層間絶縁膜
の形成方法や、非晶質シリコンTPTのゲート絶縁膜の
形成方法として実用化されており、低温で高品質の膜形
成か期待できるが、単結晶シリコンMO3FETや、多
結晶シリコンT F ”F用のゲート絶縁膜の形成方法
としては、実用化のレベルに達していない。
すなわち、現状において、低温で高品質の膜形成が期待
できるプラズマや紫外光のエネルギを利用して、シリコ
ン単結晶に堆積した酸化膜は、高温で形成した酸化シリ
コン膜に比較して、膜中に多くの欠陥が存在するーL1
酸化膜と半導体の界面がもともとの半導体面であるため
、良好な界面の形成が困難である。また、上記エネルギ
を用いて下地半導体を酸化する場合には、界面は半導体
内に形成されるので、良好な界面特性が得られることが
期待できるが、膜の形成速度が極めて遅く経済的でない
。さらに、下地半導体が多結晶シリコンの場合には、多
結晶シリコンの面方位や粒界を反映し°C膜の厚さがば
らつく欠点を有する。
できるプラズマや紫外光のエネルギを利用して、シリコ
ン単結晶に堆積した酸化膜は、高温で形成した酸化シリ
コン膜に比較して、膜中に多くの欠陥が存在するーL1
酸化膜と半導体の界面がもともとの半導体面であるため
、良好な界面の形成が困難である。また、上記エネルギ
を用いて下地半導体を酸化する場合には、界面は半導体
内に形成されるので、良好な界面特性が得られることが
期待できるが、膜の形成速度が極めて遅く経済的でない
。さらに、下地半導体が多結晶シリコンの場合には、多
結晶シリコンの面方位や粒界を反映し°C膜の厚さがば
らつく欠点を有する。
本発明は、上記の事情に鑑み、半導体集積回路において
は、基板の大形化や素子寸法の微細化が可能で、多結晶
シリコンTFTアレイにおいては、基板の大形化が容易
な高融点ガラス基板の使用を可能とする、ゲート絶縁膜
の形成方法を提供することを目的とする。
は、基板の大形化や素子寸法の微細化が可能で、多結晶
シリコンTFTアレイにおいては、基板の大形化が容易
な高融点ガラス基板の使用を可能とする、ゲート絶縁膜
の形成方法を提供することを目的とする。
上記の目的を達成するため、本発明の方法は、半導体の
材料としてシリコンを用いたMOSff27Jf界効果
トランジスタのゲート絶縁膜を形成するに際し、 シリコン表面をプラズマ酸化して酸化膜を形成し、 ついでプラズマCVD法によって、シリコン含有ガスと
酸素含有ガスとを反応させシリコン酸化膜の堆積を行な
う。
材料としてシリコンを用いたMOSff27Jf界効果
トランジスタのゲート絶縁膜を形成するに際し、 シリコン表面をプラズマ酸化して酸化膜を形成し、 ついでプラズマCVD法によって、シリコン含有ガスと
酸素含有ガスとを反応させシリコン酸化膜の堆積を行な
う。
またはシリコン表面にプラズマCVD法によってシリコ
ン含有ガスと酸素含有ガスとを反応させてシリコン酸化
膜を堆積し、 ついで、この/リフン酸化膜を酸素プラズマアニールす
る。
ン含有ガスと酸素含有ガスとを反応させてシリコン酸化
膜を堆積し、 ついで、この/リフン酸化膜を酸素プラズマアニールす
る。
または、上記方法を組合わせて
(イ)シリコン表面をプラズマ酸化して酸化膜を形成し
、 (ロ)この酸化膜上にプラズマCVD法によりシリコン
含有ガスと酸素含有ガスとを反応させて、シリコン酸化
膜を堆積させ、 (ハ)次いでこのシリコン酸化膜酸素プラズマアニール
する。
、 (ロ)この酸化膜上にプラズマCVD法によりシリコン
含有ガスと酸素含有ガスとを反応させて、シリコン酸化
膜を堆積させ、 (ハ)次いでこのシリコン酸化膜酸素プラズマアニール
する。
さらに上記(ロ)および(/\)の工程を2回置」−繰
返えしてもよい。
返えしてもよい。
上記方法はいずれも、プラズマに代えて紫外光エネルギ
ーを用いてもよく、 また同一装置内で連続的に各工程を行うこともできる。
ーを用いてもよく、 また同一装置内で連続的に各工程を行うこともできる。
本発明は上記の構成となっているので、酸素含有ガスに
よるシリコンの酸化はゲート絶縁膜とシリコン含有ガス
との良好な界面を形成し、またシリコン含有ガスと酸素
含有ガスとの反応により形成される堆積膜の欠陥は酸素
含有ガスの作用によってアニールされる。また堆積膜の
形成工程においては、全体の膜形成速度が確保され、特
に下地半導体が多結晶シリコンの場合には多結晶シリコ
ンの面方位と粒界の影響を低減する。
よるシリコンの酸化はゲート絶縁膜とシリコン含有ガス
との良好な界面を形成し、またシリコン含有ガスと酸素
含有ガスとの反応により形成される堆積膜の欠陥は酸素
含有ガスの作用によってアニールされる。また堆積膜の
形成工程においては、全体の膜形成速度が確保され、特
に下地半導体が多結晶シリコンの場合には多結晶シリコ
ンの面方位と粒界の影響を低減する。
本発明の方法を実施する装置としては、プラズマのエネ
ルギーを利用したものとして、RFプラズマCVD装置
、マイクロ波プラズマCVD装置、ECRプラズマCV
D装置があり、光エネルギーを利用したものとして光C
V l)装置がある。第1図ないし第3図に装置の具体
例を示す。
ルギーを利用したものとして、RFプラズマCVD装置
、マイクロ波プラズマCVD装置、ECRプラズマCV
D装置があり、光エネルギーを利用したものとして光C
V l)装置がある。第1図ないし第3図に装置の具体
例を示す。
第1図はRFプラズマCVD装置で、図中符号11は、
プラズマCVD装置チャンバである。チャンバ11内底
部には、ヒータ12が内蔵されている、陽極兼基板加熱
台13が設けられ、この加熱台13上には、試料基板1
4が載置されている。
プラズマCVD装置チャンバである。チャンバ11内底
部には、ヒータ12が内蔵されている、陽極兼基板加熱
台13が設けられ、この加熱台13上には、試料基板1
4が載置されている。
上記チャンバ11の底部には、排気管15が設けられ、
真空装置(図示せず)によってチャンバll内を所定の
真空度に保持している。また上記加熱台13の上部には
、加熱台13と対向して下面にガス噴出孔16が穿設さ
れた陰極17が設けられ、この陰極17は、ガス導入管
18によって外部と接続されている。この導入管18に
は、RF電源19が接続されている。
真空装置(図示せず)によってチャンバll内を所定の
真空度に保持している。また上記加熱台13の上部には
、加熱台13と対向して下面にガス噴出孔16が穿設さ
れた陰極17が設けられ、この陰極17は、ガス導入管
18によって外部と接続されている。この導入管18に
は、RF電源19が接続されている。
上記の装置を用いてCVD法によってシリコン酸化物を
試料基板14上に堆積させるには、試料基板14を所定
の温度に加熱するとともに、チャンバ11内を所定の真
空度に保持し、ガス導入管18からSiH*、Si、H
,等のシリコン含有ガスとO2、N、O等の酸素含有ガ
スを導入しながら陰極17にRF電力19を印加する。
試料基板14上に堆積させるには、試料基板14を所定
の温度に加熱するとともに、チャンバ11内を所定の真
空度に保持し、ガス導入管18からSiH*、Si、H
,等のシリコン含有ガスとO2、N、O等の酸素含有ガ
スを導入しながら陰極17にRF電力19を印加する。
これにより、上記陰極17と陽極兼加熱台13との間に
プラズマが発生され、試料基板14の面にシリコン酸化
膜が形成される。この場合、導入ガスを酸素含有ガスの
みとすればシリコンのプラズマ酸化、或いはシリコン酸
化膜のプラズマアニールが行なわれる。
プラズマが発生され、試料基板14の面にシリコン酸化
膜が形成される。この場合、導入ガスを酸素含有ガスの
みとすればシリコンのプラズマ酸化、或いはシリコン酸
化膜のプラズマアニールが行なわれる。
このようにシリコン含有ガスの送入を停止することによ
り、2つの工程が自由に切換えられる。
り、2つの工程が自由に切換えられる。
第2図は、I’: CRプラズマCV I)装置を示す
もので、第1図と同一機能部分同一符号をイ」シてその
説明を省略する。
もので、第1図と同一機能部分同一符号をイ」シてその
説明を省略する。
この装置においては、ECRプラズマ発生室21にプラ
ズマ発生用カス導入管22より酸素を含有するプラズマ
発生用ガスを導入しなからE CR条件を満すようにマ
イクロ波導入口23より導入されるマイクロ波電力と磁
界24を印加し、高密度のプラズマを発生させこのプラ
ズマを反応室25に引出すことによって、シリコン含有
ガス導入管26から導入されるシリコン含有ガスと反応
させ、基板加熱台27に載置された試料基板14の面に
シリコン酸化膜を形成する。
ズマ発生用カス導入管22より酸素を含有するプラズマ
発生用ガスを導入しなからE CR条件を満すようにマ
イクロ波導入口23より導入されるマイクロ波電力と磁
界24を印加し、高密度のプラズマを発生させこのプラ
ズマを反応室25に引出すことによって、シリコン含有
ガス導入管26から導入されるシリコン含有ガスと反応
させ、基板加熱台27に載置された試料基板14の面に
シリコン酸化膜を形成する。
この装置においても導入管26より導入されるシリコン
含有ガスを停止すればECRプラズマによるシリコン酸
化、或いは堆積膜のアニールヲ行なうことができる。
含有ガスを停止すればECRプラズマによるシリコン酸
化、或いは堆積膜のアニールヲ行なうことができる。
また、第3図は、光CVD装置を示すもので第1図、第
2図と同一機能部分には同一符号が付しである。
2図と同一機能部分には同一符号が付しである。
ガス導入管18からンリコン含イ・fガスおよび酸素含
有ガスの反応ガスを導入しながら、石英窓31を通して
、試料基板14上に紫外光光源32の光を導入しガスを
分解することにより、試料基板141にシリコン酸化膜
が形成される。この場合も/リフン含有ガスを停止すれ
ば、シリコンの光酸化、或いは、光酸素アニールが行な
われる。
有ガスの反応ガスを導入しながら、石英窓31を通して
、試料基板14上に紫外光光源32の光を導入しガスを
分解することにより、試料基板141にシリコン酸化膜
が形成される。この場合も/リフン含有ガスを停止すれ
ば、シリコンの光酸化、或いは、光酸素アニールが行な
われる。
次に、ゲート絶縁膜を形成する工程について説明する。
多結晶シリコンTPTの場合も、単結晶シリコンによる
MOSFETの場合も、ゲート絶縁膜の形成工程は同一
であり、プラズマCV I)装置を用いた多結晶シリコ
ンTPTの工程を代表例として説明する。
MOSFETの場合も、ゲート絶縁膜の形成工程は同一
であり、プラズマCV I)装置を用いた多結晶シリコ
ンTPTの工程を代表例として説明する。
第4図(a)(b)(c)は工程の一例を示す図で、絶
縁基板41上に島状にバターニングした膜厚10nm〜
数1100nの多結晶シリコン膜42の表面を充分にク
リーニングした後、プラズマCV I)装置内にセット
し、絶縁基板41の温度を400〜700°Cにして酸
素含有ガスによりプラズマ酸化を行ない、シリコン膜4
2の表面に数nm−数IQnmの酸化シリコン膜43を
形成する。次いで同じ温度範囲で酸素含有ガスと共にシ
リコン含有ガスを導入し、膜厚数IQnm〜数1100
nのシリコン酸化膜44を堆積し、全体として数10n
m〜数1100nのゲート絶縁膜45を形成する。
縁基板41上に島状にバターニングした膜厚10nm〜
数1100nの多結晶シリコン膜42の表面を充分にク
リーニングした後、プラズマCV I)装置内にセット
し、絶縁基板41の温度を400〜700°Cにして酸
素含有ガスによりプラズマ酸化を行ない、シリコン膜4
2の表面に数nm−数IQnmの酸化シリコン膜43を
形成する。次いで同じ温度範囲で酸素含有ガスと共にシ
リコン含有ガスを導入し、膜厚数IQnm〜数1100
nのシリコン酸化膜44を堆積し、全体として数10n
m〜数1100nのゲート絶縁膜45を形成する。
なお、上記酸化シリコン膜43は、多結晶シリコン膜4
2の面に形成され、シリコン酸化膜44は絶縁基板41
の而にも形成される。
2の面に形成され、シリコン酸化膜44は絶縁基板41
の而にも形成される。
上記2つの工程によってゲート絶縁膜45を形成すると
、シリコン酸化膜43を形成する場合と比較して、ゲー
ト絶縁膜45と多結晶シリコン膜42の間の界面特性が
向上しゲート絶縁膜45としてのシリコン酸化膜44が
高品質化する。
、シリコン酸化膜43を形成する場合と比較して、ゲー
ト絶縁膜45と多結晶シリコン膜42の間の界面特性が
向上しゲート絶縁膜45としてのシリコン酸化膜44が
高品質化する。
なお、プラズマ酸化法で酸化シリコン膜43を形成する
と、膜形成速度が非常に遅くこれ単独で全膜厚を形成す
るには時間を要し、実用性を失なう。
と、膜形成速度が非常に遅くこれ単独で全膜厚を形成す
るには時間を要し、実用性を失なう。
また、第5図(a)(b)(clに示すように、絶縁基
板4I上の多結晶シリコン膜42の表面に、絶縁基板4
1の温度を400〜700 ’Cとして数] Onm〜
数1100nのシリコン酸化膜44を堆積した後、同じ
温度範囲下、酸素プラズマ中でアニールすることにより
ケート絶縁膜45を形成する。
板4I上の多結晶シリコン膜42の表面に、絶縁基板4
1の温度を400〜700 ’Cとして数] Onm〜
数1100nのシリコン酸化膜44を堆積した後、同じ
温度範囲下、酸素プラズマ中でアニールすることにより
ケート絶縁膜45を形成する。
この場合、酸素プラズマアニール中に酸素原子、或いは
イオンが、堆積したシリコン酸化膜44中ニ拡散シ、シ
リコン酸化膜中の欠陥およびシリコン酸化膜44と多結
晶シリコン膜42間の界面の欠陥のアニールが行われゲ
ート絶縁膜45としてのシリコン酸化膜44がアニール
されたシリコン酸化膜46となり高品質化される。
イオンが、堆積したシリコン酸化膜44中ニ拡散シ、シ
リコン酸化膜中の欠陥およびシリコン酸化膜44と多結
晶シリコン膜42間の界面の欠陥のアニールが行われゲ
ート絶縁膜45としてのシリコン酸化膜44がアニール
されたシリコン酸化膜46となり高品質化される。
また第6図(a)(b)(c)(d)(e)は、」1記
2つの方法を組合わせたもので表面クリーニングした多
結晶シリコン膜42に数nm−数10nmの酸化シリコ
ン膜43を形成し、さらに数lQnm以下のシリコン酸
化膜44の堆積を行ないこれを酸素プラズマアニールし
て、アニールサしたシリコン酸化膜46とする工程を最
低行ない、第6図(d)に示すものをつくる。その後、
シリコン酸化膜44の堆積、酸素プラズマアニールをし
てアニールされたシリコン酸化膜46とする工程を繰返
えす。この場合繰返し回数か多い程、高品質のゲート絶
縁膜45が得られる。
2つの方法を組合わせたもので表面クリーニングした多
結晶シリコン膜42に数nm−数10nmの酸化シリコ
ン膜43を形成し、さらに数lQnm以下のシリコン酸
化膜44の堆積を行ないこれを酸素プラズマアニールし
て、アニールサしたシリコン酸化膜46とする工程を最
低行ない、第6図(d)に示すものをつくる。その後、
シリコン酸化膜44の堆積、酸素プラズマアニールをし
てアニールされたシリコン酸化膜46とする工程を繰返
えす。この場合繰返し回数か多い程、高品質のゲート絶
縁膜45が得られる。
上記工程は、E CRプラズマCVD装置、マイクロ波
プラズマCV I)装置、光CVD装置等いずれを用い
ても実施可能である。
プラズマCV I)装置、光CVD装置等いずれを用い
ても実施可能である。
なお、上記装置ではヒータによる加熱を行なわなくとも
比較的高品質のシリコン酸化膜44の堆積が可能であり
、シリコン酸化膜の堆積温度としては室温から700
’C程度までか使用出来る。
比較的高品質のシリコン酸化膜44の堆積が可能であり
、シリコン酸化膜の堆積温度としては室温から700
’C程度までか使用出来る。
以上説明したように、本発明の方法は、低温で高品質の
ゲート絶縁膜の成形が可能となるので、半導体集積回路
においては、基板の大形化や素子寸法の微細化、多結晶
シリコンT F Tアレイにおいては、安価で、基板の
大型化が可能な高融点ガラスの使用が可能となる等、多
くの長所を有する方法である。
ゲート絶縁膜の成形が可能となるので、半導体集積回路
においては、基板の大形化や素子寸法の微細化、多結晶
シリコンT F Tアレイにおいては、安価で、基板の
大型化が可能な高融点ガラスの使用が可能となる等、多
くの長所を有する方法である。
第1図ないし第3図は、本発明の方法を実施する装置の
例を示すもので、第1図はRFプラズマCV D装置、
第2図は、ECRブラズ?CVD装置、第図は光(紫外
光)CVD装置、第4図(a)(b)(C)は工程の順
の一例を示す図で、第4図(a)は、多結晶ンリフン膜
を絶縁基板上にセットした図、第4図(b)は多結晶シ
リコン膜面に酸化ンリコン膜を形成した図、第4図(c
)はさらにその上にシリコン酸化膜を堆積した図、第5
図(a)(b)(c)は本発明の方法の他の例を示すも
ので、第5図(a)は多結晶シリコン膜を絶縁基板上に
セットした図、第5図(b)は多結晶シリコン膜面にシ
リコン酸化膜を堆積した図、第5図(C)はシリコン酸
化膜を酸素によってアニールした図、第6図(a)(b
)(c)(d)(e)は、第4図、第5図の工程を合わ
せたもので、第6図(a)は多結晶シリコンを絶縁基板
上にセットした図、第6図(b)は、多結晶シリコン膜
面に酸化シリコン膜を形成した図、第6図(C)は酸化
シリコン膜面にシリコン酸化膜を堆積した図、第6図(
d)はシリコン酸化膜をアニールした図、第6図(e)
はアニールしたシリコン酸化膜面にさらにシリコン酸化
膜の堆積、アニールを繰返えした図、第7図、第8図は
、従来のMOSFETの構造例を示すもので、第7図は
単結晶シリコン基板、或いは厚い多結晶シリコン膜を半
導体として用いた図、第8図は多結晶シリコン薄膜を半
導体として用いた図である。 l・・・・・・単結晶シリコン基板或いは多結晶ンリコ
ン膜、2・・・・・・ゲート絶縁膜、3・・・・・・M
OSゲート電極、4・・・・・・透明絶縁基板、5・・
・・・・多結晶シリコン薄膜、11・・・・・・プラズ
マCVD装置チャンバ(チャンバ)、12・・・・・・
ヒータ、13・・・・・・陽極兼基板加熱台(加熱台)
、14・・・・・・シリコン試料基板(試料基板〉、1
5・・・・・・排気管、16・・・・・・ガス噴出孔、
17・・・・・・陰極、I8・・・・・・ガス導入管、
19・・・・RFffl力、2I・・・・・・ECRプ
ラズマ発生室、22・・・プラズマ発生用ガス導入管、
23・・・・・マイクロ波導入口、24・・・・・・磁
界、25・・・・・・反応室、26・・・・けい素含有
ガス導入管、27・・・・・基板加熱台、31・・・・
・・石英窓、32・・・・・・紫外線光源、41・・・
・・・絶縁基板、42・・・・・多結晶シリコン膜、4
3・・酸化ンリコン膜、44・・・・・シリコン酸化膜
、45・・・・・・ケート絶縁膜、46・・・・・アニ
ールされたシリコン酸化膜。 出願人 株式会社 ジ−ティン− 第 図 第 図 第 図 第 図 (a) ム2
例を示すもので、第1図はRFプラズマCV D装置、
第2図は、ECRブラズ?CVD装置、第図は光(紫外
光)CVD装置、第4図(a)(b)(C)は工程の順
の一例を示す図で、第4図(a)は、多結晶ンリフン膜
を絶縁基板上にセットした図、第4図(b)は多結晶シ
リコン膜面に酸化ンリコン膜を形成した図、第4図(c
)はさらにその上にシリコン酸化膜を堆積した図、第5
図(a)(b)(c)は本発明の方法の他の例を示すも
ので、第5図(a)は多結晶シリコン膜を絶縁基板上に
セットした図、第5図(b)は多結晶シリコン膜面にシ
リコン酸化膜を堆積した図、第5図(C)はシリコン酸
化膜を酸素によってアニールした図、第6図(a)(b
)(c)(d)(e)は、第4図、第5図の工程を合わ
せたもので、第6図(a)は多結晶シリコンを絶縁基板
上にセットした図、第6図(b)は、多結晶シリコン膜
面に酸化シリコン膜を形成した図、第6図(C)は酸化
シリコン膜面にシリコン酸化膜を堆積した図、第6図(
d)はシリコン酸化膜をアニールした図、第6図(e)
はアニールしたシリコン酸化膜面にさらにシリコン酸化
膜の堆積、アニールを繰返えした図、第7図、第8図は
、従来のMOSFETの構造例を示すもので、第7図は
単結晶シリコン基板、或いは厚い多結晶シリコン膜を半
導体として用いた図、第8図は多結晶シリコン薄膜を半
導体として用いた図である。 l・・・・・・単結晶シリコン基板或いは多結晶ンリコ
ン膜、2・・・・・・ゲート絶縁膜、3・・・・・・M
OSゲート電極、4・・・・・・透明絶縁基板、5・・
・・・・多結晶シリコン薄膜、11・・・・・・プラズ
マCVD装置チャンバ(チャンバ)、12・・・・・・
ヒータ、13・・・・・・陽極兼基板加熱台(加熱台)
、14・・・・・・シリコン試料基板(試料基板〉、1
5・・・・・・排気管、16・・・・・・ガス噴出孔、
17・・・・・・陰極、I8・・・・・・ガス導入管、
19・・・・RFffl力、2I・・・・・・ECRプ
ラズマ発生室、22・・・プラズマ発生用ガス導入管、
23・・・・・マイクロ波導入口、24・・・・・・磁
界、25・・・・・・反応室、26・・・・けい素含有
ガス導入管、27・・・・・基板加熱台、31・・・・
・・石英窓、32・・・・・・紫外線光源、41・・・
・・・絶縁基板、42・・・・・多結晶シリコン膜、4
3・・酸化ンリコン膜、44・・・・・シリコン酸化膜
、45・・・・・・ケート絶縁膜、46・・・・・アニ
ールされたシリコン酸化膜。 出願人 株式会社 ジ−ティン− 第 図 第 図 第 図 第 図 (a) ム2
Claims (6)
- (1)半導体の材料としてシリコンを用いたMOS型電
界効果トランジスタのゲート絶縁膜を形成するに際し、 シリコン表面をプラズマのエネルギーを用いて酸化して
酸化膜を形成し、 ついで、プラズマのエネルギーを用いたCVD法によっ
て、シリコン酸化膜の堆積を行なうことを特徴とするゲ
ート絶縁膜の形成方法。 - (2)半導体の材料としてシリコンを用いたMOS型電
界効果トランジスタのゲート絶縁膜を形成するに際し、 シリコン表面にプラズマのエネルギーを用いたCVD法
によってシリコン酸化膜を堆積し、ついで、このシリコ
ン酸化膜を酸素プラズマを用いてアニールすることを特
徴とするゲート絶縁膜の形成法。 - (3)半導体の材料としてシリコンを用いたMOS型電
界トランジスタのゲート絶縁膜を形成するに際し、 (イ)シリコン表面をプラズマのエネルギーを用いて酸
化して酸化膜を形成し、 (ロ)この酸化膜上にプラズマのエネルギーを用いたC
VD法によりシリコン酸化膜を堆積させ、(ハ)次いで
このシリコン酸化膜を酸素プラズマを用いてアニールす
ることを特徴とするゲート絶縁膜の形成方法。 - (4)請求項(3)において、(ロ)および(ハ)の工
程を2回以上繰返すことを特徴とするゲート絶縁膜の形
成方法。 - (5)プラズマのエネルギーに代えて紫外光エネルギー
を用いることを特徴とする請求項(1)、(2)、(3
)または(4)記載のゲート絶縁膜の形成方法。 - (6)同一装置内で、連続的に各工程を行うことを特徴
とする請求項(1)(2)(3)(4)または(5)記
載のゲート絶縁膜の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15183790A JPH0443642A (ja) | 1990-06-11 | 1990-06-11 | ゲート絶縁膜の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15183790A JPH0443642A (ja) | 1990-06-11 | 1990-06-11 | ゲート絶縁膜の形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0443642A true JPH0443642A (ja) | 1992-02-13 |
Family
ID=15527385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15183790A Pending JPH0443642A (ja) | 1990-06-11 | 1990-06-11 | ゲート絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0443642A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
WO2004017396A1 (ja) * | 2002-08-14 | 2004-02-26 | Tokyo Electron Limited | 半導体基体上の絶縁膜を形成する方法 |
KR100509660B1 (ko) * | 1996-02-20 | 2005-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 피막제조방법 |
JP2008219046A (ja) * | 1992-08-19 | 2008-09-18 | At & T Corp | 薄膜トランジスターの製造方法 |
WO2009099254A1 (ja) * | 2008-02-08 | 2009-08-13 | Tokyo Electron Limited | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム |
JP2009188348A (ja) * | 2008-02-08 | 2009-08-20 | Tokyo Electron Ltd | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム |
US7662683B2 (en) | 2003-12-24 | 2010-02-16 | Electronics And Telecommunications Research Institute | Method for forming gate dielectric layer |
WO2010041740A1 (ja) * | 2008-10-10 | 2010-04-15 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4825480A (ja) * | 1971-08-04 | 1973-04-03 | ||
JPS6292329A (ja) * | 1985-10-17 | 1987-04-27 | Sharp Corp | 絶縁膜形成方法 |
JPS6315468A (ja) * | 1986-07-08 | 1988-01-22 | Sharp Corp | 薄膜トランジスタの製造方法 |
-
1990
- 1990-06-11 JP JP15183790A patent/JPH0443642A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4825480A (ja) * | 1971-08-04 | 1973-04-03 | ||
JPS6292329A (ja) * | 1985-10-17 | 1987-04-27 | Sharp Corp | 絶縁膜形成方法 |
JPS6315468A (ja) * | 1986-07-08 | 1988-01-22 | Sharp Corp | 薄膜トランジスタの製造方法 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008219046A (ja) * | 1992-08-19 | 2008-09-18 | At & T Corp | 薄膜トランジスターの製造方法 |
JPH0936373A (ja) * | 1995-07-18 | 1997-02-07 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR100509660B1 (ko) * | 1996-02-20 | 2005-11-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 피막제조방법 |
WO2004017396A1 (ja) * | 2002-08-14 | 2004-02-26 | Tokyo Electron Limited | 半導体基体上の絶縁膜を形成する方法 |
KR100729989B1 (ko) * | 2002-08-14 | 2007-06-20 | 동경 엘렉트론 주식회사 | 게이트 절연막의 형성 방법 |
CN100380610C (zh) * | 2002-08-14 | 2008-04-09 | 东京毅力科创株式会社 | 形成半导体基体上的绝缘膜的方法 |
US7662683B2 (en) | 2003-12-24 | 2010-02-16 | Electronics And Telecommunications Research Institute | Method for forming gate dielectric layer |
WO2009099254A1 (ja) * | 2008-02-08 | 2009-08-13 | Tokyo Electron Limited | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム |
JP2009188348A (ja) * | 2008-02-08 | 2009-08-20 | Tokyo Electron Ltd | 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム |
US8034179B2 (en) | 2008-02-08 | 2011-10-11 | Tokyo Electron Limited | Method for insulating film formation, storage medium from which information is readable with computer, and processing system |
KR101248651B1 (ko) * | 2008-02-08 | 2013-03-28 | 도쿄엘렉트론가부시키가이샤 | 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템 |
WO2010041740A1 (ja) * | 2008-10-10 | 2010-04-15 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2938361B2 (ja) | 薄膜トランジスタのための多段階cvd法 | |
JPH01119029A (ja) | 高速熱プラズマ多重処理リアクタ及びその使用方法 | |
JPH0443642A (ja) | ゲート絶縁膜の形成方法 | |
JP4439602B2 (ja) | 半導体装置の製造方法 | |
JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3221129B2 (ja) | 半導体装置の製法 | |
JP3353832B2 (ja) | 薄膜トランジスタの製造方法及び製造装置 | |
JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
JP3100702B2 (ja) | 減圧化学反応方法及びその装置 | |
JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH10223911A (ja) | 薄膜半導体装置 | |
JPS58192375A (ja) | 薄膜トランジスタの製造方法 | |
JPH0393273A (ja) | 薄膜半導体装置の製造方法 | |
JPH09270404A (ja) | 基体の処理方法 | |
JPS63110667A (ja) | 薄膜トランジスタアレイ | |
JPS61224364A (ja) | 薄膜トランジスタの製造方法および製造装置 | |
JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
JP3008486B2 (ja) | 薄膜半導体装置の製造方法 | |
JPH0281421A (ja) | 多結晶シリコン膜の形成方法 | |
JPH09270405A (ja) | 基体の処理方法 | |
JP2002009088A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
JPS60158672A (ja) | 半導体装置の製造方法 |