KR100729989B1 - 게이트 절연막의 형성 방법 - Google Patents

게이트 절연막의 형성 방법 Download PDF

Info

Publication number
KR100729989B1
KR100729989B1 KR1020057002438A KR20057002438A KR100729989B1 KR 100729989 B1 KR100729989 B1 KR 100729989B1 KR 1020057002438 A KR1020057002438 A KR 1020057002438A KR 20057002438 A KR20057002438 A KR 20057002438A KR 100729989 B1 KR100729989 B1 KR 100729989B1
Authority
KR
South Korea
Prior art keywords
insulating film
film
plasma
forming
delete delete
Prior art date
Application number
KR1020057002438A
Other languages
English (en)
Other versions
KR20050035883A (ko
Inventor
도시아키 혼고
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20050035883A publication Critical patent/KR20050035883A/ko
Application granted granted Critical
Publication of KR100729989B1 publication Critical patent/KR100729989B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

LCD용의 TFT에서 요구되는 큰 절연 내전압 및 작은 계면 준위 밀도를 갖는 절연막을 단시간에 얻기 위한 방법을 제공한다. 실리콘 기판(101)을 플라즈마 산화 처리하여 제 1 절연막(102)을 형성하고, 상기 제 1 절연막(102)에 제 2 절연막(103)을 플라즈마 CVD를 사용하여 퇴적시킴으로써 절연막을 형성한다.

Description

게이트 절연막의 형성 방법{METHOD OF FORMING INSULATION FILM ON SEMICONDUCTOR SUBSTRATE}
본 발명은 반도체 디바이스의 절연막, 특히 박막 트랜지스터(TFT)의 게이트 절연막, 특히 액정 디스플레이 등의 디스플레이(LCD)를 위한 TFT의 게이트 산화물막 형성에 관한 것이다.
절연막은 여러가지 반도체 디바이스에서 사용되고 있고, 절연막 형성을 위해서는 반도체 기판의 산화 또는 질화, CVD(화학 기상 퇴적), PVD(물리 기상 퇴적), 코팅과 같은 여러가지 기술이 사용되고 있다. 여기에서, 비교적 고품질의 절연막을 필요로 하는 용도, 예를 들어 집적 회로의 게이트 절연막의 용도에서는 하지(下地)의 막을 변성시키는 열 또는 플라즈마에 의한 산화 또는 질화와 같은 변성 처리가 사용되고, 또한 비교적 큰 성막 속도를 필요로 하는 용도, 예를 들어 보호층 및 LCD의 게이트 절연막의 용도에서는 CVD와 같은 퇴적 처리가 많이 사용되고 있다. 이것은, 이들 처리에 의해 얻어지는 막 품질이 상이한 것, 예를 들어 이러한 변성 처리에 의해 얻어지는 절연막의 계면 준위 밀도(界面 準位 密度)가 예를 들어 5× 1010eV-1·㎝-2 정도로 비교적 작고, 또한 CVD와 같은 퇴적 처리에 의해 얻어지는 계면 준위 밀도가 예를 들면 5×1012eV-1·㎝-2 정도로 비교적 큰 것에 기인한다. 또한, 이러한 변성 처리에 의해 얻어지는 막의 성막 속도가 비교적 작고, 또한 퇴적 처리에 의해 얻어지는 막의 성막 속도가 비교적 큰 것에도 기인한다.
이에 관해서 최근에는, 반도체 디바이스의 제조 공정에 있어서, 성막을 위한 플라즈마 처리 장치가 사용될 경우가 있다. 예를 들면, 전형적인 마이크로파 플라즈마 처리 장치에 있어서는, 2.45GHz 정도의 마이크로파를 슬롯 전극에 통과시켜서, 반도체 웨이퍼나 LCD 기판 등의 피처리체가 배치된 감압 처리실내에 도입한다. 마이크로파는 이들 반응체 가스를 플라즈마화하고, 활성이 강한 라디칼 및 이온으로 하여, 피처리체와 반응시켜서 성막 처리가 실행되도록 한다. 여기에서는 일반적으로 플라즈마의 여기를 촉진하는 아르곤과 같은 희(希) 가스와 반응체 가스를 처리실에 도입한다.
플라즈마를 사용하여 절연막을 형성할 경우, 이 반응체 가스는 예를 들어 필드(field) 산화로 불리는 반도체 기판의 산화 처리에서는 산소 및 경우에 따라서는 수소이며, CVD에 있어서는 테트라에틸오르쏘실리케이트(tetrethyl-orthosilicate; TEOS) 및 산소이다. 특히, LCD의 제조에 있어서는, 트랜지스터의 게이트 절연막 형성을 위해 일반적으로 플라즈마 CVD 처리를 실행하고 있다. 이들 절연막 형성 기술에 대해서는, 일본 특허 공개 공보 제 1999-293470 호, 일본 특허 공개 공보 제 2001-274148 호 명세서 등 참조한다.
종래에 일반적으로 실행되어 온 실리콘 기판의 열산화법을 사용하여 이산화규소의 절연막을 형성할 경우 약 1000℃의 고온을 필요로 하지만, 플라즈마 실리콘 산화물막은 열산화법보다도 저온에서 성장할 수 있다. 따라서, 고온에 약한 디바이스에 바람직하고, 성장 속도가 크고, 압축 응력막을 용이하게 얻을 수 있고, 막이 치밀하며, 또한 산화 속도의 면방위 의존성이 없다라는 특징을 갖는다.
종래의 절연막 형성 처리는 각각 이점을 갖지만, 현재 및 장래에 걸쳐서 막 품질 및 성막 속도의 요구를 반드시 만족하고 있다고는 말할 수 없다. 예를 들면, 절연막의 성질을 나타내는 파라메터로서는, 계면 준위 밀도로 나타내는 단글링 본드(dangling bond), 절연 내전압, 막 밀도, 성막 속도 등이 있지만, 이들 파라메터의 요구를 유연하게 만족하는 성막 방법 및 장치는 현재도 요구되고 있다. 따라서 본 발명은 절연막의 평가에서 사용되는 파라메터에 대한 요구를 만족하기 위한 방법을 제공한다.
종래, LCD의 TFT 스위치에서는 비정질 실리콘(amorphous silicon)을 사용하고, 그 게이트 산화물막은 CVD 프로세스로 제조하고 있었다. 그러나, 최근 개발되어 있는 폴리실리콘 및 연속 입계 결정 실리콘(CGS) TFT 스위치의 게이트 산화물막에서 요구되는 막 품질을 CVD로 달성하는 것은 곤란하다고 생각된다.
따라서, 플라즈마 산화와 같은 이미 퇴적되어 있는 실리콘 기판을 산화하는 이른바 필드 산화 처리를 행하여 절연막으로 하는 것도 고려된다. 그러나 CVD에 의한 성막 속도가 전형적으로 약 1000Å/분을 초과하는 것에 대해서, 필드 산화에 의한 성막 속도는 약 20Å/분 정도이다. 또한, 필드 산화에서는 형성된 산화물막을 산소가 확산함으로써 성막 처리가 진행하기 때문에, 막 두께가 두꺼워짐에 따라 성막 속도가 늦어진다. 따라서, 필드 산화를 사용할 경우에는, LCD의 TFT(예를 들면 약 15V 또는 35V의 게이트 전압을 사용)에서 요구되는 큰 절연 내전압 및 산화물막의 대응하는 비교적 두꺼운 막 두께(예를 들면 1,000Å)를 달성하기 위해 장시간의 성막 처리가 필요하게 되어 현실적이지는 않다.
발명의 요약
여기서, 본 발명에서는 단시간에 요구되는 막 품질을 갖는 절연막을 얻기 위한 방법을 제공한다.
본 발명은 반도체 기판의 변성 처리를 행하여 제 1 절연막을 형성하고, 그리고 제 1 절연막에 제 2 절연막을 퇴적시키는 퇴적 처리를 실행하는 것을 포함하는 반도체 기판상의 절연막을 형성하는 방법이다. 이 반도체 기판상의 절연막은 특히 게이트 절연막, 보다 특별하게는 TFT의 게이트 산화물막, 보다더 특별하게는 LCD 등의 디스플레이를 위한 TFT의 게이트 산화물막이다.
본 발명의 하나의 태양에서는, 반도체 기판이 실리콘 기판, 예를 들어 폴리실리콘 기판, 연속 입계 결정 실리콘 기판 또는 단결정 실리콘 기판이다.
본 발명의 하나의 태양에서는, 제 1 절연막 및 제 2 절연막이 모두 산화물막이다.
본 발명의 하나의 태양에서는, 제 1 절연막이 산화물막이며, 또한 제 2 절연막이 질화물막이다.
본 발명의 하나의 태양에서는, 제 1 절연막의 두께가 10Å 내지 100Å, 특히 10Å 내지 30Å이다. 또한, 제 1 절연막의 두께는 반도체 기판/제 1 절연막의 계면, 예를 들면 실리콘 기판/산화 실리콘의 계면의 성질에 대한 요구를 만족하기에 충분한 두께이면 좋다.
본 발명의 하나의 태양에서는, 제 2 절연막의 두께가 100Å 내지 2,000Å, 특히 500Å 내지 1,000Å이다. 또한, 제 2 절연막의 두께는 제 1 절연막 및 제 2 절연막을 갖는 절연막의 절연 내전압에 대한 요구를 만족하는 두께이면 좋다.
본 발명의 하나의 태양에서는, 제 1 절연막과 반도체 기판의 계면 준위 밀도가 1012eV-1·㎝-2 미만, 예를 들면 1012eV-1·㎝-2 내지 1010eV-1·㎝-2, 바람직하게는 1010eV-1·㎝-2 미만, 예를 들면 1010eV-1·㎝-2 내지 109eV-1·㎝-2 미만이다.
본 발명의 하나의 태양에서는, 제 1 절연막 및 제 2 절연막을 포함하는 반도체 기판상의 절연막의 절연 내전압이 소망의 용도에 적당한 절연 내전압을 갖고, 예를 들어 이 절연 내전압이 10V 초과, 20V 초과 또는 30V 초과이다.
본 발명의 하나의 태양에서는, 변성 처리가 반도체 기판의 열 또는 플라즈마 산화 또는 질화 처리이고, 또한 퇴적 처리가 CVD 처리이다. 또한, 이 퇴적 처리는 PVD, 코팅이어도 좋다.
본 발명의 하나의 태양에서는, 변성 처리가 플라즈마 산화 처리이며, 또한 퇴적 처리가 플라즈마 CVD 처리이다.
본 발명의 하나의 태양에서는, 플라즈마 산화 처리의 분위기가 희 가스 및 산소를 함유한다. 여기에서 바람직하게는, 희 가스와 산소와 유량 비율이 100:3 이하이다. 희 가스는 예를 들어 크립톤(Krypton)이다.
본 발명의 하나의 태양에서는, 플라즈마 CVD 처리의 분위기가 산소 및 규소 함유 가스를 함유한다. 이 규소 함유 가스는 예를 들어 모노실란(SiH4)이다.
본 발명의 하나의 태양에서는, 제 1 절연막의 평균 성막 속도가 10Å/분 내지 100Å/분, 특히 10Å/분 내지 50Å/분이며, 또한 제 2 절연막의 평균 성막 속도가 100Å/분 내지 10,000Å/분, 특히 500Å/분 내지 1,000Å/분이다.
또한, 본 발명은 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에 형성하는 방법으로, 상기 반도체 기판에 인접하는 상기 제 1 절연막의 평균 성막 속도와, 상기 반도체 기판의 반대측에서 상기 제 1 절연막에 인접하는 상기 제 2 절연막의 성막 속도의 비율이 1:1,000 내지 1:1, 특히 1:100 내지 1:10인, 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에 형성하는 방법을 제공한다.
플라즈마의 발생 수단은, 예를 들면 유도 결합 플라즈마(ICP) 발생 장치, 또는 슬롯 방사형 마이크로파 여기 플라즈마 발생 장치, 특히 래디얼 라인 슬롯 안테나(RLSA) 마이크로파 여기 플라즈마 발생 장치와 같은 마이크로파 여기 플라즈마 발생 장치이다. 이 방법은 본 명세서의 기재로부터 이해할 수 있는 것 이외의 임의의 특징을 가질 수 있다.
본 발명의 다른 목적 및 부가 특징은 이하 첨부 도면을 참조하여 설명되는 바람직한 실시예에 의해 명확해질 것이다.
도 1은 본 발명의 하나의 실시예에서 형성되는 절연체막의 성막 공정을 나타내는 도면,
도 2는 본 발명의 하나의 실시예에서 사용하는 RLSA 마이크로파 플라즈마 처리 장치의 구조를 도시하는 개략 블록도,
도 3은 도 2의 RLSA 마이크로파 플라즈마 처리 장치에 사용되는 안테나의 평면도,
도 4는 도 2의 플라즈마 처리 장치를 사용하는 클러스터 공구의 평면도,
도 5는 실리콘 표면의 직접 산화에 의한 성막 속도의 시간 의존성을 나타내는 도면,
도 6은 CVD 산화물막의 성막 속도를 나타낸 도면.
상기 도면중, 각 참조부호의 의미는 하기와 같다.
101 : 실리콘 기판 102 : 제 1 절연막
103 : 제 2 절연막 200 : RLSA 플라즈마 처리 장치
201 : 게이트 밸브 202 : 처리실
204 : 서셉터 206 : 진공 펌프
208 : 천정판 210 : 마이크로파 발생원
240, 270 : 가스 공급관 300 : 안테나
400 : 클러스터 공구 410 : 처리 시스템부
430 : 로드록실 450 : 반송 시스템부
470 : 반송 스테이지 480 : 카세트 스테이지
이하에서는, 첨부 도면을 참조하여, 본 발명의 예시적인 실시예에서 사용하는 장치에 대해서 설명한다. 또한, 각 도면에 있어서 동일 참조 부호는 동일 부재를 나타내고 있다.
여기서 도 2는, 본 발명의 절연막을 형성할 수 있는 래디얼 라인 슬롯 안테나(RLSA; Radial Line Slot Antenna) 플라즈마 처리 장치(200)의 개략 블록도이다.
또한, 이하에서는 RLSA 플라즈마 처리 장치에 관해서 본 발명을 설명하지만, 본 발명의 절연막은 플라즈마 처리 장치 이외의 임의의 장치를 사용하여도 얻을 수 있다. 바람직하게는 본 발명에서는 플라즈마 처리 장치를 사용한다. 이것은 플라즈마 처리 장치가 비교적 저온에서의 성막 및 양호한 막 품질을 달성할 수 있는 것에 기인한다. 보다 바람직하게는 고밀도 플라즈마를 발생시킬 수 있는 RLSA 플라즈마 처리 장치와 같은 마이크로파 플라즈마 장치, ICP(유도 결합형) 플라즈마 장치, ECR 플라즈마 장치 등을 사용한다.
본 실시예의 마이크로파 플라즈마 처리 장치(200)는 클러스터 공구(cluster tool)(400)에 연통된 게이트 밸브(201)와, 반도체 웨이퍼 기판이나 LCD 기판 등의 피처리체(W)를 탑재하고 있는 서셉터(204)를 수납 가능한 처리실(202)과, 처리실(202)에 접속되어 있는 진공 펌프(206)와, 천정판(208)과, 마이크로파 발생원(210)과, 안테나(300)와, 가스 공급관(240, 270)을 갖고 있다. 또한, 플라즈마 처리 장치(200)의 제어계에 대해서는 도시가 생략되어 있다.
처리실(202)은 측벽이나 바닥부가 알루미늄 등의 도체에 의해 구성된다. 여기에서는 처리실(202)은 예시적으로 원통형상을 갖지만, 그 형상은 임의적이다. 처리실(202)내에는 서셉터(204)와 그 상에 피처리체(W)가 지지되어 있다.
천정판(208)은 처리실(202)의 상부를 폐쇄하고 있는 석영이나 질화 알루미늄과 같은 유전체 재료로 이루어져 있는 원통형 판형상체이다.
안테나(300)에는 도 3에 도시하는 바와 같이 복수의 슬롯(310)이 동심원상에 존재하고 있다. 이 안테나(300)는 예를 들면 두께 1㎜ 이하의 동판으로 이루어져 있고, 천정판(208)의 상면에 배치되어 있다. 각 슬롯(310)은 대략 장방형의 관통 구멍이며, 인접하는 슬롯은 서로 직교하여 알파벳의 "T"자형의 형상을 구성하고 있다. 슬롯(310)의 배치, 형상 등은 마이크로파 발생원(210)에서 발생하는 마이크로파의 파장, 필요로 하는 플라즈마 등에 의존해서 결정된다. 임의의 파 지연재(224)로서는, 마이크로파의 파장을 짧게 하기 위해서 소정의 유전율을 갖는 동시에 열전도율이 높은 소정의 재료가 선택된다.
마이크로파 발생원(210)은 예를 들어 마그네트론(magnetron)으로 이루어지고, 통상 2.45GHz의 마이크로파(예를 들면 5kW)를 발생할 수 있다. 마이크로파는 그 후 장방형 도파관(道波管)(211), 모드 변환기(212), 원형 동축 도파관(213)을 통하여, 안테나 부재(300)에 도달한다. 또한, 도 2에서는, 마그네트론으로 되돌아오는 반사 마이크로파를 흡수하는 아이솔레이터(isolator) 등의 장치는 생략되어 있다.
소망에 따라서 서셉터(204)는 처리실(202)내에서 피처리체(W)의 온도 제어를 실행할 수 있다. 이 경우에는, 온도 조절 장치(도시하지 않음)가 서셉터(204)의 온도를 제어한다. 또한, 서셉터(204)는 처리실(202)내에서 승강 가능하게 구성할 수 있고, 이 서셉터(204)에 관해서는 당업자에게 공지된 어떠한 기술도 적용할 수 있다.
가스 공급관(240, 270)은 가스 공급원, 밸브, 매스 플로우 콘트롤러 등(도시하지 않음)에 접속되어 있다. 여기에서는, 직접적으로 처리 가스를 처리실(202)에 공급하고 있지만, 처리실(202)의 상부의 샤워 플레이트((shower plate)(도시하지 않음)를 경유시켜 균일하게 공급할 있도록 할 수도 있다.
처리실(202)의 내부는 진공 펌프(206)에 의해 소정의 감압을 유지할 수 있다. 진공 펌프(206)는 처리실(202)을 균일하게 배기하고, 플라즈마 밀도를 균일하게 유지하여, 부분적으로 플라즈마 밀도가 집중하여 피처리체(W)의 처리가 불균일해지는 것을 방지한다.
클러스터 공구(400)는 도 4에 도시된 바와 같은 클러스터 공구이면 좋다. 이 클러스터 공구(400)는 피처리 기판으로서의 웨이퍼(W)에 대하여 성막 처리, 확산 처리, 에칭 처리 등의 처리를 실행하는 처리 시스템부(410)와, 이 처리 시스템부(410)에 대하여 웨이퍼(W)를 반입, 반출시키는 반송 시스템부(450)로 구성된다.
처리 시스템부(410)는 진공 흡인 가능하게 구성된 이송 탑재실(411)과, 게이트 밸브(201A 내지 201D)를 거쳐서 연결된 4개의 처리 챔버(200A 내지 200D)로 이루어지고, 각 챔버(200A 내지 200D)에 있어서는 동종의 또는 이종의 처리를 웨이퍼(W)에 대하여 실행할 수 있다. 또한, 이송 탑재실(411)내에는 굴신 및 선회 가능하게 구성된 이송 탑재 아암(412)이 설치되고, 각 처리 챔버(200A 내지 200D)나 후술하는 로드록실(430A, 430B) 사이와 웨이퍼(W)의 교환을 실행하도록 되어 있다.
한편, 반송 시스템부(450)는 캐리어 카세트를 탑재하기 위한 카세트 스테이지(480)와 웨이퍼(W)를 반송하여 교환하기 위한 반송 아암(471)을 이동시키는 반송 스테이지(470)로 이루어진다. 카세트 스테이지(480)에는 용기 탑재대(481)가 설치되고, 여기에 복수, 도시한 예에서는 최대 4개의 캐리어 카세트(483)를 탑재할 수 있도록 되어 있다. 캐리어 카세트(483)에는, 예를 들어 최대 25장의 웨이퍼(W)를 등간격으로 다단으로 탑재하여 수용할 수 있도록 되어 있다.
반송 스테이지(470)에는, 그 중심부를 길이 방향을 따라서 연장되는 안내 레일(472)이 설치되어 있고, 이 안내 레일(472)에 상기 반송 아암(471)이 슬라이드 이동 가능하게 지지되어 있다. 또한, 반송 스테이지(470)의 타단부에는, 웨이퍼(W)의 위치 결정을 실행하는 방향 위치 결정 장치로서의 정렬장치(orientor)(475)가 설치되어 있다.
처리 시스템부(410)와 반송 시스템부(450) 사이에는, 진공 흡인 가능하게 된 2개의 로드록실(430A, 430B)이 설치되어 있다.
이하에서는, 본 발명에 따른 절연막의 제조 방법에 대해서 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 절연체막의 제조 공정을 도시한 수직 단면도이다. 이 도 1의 (a)에는 실리콘 기판(101)이 도시되어 있다. 이 실리콘 기판(101)은 임의의 실리콘 기판, 예를 들면 실리콘 웨이퍼, 비정질 실리콘, 저온 폴리실리콘, 연속 입계 결정 실리콘 등이어도 좋다.
도 1의 (a)의 실리콘 기판에 변성 처리를 실행함으로써 도 1의 (b)의 제 1 절연막(102)을 얻는다. 이 변성 처리는 열산화, 열질화, 열산질화, 플라즈마 산화, 플라즈마 질화, 플라즈마 산질화로 행한 임의의 변성 처리이어도 좋다. 따라서, 이 도 1의 (b)의 제 1 절연막(102)은 이른바 필드 산화, 질화, 산질화물막이어도 좋다.
이 제 1 절연막을 제조하기 위한 변성 처리에 있어서 플라즈마 산화를 사용할 경우, 도 2의 처리 장치(100)의 처리 가스 공급로(240, 270)로부터 아르곤, 크립톤과 같은 희 가스 및 산소를 공급한다. 이 경우의 처리 조건으로서는, 8인치 실리콘 웨이퍼에 대해서 이하의 조건을 들 수 있다.
O2 유량 : 10sccm 내지 1,000sccm, 예를 들면 120sccm
Kr 유량 : 100sccm 내지 10,000sccm, 예를 들면 1500sccm
처리 온도 : 100℃ 내지 500℃, 예를 들면 250℃
압력 : 1Pa 내지 1,000Pa, 예를 들면 90Pa
플라즈마 발생원 출력 : 100W 내지 6,000W, 예를 들면 2,000W
도 1의 (b)의 제 1 절연막(102)에 퇴적 처리를 실행함으로써 도 1의 (c)의 제 2 절연막(103)을 얻는다. 이 퇴적 처리는 CVD, PVD, 코팅으로 행한 임의의 변성 처리이어도 좋다. 따라서, 이 도 1의 (c)의 제 2 절연막(103)은 이른바 데포(depot)(퇴적) 산화물, 질화물, 산질화물막, 폴리머막이어도 좋다.
이 제 2 절연막을 제조하기 위한 퇴적 처리에 있어서 플라즈마 CVD를 사용하여 이산화규소층을 형성할 경우, 도 2의 처리 장치(100)의 처리 가스 공급로(240, 270)로부터 아르곤, 크립톤과 같은 희 가스, SiH4 또는 TEOS와 같은 규소 함유 가스를 공급한다. 또한, 도 2에서는 2개의 공급로가 도시되어 있지만, 임의의 개수의 공급로로부터 가스를 공급할 수 있다.
이 경우의 처리 조건으로서는, 8인치 실리콘 웨이퍼에 대해서 이하의 조건을 들 수 있다.
SiH4 유량 : 1sccm 내지 1,000sccm, 예를 들면 50sccm 내지 200sccm
O2 유량 : 10sccm 내지 10,000sccm, 예를 들면 1,000sccm
처리 온도 : 100℃ 내지 500℃, 예를 들면 350℃
압력 : 1Pa 내지 1,000Pa, 예를 들면 10Pa
플라즈마 발생원 출력 : 100W 내지 6,000W, 예를 들면 2,000W
전술한 바와 같이 제 1 절연막 및 제 2 절연막을 형성함으로써 본 발명의 절연막이 형성된다.
본 발명의 방법에 의하면, 반도체 기판의 변성 처리와 그 후의 퇴적 처리의 조합에 의해 독자의 절연막을 얻을 수 있다.
바람직하게는 본 발명의 방법은 반도체 기판의 변성 처리에 의해 얻어지는 계면에 대한 성질과, 그 후의 퇴적 처리에 의해 얻어지는 벌크에 대한 성질을 조절하여 얻을 수 있다.
바람직하게는, 변성 처리 및 퇴적 처리중 어느 것이 플라즈마를 사용하는 처리이다. 이 경우, 전술한 바와 같이 얻어지는 디바이스의 신뢰성, 프로세스의 유연성 등에 관해서 바람직하다. 또한 전술한 바와 같이 얻어지는 막 품질도 일반적으로 바람직하다. 더욱이, 변성 처리와 퇴적 처리중 어느 것이 플라즈마 프로세스이므로, 이들 처리를 동일한 장치내에서 실행하는 것이 가능하게 된다.
바람직하게는, 반도체 기판의 변성 처리에 의해 얻어지는 양호한 계면 특성의 이점과, 퇴적 처리에 의해 얻어지는 신속한 성막의 이점을 양립시킨다. 즉 예컨대, 반도체 기판의 플라즈마 산화 처리에 의해 얻어지는 양호한 계면 특성의 이점과, 플라즈마 CVD 처리에 의해 얻어지는 큰 성막 속도의 이점을 양립시킨다.
바람직하게는, 본 발명의 방법에서 얻어지는 절연막은 전체로서 LCD용 TFT 게이트 절연막과 같은 게이트 절연막에서의 사용에 견디는 절연 내압을 갖는다. 또한 바람직하게는, 플라즈마 산화 처리에 있어서 희 가스 및 산소 함유 분위기를 사용하여, 희 가스와 산소의 유량 비율이 100:3 이하로 하고, 특히 액정 디스플레이 등의 디스플레이의 TFT에 적당한 양호한 품질 또한 두꺼운 막의 실리콘 산화막을 형성하도록 한다.
더욱이, 본 발명의 하나의 실시예는 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에서 형성하는 방법으로서, 반도체 기판에 인접하는 제 1 절연막의 평균 성막 속도와, 반도체 기판의 반대측에서 제 1 절연막에 인접하는 제 2 절연막의 평균 성막 속도의 비가 1:1,000 내지 1:1인, 제 1 절연막과 제 2 절연막을 포함하는 절연막을 반도체 기판상에서 형성하는 방법이다. 즉, 반도체 디바이스 제조에서는 형성되는 막의 막 품질과 성막 속도의 양쪽이 문제가 되지만, 계면 부분과 벌크 부분의 성막 속도를 변화시킴으로써, 막 품질을 조절하고 또한 양호한 성막 속도를 얻는 것이 가능해진다.
또한, 여기에서는 반도체 기판으로서 실리콘 기판에 대해서 설명했지만, 본 발명의 방법은 실리콘 기판에 한정되지 않고, 동일한 처리를 적용할 수 있는 임의의 다른 반도체 기판에 적용할 수 있다. 또한, 여기에서는 클러스터 장치에 접속된 플라즈마 처리 장치를 사용하여 본 발명의 절연막을 형성하고 있지만, 본 발명은 임의의 장치로 실행할 수 있고, 예를 들면 현재 검토되고 있는 이른바 플로우 프로세스에도 적용될 수 있을 것으로 생각된다. 이 경우에는, 본 발명의 신속한 절연막 형성이 큰 이익을 제공할 것으로 생각된다.
(실시예)
본 발명의 절연막 형성에 관해서, 크립톤과 산소에 의한 실리콘 표면 직접 산화, 및 실란과 산소에 의한 산화물막 CVD를 실행했다.
실리콘 표면 직접 산화
이 시험은 도 2에 도시하는 장치를 사용하여 일반적으로 입수 가능한 실리콘 웨이퍼(8인치 웨이퍼)에 대해 실행했다. 표면 직접 산화를 위한 조건은 이하에 나타낸 바와 같다.
O2 유량 : 120sccm
Kr 유량 : 1500sccm
처리 온도 : 250℃
압력 : 90Pa
플라즈마 발생원 출력 : 2,000W
얻어진 결과는 도 5에 나타나 있다. 따라서 성막 속도는 20Å의 산화물막을 형성할 때에는 약 20Å/분, 25Å의 산화물막을 형성할 때에는 약 12Å/분, 27Å의 산화물막을 형성할 때에는 약 9Å/분이다. 쉽게 이해되는 바와 같이, 성막 속도는 형성된 산화물막의 두께가 증가함에 따라 늦어지고 있다. 이것은, 산화물막 형성을 위해서는 산소 원자가 이미 형성된 산화물막을 확산하여야만 하기 때문인 것으로 생각된다. 따라서 실리콘 표면의 직접 산화에 의해만 비교적 두꺼운 절연막, 예를 들면 LCD의 게이트 절연막을 형성하는 것은 긴 시간이 걸려 현실적이지는 않다.
산화물막 CVD
이 시험은 도 2에 도시하는 장치를 사용하여 일반적으로 입수 가능한 실리콘 웨이퍼(8인치 웨이퍼)에 대해 실행했다. CVD 산화물막 형성을 위한 조건은 이하에 나타낸 바와 같다.
SiH4 유량 : 50sccm 내지 200sccm
O2 유량 : 1,000sccm
처리 온도 : 350℃
압력 : 10Pa
플라즈마 발생원 출력 : 2,000W
얻어진 결과는 도 6에 나타나 있다. 이 도면에 나타낸 바와 같이, CVD 산화물막의 성막 속도는 1,000Å/분 내지 4,500Å/분에도 이르고 있다. 이 성막 속도는 실리콘 표면의 직접 산화에 의한 산화물막의 성막 속도보다도 명확하게 크고, 예를 들면 LCD의 게이트 절연막과 같은 비교적 두꺼운 산화물막을 실용적인 시간으로 형성하는 것을 가능하게 한다.
따라서 이들 실험에 의해 나타낸 바와 같이, 본 발명의 절연막 제조 방법은 반도체 디바이스의 절연막, 특히 게이트 절연막, 보다 특별하게는 LCD 등을 위한 TFT의 게이트 산화물막 형성 방법을 제공한다.
이상, 본 발명의 바람직한 실시예를 설명했지만, 본 발명은 그 요지의 범위내에서 각종의 변형 및 변경이 가능하다.
전술한 바와 같이 본 발명에 의하면, 소망의 막 품질을 갖는 절연막을 (바람직하게는 단시간에) 얻기 위한 방법이 제공된다.

Claims (15)

  1. 유도 결합 플라즈마(ICP) 발생 장치 또는 마이크로파 여기 플라즈마 발생 장치에 의해 플라즈마를 여기하여 디스플레이용 박막 트랜지스터상에 게이트 절연막을 형성하는 방법에 있어서,
    산소와 크립톤을 적어도 포함하는 분위기에서 플라즈마 산화에 의해 디스플레이용 박막 트랜지스터용의 반도체 기판과의 계면 준위 밀도가 1×1010eV-1·㎝-2 내지 1×109eV-1·㎝-2인 제 1 절연막을 형성하고,
    상기 제 1 절연막상에 상기 플라즈마 발생 장치를 사용하여 연속해서 제 2 절연막을 형성하는 것을 특징으로 하는
    게이트 절연막의 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 2 절연막이 이산화규소로 이루어진 것을 특징으로 하는
    게이트 절연막의 형성 방법.
  3. 제 1 항에 있어서,
    상기 제 2 절연막이 질화물로 이루어진 것을 특징으로 하는
    게이트 절연막의 형성 방법.
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 제 1 항에 있어서,
    상기 플라즈마 산화의 분위기가 희 가스 및 산소를 함유하며, 상기 희 가스와 산소의 비율이 100:3 이하인 것을 특징으로 하는
    게이트 절연막의 형성 방법.
  14. 제 1 항 내지 제 3 항 또는 제 13 항중 어느 한 항에 있어서,
    상기 제 1 절연막 및 제 2 절연막을 포함하는 상기 반도체 기판상의 절연 내전압이 10V 초과인 것을 특징으로 하는
    게이트 절연막의 형성 방법.
  15. 제 1 항 내지 제 3 항 또는 제 13 항중 어느 한 항에 있어서,
    상기 마이크로파 여기 플라즈마 발생 장치가 래디얼 라인 슬롯 안테나(RLSA) 마이크로파 여기 플라즈마 발생 장치인 것을 특징으로 하는
    게이트 절연막의 형성 방법.
KR1020057002438A 2002-08-14 2003-08-14 게이트 절연막의 형성 방법 KR100729989B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002236343 2002-08-14
JPJP-P-2002-00236343 2002-08-14

Publications (2)

Publication Number Publication Date
KR20050035883A KR20050035883A (ko) 2005-04-19
KR100729989B1 true KR100729989B1 (ko) 2007-06-20

Family

ID=31884408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002438A KR100729989B1 (ko) 2002-08-14 2003-08-14 게이트 절연막의 형성 방법

Country Status (5)

Country Link
JP (1) JPWO2004017396A1 (ko)
KR (1) KR100729989B1 (ko)
CN (1) CN100380610C (ko)
AU (1) AU2003255034A1 (ko)
WO (1) WO2004017396A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7087537B2 (en) * 2004-03-15 2006-08-08 Sharp Laboratories Of America, Inc. Method for fabricating oxide thin films
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7410839B2 (en) 2005-04-28 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and manufacturing method thereof
JP5052033B2 (ja) * 2005-04-28 2012-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US7785947B2 (en) 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8318554B2 (en) 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7608490B2 (en) 2005-06-02 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7838347B2 (en) 2005-08-12 2010-11-23 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method of display device
CN101523575B (zh) * 2006-09-29 2011-02-16 东京毅力科创株式会社 等离子体氧化处理方法和等离子体处理装置
US7855153B2 (en) 2008-02-08 2010-12-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10312600B2 (en) * 2016-05-20 2019-06-04 Kymeta Corporation Free space segment tester (FSST)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2502789B2 (ja) * 1990-05-17 1996-05-29 松下電器産業株式会社 薄膜トランジスタの製造方法
JP4105353B2 (ja) * 1999-07-26 2008-06-25 財団法人国際科学振興財団 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0443642A (ja) * 1990-06-11 1992-02-13 G T C:Kk ゲート絶縁膜の形成方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
일본공개특허공보 04-043642(1992.02.13. 공개)

Also Published As

Publication number Publication date
WO2004017396A1 (ja) 2004-02-26
AU2003255034A1 (en) 2004-03-03
CN1682357A (zh) 2005-10-12
CN100380610C (zh) 2008-04-09
KR20050035883A (ko) 2005-04-19
JPWO2004017396A1 (ja) 2005-12-08

Similar Documents

Publication Publication Date Title
KR100994387B1 (ko) 전자 디바이스 재료의 제조 방법 및 플라즈마 처리 방법
KR101250057B1 (ko) 절연막의 플라즈마 개질 처리 방법 및 플라즈마 처리 장치
EP1361606B1 (en) Method of producing electronic device material
US7374635B2 (en) Forming method and forming system for insulation film
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
KR101248651B1 (ko) 절연막의 형성 방법, 컴퓨터 판독 가능한 기억 매체 및 처리 시스템
KR20090007633A (ko) 전계 효과 트랜지스터의 게이트 유전체 제조 방법
US11631591B2 (en) Methods for depositing dielectric material
US7622402B2 (en) Method for forming underlying insulation film
KR100729989B1 (ko) 게이트 절연막의 형성 방법
US11972943B2 (en) Methods and apparatus for depositing dielectric material
WO2010095330A1 (ja) シリコン酸化膜の成膜方法および半導体装置の製造方法
KR20040108697A (ko) 전자 디바이스 재료의 제조 방법
JP7331236B2 (ja) 誘電体材料を硬化させる方法及び装置
JP2004039990A (ja) 被処理体の酸化方法
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR20030064489A (ko) 플라즈마를 이용한 화학기상증착장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110527

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee