KR100887330B1 - 절연막의 개질 방법 및 반도체 장치의 제조 방법 - Google Patents

절연막의 개질 방법 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR100887330B1
KR100887330B1 KR1020057022905A KR20057022905A KR100887330B1 KR 100887330 B1 KR100887330 B1 KR 100887330B1 KR 1020057022905 A KR1020057022905 A KR 1020057022905A KR 20057022905 A KR20057022905 A KR 20057022905A KR 100887330 B1 KR100887330 B1 KR 100887330B1
Authority
KR
South Korea
Prior art keywords
insulating film
plasma
substrate
processing
gas
Prior art date
Application number
KR1020057022905A
Other languages
English (en)
Other versions
KR20060006096A (ko
Inventor
다쿠야 스가와라
요시히데 다다
겐지 나카무라
시게노리 오자키
도시오 나카니시
마사루 사사키
세이지 마츠야마
가즈히데 하세베
시게루 나카지마
도모노리 후지와라
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20060006096A publication Critical patent/KR20060006096A/ko
Application granted granted Critical
Publication of KR100887330B1 publication Critical patent/KR100887330B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe

Abstract

MOSFET의 게이트 절연막이나 메모리 디바이스에서의 용량의 전극간 절연막에 포함되는 탄소, 아산화물(suboxide), 댕글링 본드(dangling bond) 등에 기인하는 특성 열화를 개선하여, 절연막의 특성을 향상시키는 방법을 제공한다.
절연막에 희가스를 포함하는 처리 가스에 근거하는 플라즈마 처리와 열어닐 처리를 조합한 개질 처리를 실시한다.

Description

절연막의 개질 방법 및 반도체 장치의 제조 방법{METHOD FOR MODIFYING INSULATION FILM AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 절연막을 개질하는 방법에 관한 것이다. 보다 자세하게는, CVD(Chemical Vapor Deposition: 화학 기상 퇴적법) 등에 의해 성막된 절연막에, 희가스를 포함하는 처리 가스에 근거하는 플라즈마를 조사하는 공정과, 바람직하게는 500℃~1200℃의 고온에서, 보다 바람직하게는 600℃~1050℃의 고온에서 열어닐하는 공정을 조합함으로써 절연막 개질 효과를 향상시키는 방법에 관한 것이다. 본 발명에 따른 개질 방법은, 이 개질에 의해서 얻어진 막을, 이른바 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)의 게이트 절연막이나 메모리 디바이스에서의 용량(Capacitor)의 전극간 절연막에 이용할 때에, 특히 적합하게 사용 가능하다.
본 발명은 반도체 장치(반도체 디바이스), 액정 장치(액정 디바이스) 등에서의 전자 디바이스 재료의 제조에 일반적으로 널리 적용 가능하지만, 여기서는 설명의 편의를 위해서, 반도체 장치에서의 MOSFET의 게이트 절연막 형성 기술 및 그 배경을 예로 들어서 설명한다.
실리콘을 비롯한 반도체 내지 전자 디바이스 재료용 기재에는, 산화막을 비롯한 절연막의 형성, CVD 등에 의한 성막, 에칭 등의 여러 가지의 처리가 실시된다.
최근의 반도체 디바이스의 고성능화는 MOSFET을 비롯한 해당 디바이스의 미세화 기술의 위에 발전해 왔다고 하더라도 과언은 아니다. 현재도 더한 고성능화를 목표로 하여 MOSFET의 미세화 기술의 개선이 이루어지고 있다. 최근의 반도체 장치의 미세화, 및 고성능화의 요청에 따라, (예를 들면, 리크 전류의 점에서) 보다 고성능인 절연막에 대한 수요가 현저히 높아져 오고 있다. 이는, 종래의 비교적으로 집적도가 낮은 디바이스에서는 사실상 문제로 되지 않았던 정도의 리크 전류이더라도, 최근의 미세화 및/또는 고성능화한 디바이스에서는 다량의 전력을 소비할 가능성이 있기 때문이다. 특히, 최근 시작된, 이른바 유비쿼터스 사회(언제든지 어디서든지 네트워크에 연결되는 전자 디바이스를 매체로 한 정보화 사회)에서의 휴대형 전자기기의 발달에는 저소비 전력 디바이스가 필수로서, 이 리크 전류의 저감이 극히 중요한 과제로 된다.
전형적으로는, 예를 들면, 차세대 MOSFET를 개발함에 있어서, 상술한 바와 같은 미세화 기술이 진행함에 따라서 게이트 절연막의 박막화가 한계에 가까워져 오고 있어, 극복해야 할 큰 과제가 나타나 왔다. 즉, 프로세스 기술로서는 현재 게이트 절연막으로서 이용되고 있는 실리콘 산화막(SiO2)을 극한(1~2 원자층 레벨)까지 박막화하는 것은 가능하지만, 2㎚ 이하의 막두께까지 박막화를 실행한 경우, 양자 효과에 의한 다이렉트 터널링에 의한 리크 전류의 지수 함수적인 증가가 발생하여, 소비 전력이 증대해 버린다고 하는 문제점이다.
현재, IT(정보 기술) 시장은 데스크탑형 퍼스널 컴퓨터나 가정 전화 등으로 대표되는 고정식 전자 디바이스(콘센트로부터 전력을 공급하는 디바이스)로부터, 인터넷 등에 언제든지 어디서든지 액세스할 수 있는 「유비쿼터스ㆍ네트워크 사회」로의 변모를 이루려 하고 있다. 따라서, 매우 가까운 장래에, 휴대 전화나 카 네비게이션 시스템 등의 휴대 단말이 주류로 된다고 생각된다. 이러한 휴대 단말은 그 자체가 고성능 디바이스인 것이 요구되지만, 이와 동시에, 상기의 고정식 디바이스에서는 거의 필요로 되지 않는 소형, 경량의 배터리, 전지 등으로 구동한 경우이더라도 또한 장시간의 사용에 견딜 수 있는 기능을 구비하고 있는 것이 전제로 된다. 따라서, 휴대 단말에서는 이들 고성능화를 도모하면서, 게다가 소비 전력의 저감화가 극히 중요한 과제로 되고 있다.
전형적으로는, 예를 들면, 차세대 MOSFET를 개발함에 있어서, 고성능의 실리콘 LSI의 미세화를 추구해 가면 리크 전류가 증대하여, 소비 전력도 증대한다고 하는 문제가 발생하고 있다. 그래서, 성능을 추구하면서 소비 전력을 적게 하기 위해서는, MOSFET에서 게이트 리크 전류를 증가시키지 않고서 특성을 향상시키는 것이 필요로 된다.
이러한 고성능 또한 저소비 전력의 MOSFET를 실현한다고 하는 요청에 따르기 위해서, 여러 가지의 수법(예를 들면, 게이트 절연막으로서 실리콘 산질화막(SiON)을 이용함)의 제안이 이루어지고 있지만, 그 유력한 수법의 하나가, High-k(고유전 율) 재료, 즉 SiO2보다도 유전율이 높은 재료를 이용한 게이트 절연막의 개발이다. 이러한 High-k 재료를 이용하는 것에 의해, SiO2 환산막 두께인 EOT(Equivalent Oxide Thickness)를 물리적 막두께보다도 얇게 하는 것이 가능해진다. 즉, SiO2와 동일한 EOT이더라도 물리적으로 두꺼운 막을 이용하는 것이 가능해져, 소비 전력의 대폭적인 저감을 기대할 수 있다. 이러한 High-k 재료로서는, 현재 SiO2보다도 유전율이 높은 재료인 HfO2, Al2O3, Ta2O5, ZrO2 등이 후보로 거론되고 있다.
[비특허 문헌 1]
M.A.Cameron, S.M.George, Thin Solid Films, 348(1999), pp.90-98" ZrO2 film growth by chemical vapor deposition using zirconium tetra-tert-butoxide"
[비특허 문헌 2]
Sadayoshi Horii, Masayuki Asai, Hironobu Miya, Kazuhiko Yamamoto, and Masaaki Niwa, Extended Abstracts of the SSDM, Nagoya, 2002, pp.172-173 "Improvement of Electrical Properties for High-k Dielectrics Grown by MOCVD via Cyclic Remote Plasma Oxidation"
[비특허 문헌 3]
Katsuyuki Sekine, Yuji Saito, Masaki Hirayama and Tadahiro Ohmi, J.Vac.Sci.Technol. A17(5), Sep/Oct 1999 pp.3129-3133. "Silicon nirtide film growth for advanced gate dielectric at low temperature employing high-density and low-energy ion bomb ardment"
[비특허 문헌 4]
Takuya Sugawara, Toshio Nakanishi, Masaru Sasaki, Shigenori Ozaki, Yoshihida Tada, Extended Abstracts of Solid State Devices and Materials, 2002 pp.714-715. "Characterization of Ultra Thin Oxynitride Formed by Radical Nitridation with Slot Plane Antenna Plasma"
그러나, 이렇게 우수한 특성이 기대되는 High-k 재료를 이용한 절연막을 실제로 CVD법(Chemical Vapor Deposition: 화학 기상 성장법) 등의 방법에 의해 성막하는 경우는, 내면의 균일성을 향상시키기 위해서 비교적 저온에서 성막이 이루어지기 때문에, 얻어진 막 안에는 미결합수(댕글링 본드(dangling bond))나 약한 Si-O 결합(아산화물(suboxide)), 성막의 원재료에 결합되는 탄소 등이 다수 존재하여, 양호한 특성을 얻는 것이 곤란해지고 있다(참고 문헌 [1]). 따라서, 이러한 질막 열화의 원인을 제거하는 것이, High-k 재료막을 실용화하기 위해서 극히 중요하다. 이 문제를 해결하는 수단으로서, 절연막상에 열어닐에 의한 개질 처리를 실시하여, 막 특성을 개선시키는 시도가 이루어지고 있지만(참고 문헌 [1]), 열어닐에 의한 개질 처리에 있어서는, 고온 프로세스에 기인한 절연막의 결정화에 의한 특성의 열화나, 절연막-실리콘 계면에서 실리콘이 산화되는 것에 의한 전기적 막두께의 증대(실효적인 유전율의 저하) 등의 문제가 발생하고 있다.
이 열어닐에 의한 개질 처리에 따른 과제를 해결하는 방법으로서, 기판 온도 400℃ 정도에서 개질 처리가 가능한 플라즈마에 의한 절연막의 개질 처리가 제안되 고 있다(참고 문헌 [2]). 이 플라즈마에 의한 절연막의 개질 처리를 이용함으로써 저온에서 아산화물의 약한 결합을 수복하여 강고한 Si-O 결합을 형성시키거나, 막 안의 탄소를 연소시키거나 함으로써 양호한 전기 특성을 얻는 것이 가능해지지만, 현재 보고되어 있는 플라즈마 형성 방법은 높은 전자 온도에 기인한 플라즈마 손상이나, 대면적화가 곤란한 어떤 문제를 안고 있다(비특허 문헌 1, 2).
이에 반하여, 최근 게이트 절연막 형성을 목적으로 한 플라즈마 처리 방법으로서 평면 안테나와 마이크로파를 이용한 플라즈마 형성 방법이 제안되고 있다. 이 방법은, He, Ne, Ar, Kr, Xe 등의 희가스를 산소 또는 질소를 포함하는 가스와 함께 피처리 기판의 상부에 마련된 링 형상의 샤워 플레이트로부터 피처리 기판과 샤워 플레이트 사이의 공간에 공급하여, 이러한 샤워 플레이트의 상부에 설치된 슬롯을 갖는 평면 안테나(Slot Plane Antenna: SPA)의 배후로부터 마이크로파를 조사함으로써 안테나를 거쳐서 마이크로파를 도입하고, 이 마이크로파를 이용하여 상기 공간에서 희가스를 플라즈마 여기하는 방법이다. 이 플라즈마를 이용하여 산소 래디컬 O*나 질소 래디컬 N*을 형성하여, 실리콘 기판 표면을 산화 또는 질화하는 기술이 제안되고 있다. 이 방법에 의해서 형성된 플라즈마는 전자 밀도가 높기 때문에 낮은 기판 처리 온도에서도 다량의 래디컬이 생성된다. 또한, 전자 온도가 낮기 때문에 다른 플라즈마 형성 방법에서 문제로 되는 플라즈마 손상이 낮다. 또한, 평면 안테나를 전파한 마이크로파가 플라즈마를 대면적에서 균일하게 형성하기 위해서, 300㎜ 웨이퍼나 대형 TFT 표시 장치용 기판 등의 대면적 기판으로의 응용의 점에서도 우수한 것이 보고되고 있다(비특허 문헌 3, 4).
이러한 기술을 사용하는 것에 의해, 전자 디바이스용 기판 표면이 400℃ 이하의 낮은 기판 온도이더라도 다량의 래디컬을 형성하는 것이 가능해지고 있다. 이 기술은 상기의 산화막, 산질화막 형성으로의 응용 이외에도, 절연막의 개질 처리로 이용하는 것도 유망하다. 실제로 이 플라즈마를 이용한 절연막의 개질에 관련된 연구도 이루어지고 있지만, 플라즈마에 의한 개질만으로는 충분한 개질 효과를 얻는 것에는 이르고 있지 않다.
발명의 개시
본 발명의 개괄적인 목적은 상술한 종래 기술의 결점을 해소한 신규로 유용한 절연막의 개질 방법을 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
본 발명에 의하면 전자 디바이스용 기재 표면상에 성막된 절연막을 개질하는 방법으로서, 상기 개질 방법은 희가스를 포함하는 처리 가스에 근거하는 플라즈마를 해당 절연막에 조사하는 공정과, 해당 절연막에 열어닐을 실시하는 공정을 조합하는 것에 의해 형성되는 것을 특징으로 하는 기판 처리 방법이 제공된다.
본 발명에 의하면, 예를 들면 MOSFET의 게이트 절연막이나 메모리 디바이스에 이용되는 용량의 전극간 절연막을 개질하는 방법에 있어서, 플라즈마 처리에 의한 개질만, 열어닐 처리에 의한 개질만으로는 불충분한 개질 효과를, 플라즈마 처리에 의한 개질 방법과 열어닐 처리에 의한 개질 방법을 조합하여 향상시키는 것이 가능해진다.
본 발명에 의하면, 예를 들면 플라즈마 처리에 의한 개질 처리와 열어닐 처리에 의한 개질 처리를 조합함으로써 각 개질 처리 공정의 처리 시간을 짧게 하여, 장시간의 플라즈마 처리시나 장시간의 열어닐 처리시에 발생하는 절연막의 특성 열화를 억제하는 것이 가능해진다.
본 발명에 의하면, 예를 들면 절연막 안의 탄소를 제거할 목적으로 희가스와 산소 원자를 포함하는 처리 가스에 근거하는 플라즈마를 이용하여 절연막에 플라즈마 처리를 실행하는 공정과, 막 안의 아산화물나 댕글링 본드 등의 약한 결합을 열에 의한 완화 작용으로 강고한 결합으로 개질하는 것, 또한 P형 MOSFET에서의 게이트 전극으로부터의 붕소의 배어 나옴을 억제하는 것을 목적으로서 질소 원자를 포함하는 가스 분위기하에서 절연막을 열어닐 처리하는 공정을 조합하는 것이 가능해진다.
본 발명에 의하면, 예를 들면 절연막의 열어닐 처리에 의한 결정화의 억제 및 P형 MOSFET에서의 게이트 전극으로부터의 붕소의 배어 나옴을 억제할 목적으로 희가스와 질소 원자를 포함하는 처리 가스에 근거하는 플라즈마를 이용하여 절연막에 플라즈마 처리를 실행하는 공정과, 막 안의 탄소를 제거하여, 막 안의 아산화물이나 댕글링 본드 등의 약한 결합을 열에 의한 완화 작용으로 강고한 결합으로 개질하는 것을 목적으로서 산소 원자를 포함하는 가스 분위기하에서 절연막을 열어닐 처리하는 공정을 조합하는 것이 가능해진다.
본 발명에 의하면, 예를 들면, 절연막의 표면에, 희가스를 포함하는 처리 가 스에 근거하는 플라즈마를 조사하여 개질을 실행하는 공정에서, 상기 플라즈마는 평면 안테나에 마이크로파를 조사하는 것에 의해 형성된 플라즈마를 이용하는 것이 가능해진다.
도 1(a)~(h)는 본 발명의 응용 방법의 대표예로서 N형 MOSFET의 제조 공정을 나타내는 도면,
도 2는 마이크로파와 슬롯을 갖는 평면 안테나(Slot Plane Antenna: SPA)를 이용한 플라즈마 형성 장치의 일례를 나타내는 수직 방향의 모식 단면도,
도 3은 열어닐 처리에 사용 가능한 열처리 유닛(33)의 일례를 나타내는 수직 방향의 모식 단면도,
도 4는 본 발명을 이용하여 개질된 HfSiO막의 I-V 특성이다.
발명을 실시하기 위한 최선의 형태
이하, 필요에 따라서, 도면을 참조하면서 본 발명을 더욱 구체적으로 설명한다.
도 1(a)~(h)는 본 발명의 응용 방법의 대표예로서 N형 MOSFET의 제조 공정을, 또한, 도 2는 전술한 마이크로파와 평면 안테나를 이용한 플라즈마 형성 장치(32)의 일례를 나타내는 수직 방향의 모식 단면도이다. 도 3은 열어닐에 사용 가능한 열처리 유닛(33)의 일례를 나타내는 수직 방향의 모식 단면도이다.
(N형 MOSFET 제작으로의 응용)
도 1에 본 발명의 응용 방법의 대표예로서, N형 MOSFET의 제조 공정을 나타낸다. 도 1(a)~(h)를 참조하는 것에, 도 1(a)의 공정에서는 기판에는 P형의 실리콘 기판(21)을 이용하고, 비저항이 1~30Ω㎝, 면방위 (100)인 것을 이용한다. 실리콘 기판상에는 STI나 LOCOS 등의 소자 분리 공정(21D)이나 붕소(B)에 의한 채널 인프라(21C)가 실시되어 있으며, 게이트 절연막(22)이 성막되는 실리콘 기판 표면에는 희생 산화막(20)이 성막되어 있다.
도 1(b)의 공정에서는 게이트 절연막의 성막 전 세정이 이루어진다. 일반적으로 APM(암모니아, 과산화 수소수, 순수한 물의 혼합액)과 HPM(염산, 과산화 수소수, 순수한 물의 혼합액) 및 DHF(불산과 순수한 물의 혼합액)을 조합한 RCA 세정에 의해서 희생 산화막(20)과 오염 요소(금속이나 유기물, 이물질)를 제거한다. 필요에 따라, SPM(황산과 과산화 수소수의 혼합액), 오존수, FPM(불산, 과산화 수소수, 순수한 물의 혼합액), 염산수(염산과 순수한 물의 혼합액), 유기 알칼리 등을 이용할 때도 있다.
도 1(c)의 공정에서는 게이트 절연막(22)이 형성된다. 본 발명에서 사용 가능한 절연막을 구성하는 재료는 특별히 제한되지 않지만, 기상 퇴적에 근거하는 절연막인 한, CVD(Chemical Vapor Deposition: 화학 기상 성장법), PVD(Physical Vapor Deposition: 물리 기상 성장법) 등의 공지의 기상 퇴적법에 의해 형성된 막을 특별히 제한 없이 사용할 수 있다. 절연막 형성 방법의 보다 구체적인 예로서는, 열에 의한 래디컬 형성 반응을 이용한 열 CVD법, 플라즈마에 의한 래디컬 형성 반응을 이용한 플라즈마 CVD법, 촉매 반응을 이용한 핫와이어 CVD법, 전자빔 증착이나 스퍼터 등의 기술로 대표되는 PVD법을 이용하는 것이 바람직하다. 또한, 절연막 재료의 예로서는 저유전율 재료인 SiO2, SiON, Si3N4 또는 High-k 재료인 Ta2O5, ZrO2, HfO2, Al2O3, La2O3, TiO2, Y2O3, BST, Pr2O3, Gd2O3, CeO2 및 이들 물질의 화합물 등을 이용하는 것이 바람직하다.
도 1(d)의 공정에서는 게이트 절연막(22)의 개질 처리가 이루어진다. 개질 처리는 마이크로파와 평면 안테나를 이용하여 형성된 플라즈마에 의한 개질 처리와, 열어닐에 의한 개질 처리가 조합되어 실시된다. 플라즈마 처리와 열어닐 처리의 조합은 임의이며, 예를 들면 다음과 같은 여러 가지의 조합이 생각된다.
게이트 절연막 성막→플라즈마 산화 처리→열질화 어닐 처리, 게이트 절연막 성막→플라즈마 질화 처리→열산화 어닐 처리, 게이트 절연막 성막→열산화 어닐 처리→플라즈마 질화 처리, 게이트 절연막 성막→열질화 어닐 처리→플라즈마 산화 처리, 게이트 절연막 성막→플라즈마 질화 처리→열질화 어닐 처리→플라즈마 산화 처리, 게이트 절연막 성막→열산화 어닐 처리→플라즈마 질화 처리→플라즈마 산화 처리. 상기한 바와 같은 플라즈마 처리와 열어닐 처리를 임의로 조합함으로써, 바람직한 특성을 갖는 절연막의 형성이 가능해진다.
도 1(e)의 공정에서는 게이트 전극용 폴리 실리콘(23)이 성막된다. 도 1(c)에서 형성한 게이트 절연막(22)상에 MOSFET의 게이트 전극으로서 폴리 실리콘(23)을 CVD법으로써 성막한다. 게이트 절연막의 성막된 실리콘 기판을 620℃로 가열하 여, 기판상에 실란 가스를 30㎩의 압력하에서 도입함으로써 게이트 절연막상에 막두께 150㎚의 전극용 폴리 실리콘(23)을 성막한다.
그 후, 게이트 전극(23A)의 레지스트 패터닝, 선택 에칭을 실행하여, MOS 캐패시터를 형성하고(도 1(f)), 소스, 드레인 인프라 실시하여 소스(21A), 드레인(21B)을 형성한다(도 1(g)). 그 후 어닐에 의해 도펀트(채널, 게이트, 소스, 드레인으로 인프라된 붕소(B), 인(P), 비소(As))의 활성화를 실행한다. 계속해서 후속 공정으로 되는 TEOS 등의 저유전율 물질로 이루어지는 층간 절연막(24)의 성막, 패터닝, 선택 에칭, 금속 배선(25)의 성막을 조합한 후속 공정을 거쳐서 본 형태에 관련된 MOSFET이 얻어진다(도 1(h)).
(플라즈마에 의한 개질 처리 방법)
마이크로파와 평면 안테나를 이용한 플라즈마에 의한 개질 처리 방법을 이하에 상세하게 해설한다.
도 2는 전술한 마이크로파와 평면 안테나를 이용한 플라즈마 형성 장치의 수직 방향의 모식 단면도이다.
도 2를 참조하여, 이 형태의 플라즈마 기판 처리 장치(10)는 피처리 기판 W(예를 들면, 실리콘 웨이퍼)를 유지하는 기판 유지대(12)가 구비된 처리 용기(11)를 갖는다. 처리 용기(11)내의 기체(가스)는 배기 포트(11A 및 11B)로부터, 도시되지 않은 배기 펌프를 거쳐서 배기된다. 기판 유지대(12)는 피처리 기판 W를 가열하는 히터 기능을 갖고 있다. 해당 기판 유지대(12)의 주위에는, 가스 흐름의 균일화의 점에서, 알루미늄으로 이루어지는 가스 배플판(칸막이판)(26)이 배치되어 있다. 가스 배플판(26)의 상면에는, 금속 오염 방지의 점에서, 석영 커버(28)가 마련되어 있다.
처리 용기(11)의 장치 위쪽에는, 기판 유지대(12)상의 피처리 기판 W에 대응하여 개구부가 마련되어 있다. 이 개구부는 석영이나 Al2O3 등으로 이루어지는 유전체판(13)에 의해 막혀져 있다. 유전체판(13)의 상부(처리 용기(11)의 외측)에는, 평면 안테나(14)가 배치되어 있다. 이 평면 안테나(14)에는, 도파관으로부터 공급된 전자파가 투과하기 위한 복수의 슬롯이 형성되어 있다. 평면 안테나(14)의 더욱 상부(외측)에는, 파장 단축판(15)과 도파관(18)이 배치되어 있다. 처리 용기(11)의 외측에는, 파장 단축판(15)의 상부를 덮도록, 냉각 플레이트(16)가 배치되어 있다. 냉각 플레이트(16)의 내부에는, 냉매가 흐르는 냉매로(16a)가 마련되어 있다.
이 형태의 플라즈마 기판 처리 장치(10)에는, 플라즈마를 여기하기 위한 수 ㎓의 전자파를 발생하는 전자파 발생기(도시하지 않음)가 마련되어 있다. 이 전자파 발생기에서 발생한 마이크로파가 도파관(15)을 전파하여, 처리 용기(11)에 도입된다.
도 2의 형태의 플라즈마 처리 장치(10)를 이용하는 경우, 예를 들면, 피처리 기판 W를 플라즈마 처리 장치(10)의 처리 용기(11) 안에 세트하고, 그 후, 배기 포트(11A, 11B)를 거쳐서 처리 용기(11) 내부의 공기의 배기가 실행되어, 처리 용기 (11)의 내부가 소정의 처리압으로 설정된다. 다음에, 가스 공급구(22)로부터 소정의 가스(예를 들면, 불활성 가스와 처리 가스)가 공급된다.
한편, 전자파 발생기에서 발생된 수 ㎓의 주파수의 마이크로파는 도파관(15)을 통해서 처리 용기(11)에 공급된다. 평면 안테나(14), 유전체판(13)을 거쳐서, 이 마이크로파가 처리 용기(11) 안에 도입된다. 이 마이크로파에 의해 플라즈마가 여기된다. 이때, 마이크로파가 안테나를 거쳐서 도입되어 있기 때문에 고밀도, 저전자 온도의 플라즈마가 발생하고, 또한, 이 플라즈마는 안테나 면적에 비례한 광범위한 영역에서 균일한 분포로 된다. 따라서, 도 2의 기판 처리 장치를 이용함으로써 300㎜ 웨이퍼나 대형 TFT 표시 장치용 기판 등의 대면적 기판 처리가 가능해지고, 또한 플라즈마의 전자 온도가 낮기 때문에, 반도체 장치의 특성 열화를 야기하는 플라즈마 손상을 피하여 플라즈마 개질 처리를 실행하는 것이 가능해진다.
동작시에는 상기 처리 용기(50) 내부의 가스는 배기관(53)을 거쳐서 진공 펌프(55)의 외부로 배기되기 때문에 소정의 처리압으로 설정된다.
플라즈마에 의해 형성된 래디컬은 피처리 기판 W의 표면을 따라서 직경 방향으로 흘러, 배기관(53)으로 신속하게 배기되어 버리기 때문에, 래디컬의 재결합이 억제되어, 효율적이고 매우 균일한 기판 처리가 가능해진다.
플라즈마에 의한 개질 처리 방법은, 희가스와 산소 원자를 포함하는 가스로 이루어지는 산소 플라즈마를 이용하는 경우와, 희가스와 질소 원자를 포함하는 가스로 이루어지는 질소 플라즈마를 이용하는 경우의 2개로 크게 나누어진다.
희가스와 산소 원자를 포함하는 가스를 이용한 경우는, 산소 래디컬이 다량 으로 발생하여 산화 반응이 발생한다. 따라서, 원재료로서 유기 금속 소스를 이용한 CVD에 의해서 형성된 절연막에 플라즈마 산화 처리를 실시한 경우는, 절연막에 다량으로 포함되는 막 안의 유기물(탄소 원자)을 산화에 의해 연소시켜, 막질을 향상시키는 효과가 기대된다. 또한, 막 안에 존재하는 아산화물의 약한 결합을 산화에 의해 수복함으로써 막구조를 치밀화하여, 특성의 향상을 기대할 수 있다. 그러나, 저온에서 실행되는 플라즈마 산화 처리만으로는 막 안의 구조 완화가 진행하지 않아, 막 안의 댕글링 본드를 완전히 수복할 수 없다. 또한, P형 MOSFET에서의 붕소의 배어 나옴 효과를 억제할 수 없기 때문에, 질화 처리에 의한 개질이 필요하다. 이 질화 처리에 있어서, 플라즈마 질화 처리에 의해 개질을 실행하는 경우는, 붕소의 배어 나옴 방지 효과는 달성할 수 있지만 플라즈마 질화 처리는 저온에서 실행되기 때문에 막의 구조 완화가 충분히 이루어지지 않는다. 그 때문에, 열질화 어닐에 의한 개질 처리가 필요해진다. 이와 같이, 기판 처리 온도가 낮은 플라즈마 산화에 의한 산화 처리를 열질화 어닐 처리와 조합하여 실시함으로써, 충분한 개질 효과를 얻는 것이 가능해진다.
희가스와 질소 원자를 포함하는 가스를 이용한 경우는, 질소 래디컬이 다량으로 발생하여 질화 반응이 발생한다. 절연막 안에 질소 원자가 포함됨으로써 막의 유전율은 상승하기 때문에, MOSFET의 게이트 절연막 등에 적합하게 응용하는 것이 가능하다. 또한, 질화를 실시함으로써 절연막의 내산화성이 향상하기 때문에 도펀트의 활성화 어닐시에 있어서의 계면의 산화를 억제할 수 있어, 전기적 막두께의 증가를 억제할 수 있다. 또한, 캐패시터의 전극간 절연막에 질화를 실시하고, 그 위에 금속 전극을 형성했을 때에, 상부 금속 전극의 산화가 억제되어, 전극의 벗겨짐 등의 문제를 회피하는 것이 가능해진다. 또한, 질화를 실시함으로써 P형 MOSFET에서의 붕소의 배어 나옴 방지 효과가 향상하기 때문에, P형 MOSFET에서의 임계값 전압의 격차 등의 특성 열화를 억제하는 것이 가능해진다. 그러나, 플라즈마 질화 처리만으로는 막 안에 포함되는 탄소를 연소시키는 것은 불가능하다. 그래서, 산화 처리에 의한 개질이 필요하게 되지만, 플라즈마 질화 처리와 플라즈마 산화 처리에 의한 개질을 조합하여 실시하는 것만으로는 모두 저온 프로세스이기 때문에 막의 구조 완화가 충분히 이루어지지 않아, 실용화를 견딜 수 있는 개질 효과를 얻는 것은 곤란하다. 플라즈마 질화 처리를 실시함으로써 열안정성은 향상하므로, 이 특성을 이용하여, 플라즈마 질화 처리에 계속해서 기판 처리 온도가 높은 열산화 어닐 처리를 조합하여 실시함으로써, 충분한 개질 효과를 얻는 것이 가능해진다.
(열어닐 처리에 의한 개질)
열어닐 처리에 의한 개질 방법을 이하에 상세하게 해설한다.
도 3은 본 발명의 열어닐 공정에 사용 가능한 가열 반응 화로(33)의 일례를 나타내는 수직 방향의 모식 단면도이다.
도 3에 나타내는 바와 같이, 가열 반응 화로(33)의 처리실(82)은, 예를 들면 알루미늄에 의해 형성된 진공 용기이다. 이 도 3에서는 생략되어 있지만, 처리실(82)내에는 가열 기구나 냉각 기구를 구비하고 있다.
도 3에 나타낸 바와 같이, 처리실(82)에는 상부 중앙에 가스를 도입하는 가스 도입관(83)이 접속되어, 처리실(82)내와 가스 도입관(83)내가 연통되어 있다. 또한, 가스 도입관(83)은 가스 공급원(84)에 접속되어 있다. 그리고, 가스 공급원(84)으로부터 가스 도입관(83)에 가스가 공급되고, 가스 도입관(83)을 거쳐서 처리실(82)내에 가스가 도입되어 있다. 이 가스로서는, 산소나 질소, 암모니아, 희가스 등이 이용된다.
처리실(82)의 하부에는 웨이퍼 W를 재치하는 재치대(87)가 배치되어 있다.
이 도 3에 나타낸 형태에서는, 웨이퍼 W와 동일 직경 크기의 도시하지 않은 정전 척에 의해 웨이퍼 W가 재치대(87)상에 재치되어 있다. 이 재치대(87)에는 도시하지 않은 열 전원 수단이 내접되어 있으며, 재치대(87)상에 재치된 웨이퍼 W의 처리면을 소망하는 온도로 조정할 수 있는 구조로 형성되어 있다.
이 재치대(87)는 필요에 따라서 웨이퍼 W를 회전할 수 있는 기구로 되어 있다.
도 3 중, 재치대(87)의 우측의 처리실(82) 측면에는 웨이퍼 W를 출납하기 위한 개구부(82a)가 마련되어 있으며, 이 개구부(82a)의 개폐는 게이트 밸브(98)가 도면 중 상하 방향으로 이동하는 것에 의해 실행된다. 도 3 중, 게이트 밸브(98)의 더욱 우측에는 웨이퍼 W를 반송하기 위한 암(도시하지 않음)이 인접되어 있으며, 반송 암이 개구부(82a)를 거쳐서 처리실(82)에 출입하여 재치대(87)상에 웨이퍼 W를 재치하거나, 처리 후의 웨이퍼 W를 처리실(82)로부터 반출하거나 하도록 되어 있다.
재치대(87)의 위쪽에는 샤워 부재로서의 샤워 헤드(88)가 배치되어 있다. 이 샤워 헤드(88)는 재치대(87)와 가스 도입관(83) 사이의 공간을 구획하도록 형성되어 있으며, 예를 들면 알루미늄 등으로 형성되어 있다.
이 샤워 헤드(88)는 그 상부 중앙에 가스 도입관(83)의 가스 출구(83a)가 위치하도록 형성되고, 샤워 헤드(88) 하부에 설치된 가스 공급 구멍(89)을 통해서 처리실(82)내에 가스가 도입되어 있다.
열어닐에 의한 개질 처리 방법은, 산소를 포함하는 가스를 이용하는 경우와, 질소를 포함하는 가스를 이용하는 경우의 2개로 크게 나누어진다.
산소를 포함하는 가스를 이용한 경우는, 산소 래디컬이 발생하여 산화 반응이 발생한다. 따라서, 유기 금속 소스를 원재료로서 이용한 CVD에 의해서 형성된 절연막에 본 발명에 따른 산화 처리를 실시한 경우는, 절연막에 다량으로 포함되는 막 안의 유기물(탄소 원자)을 산화에 의해 연소시켜, 막질을 향상시키는 효과가 기대된다. 또한, 막 안에 존재하는 아산화물의 약한 결합을 산화에 의해 수복함으로써 막 구조를 치밀화하여, 특성의 향상을 기대할 수 있다. 열산화 어닐 처리에 의해 이들 효과를 얻기 위해서는 장시간의 열어닐 처리가 필요하다. 그러나, High-k 물질은 열에 의한 안정성이 낮은 물질이 많아, 장시간의 열어닐 처리를 실시함으로써 특성이 열화해 버린다. 본 발명에 따른 개질 방법을 이용하여, 예를 들면, 사전에 단시간의 플라즈마 질화 처리를 실행하여 장시간의 열어닐 처리에 대한 열안정성을 향상시키거나, 단시간의 플라즈마 산화 처리와 단시간의 열산화 어닐 처리를 조합하거나 함으로써, 특성 열화를 제어하는 것이 가능해진다.
질소를 포함하는 가스를 이용한 경우는, 질소 래디컬이 발생하여 질화 반응이 발생하지만, 질소 가스(N2)는 열적으로 안정한 물질로서, 질소 가스만으로 질화 반응을 실행하는 것은 곤란하다. 그래서, 질화를 목적으로 한 경우는, 비교적 래디컬로 괴리하기 쉬운 암모니아 가스(NH3)를 이용하여 질화 처리를 실시하는 경우도 있다. 절연막 안에 질소 원자가 포함됨으로써 막의 유전율은 상승하기 때문에, MOSFET의 게이트 절연막 등에 적합하게 응용하는 것이 가능하다. 또한, 질화를 실시함으로써 절연막의 내산화성이 향상하기 때문에 도펀트의 활성화 어닐시에 있어서의 계면의 산화를 억제할 수 있어, 전기적 막두께의 증가를 억제할 수 있다. 또한, 캐패시터의 전극간 절연막에 질화를 실시하고, 그 위에 금속 전극을 형성했을 때에, 상부 금속 전극의 산화가 억제되어, 전극의 벗겨짐 등의 문제를 회피하는 것이 가능해진다. 또한, 질화를 실시함으로써 P형 MOSFET에서의 붕소의 배어 나옴 방지 효과가 향상하기 때문에, P형 MOSFET에서의 임계값 전압의 격차 등의 특성 열화를 억제하는 것이 가능해진다. 또한, 고온 프로세스에 의해 막 안의 댕글링 본드 등이 수복되어, 절연막의 특성이 향상한다. 그러나, 열질화 어닐 처리만으로는 막 안에 포함되는 탄소를 연소시키는 것은 불가능하다. 그래서, 산화 처리에 의한 개질이 필요하게 되지만, 열질화 어닐과 열산화 어닐에 의한 개질을 조합하여 실시하는 것은 High-k 물질의 낮은 열안정성의 점에서 곤란하다. 그래서, 기판 처리 온도가 낮은 플라즈마 산화에 의한 산화 처리를 열질화 어닐 처리와 조합하여 실시함으로써, 충분한 개질 효과를 얻는 것이 가능해진다.
또한, 본 발명에서의 열어닐의 온도로서는, 바람직하게는 500℃~1200℃, 보다 바람직하게는 600℃~1050℃의 온도 범위가 적합하게 이용된다.
이하, 실시예에 의해 본 발명을 더욱 구체적으로 설명한다.
(실시예)
도 4는 본 발명의 일실시예로서, 본 발명을 이용하여 개질된 HfSiO막의 I-V 특성을 나타낸다. 도 4에서, 세로축은 P형 실리콘 기판, HfSiO막, TiN(티탄나이트라이드) 게이트 전극으로 이루어지는 N형 MOS 캐패시터의 게이트 리크 전류 밀도를, 가로축은 폴리실리콘 게이트 전극으로부터 인가되는 절연막에 가해지는 전계를 나타내고 있다. 이하에 본 실시예에서 이용된 N형 MOS 캐패시터의 제작 방법을 나타낸다.
도 1(a), 도 1(b)와 마찬가지의 처리가 실시된 P형의 실리콘 기판상에 열 CVD법에 의해 HfSiO막을 성막하였다. 타샤리부트키시하프니움(HTB:Hf(OC2H5)4)과 실란 가스(SiH4)를 각각 1sccm, 400sccm씩 도입하여, 압력을 50㎩로 유지하였다. HTB의 유량은 액체 매스플로우 제어기, 실란 가스의 유량은 가스 매스플로우 제어기의 유량이다. 이 분위기내에서 상기의 도 1(b)에 도시되는 실리콘 기판을 350℃에서 가열하여, 기판상에서 Hf와 Si와 O의 반응종을 반응시킴으로써 HfSiO막을 성막하였다. 처리 시간을 포함한 프로세스 조건을 조정함으로써, 4㎚의 HfSiO막을 성막하였다. 이 HfSiO막을 또한 산소 플라즈마 및 열질화 어닐을 이용하여 이하와 같이 개질을 실행하였다. 기판을 400℃로 가열하여, 웨이퍼상에 희가스와 산소를 각각 2000sccm, 150sccm씩 흘리고, 압력을 130㎩로 유지한다. 그 분위기내에 복수의 슬롯을 갖는 평면 안테나를 거쳐서 3W/㎠의 마이크로파를 10초 조사하는 것에 의해 산소 및 희가스를 포함하는 플라즈마를 형성하고, 이 플라즈마를 이용하여 HfSiO막의 산화 플라즈마 처리를 실시하여, 약한 결합을 수복하여 강고한 Si-O 결합을 형성시키거나, 막 안의 탄소를 연소시키거나 함으로써 막 특성의 향상을 목표로 하였다. 계속해서 더한 막의 구조 완화 및 질소 도입에 의한 유전율의 증가를 목표로 하여, 열질화 어닐을 실행하였다. 열질화 어닐 처리는 도 3에 모식적으로 도시되는 열처리 유닛내에 기판을 반입하여, 질소 가스 분위기내에서 기판을 1000℃로 가열하고, 15초간 방치함으로써 실시되었다. 이들 프로세스를 실시함으로써, 최종적으로 전기적 막두께가 2㎚ 정도의 양호한 특성을 갖는 게이트 절연막을 형성하였다. 그 후, 도 1(e)에 도시되는 공정에서 게이트 전극으로 되는 TiN을 성막하고, 계속해서 도 1(f)에 도시되는 패터닝, 에칭 공정을 거쳐서, MOS 캐패시터 구조, 도 1(f)를 제작하였다.
도 4에 도시되는 바와 같이, Sample1의 열질화 어닐 처리만의 샘플, Sample2의 플라즈마 산화 처리만의 샘플에서는 리크 전류가 높은 값을 나타내고 있지만, Sample3에 도시되는 플라즈마 산화 처리 후에 열질화 어닐 처리를 실시한 샘플은 리크 전류가 저감하고 있다. 이로부터, 본 발명에 따른 절연막의 개질을 실행하는 것에 의해, 종래의 개질 방법인 열어닐 처리에 의한 개질이나 플라즈마 처리에 의한 개질보다도, 더욱 효과적인 개질 효과를 얻는 것에 성공하였다.
또한, 본 실시예에서는, 절연막으로서 HfSiO를 이용했지만, 그 이외의 절연막에도 마찬가지의 처리를 실시함으로써 마찬가지의 효과를 실현할 수 있다고 생각된다.
또한, 본 실시예에서는, 개질 처리로서 플라즈마 산화 처리와 열질화 어닐 처리를 이용했지만, 그 이외의 플라즈마 처리와 열어닐 처리를 조합하는 것도 임의로 가능하다.
상술한 바와 같이 본 발명에 의하면, 절연막에 플라즈마 처리와 열어닐 처리를 조합한 개질 처리를 실시함으로써, 양호한 절연 특성을 부여하는 절연막의 개질 방법이 제공된다.

Claims (30)

  1. 전자 디바이스용 기재 표면 상에 성막된 절연막의 개질 방법으로서,
    상기 절연막 상에 희가스를 포함하는 처리 가스에 근거하는, 안테나를 거쳐서 전자파를 도입하여 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 절연막을 개질하는 공정과,
    상기 절연막을 600~1200℃의 온도로 열어닐 처리하는 공정
    을 구비하는 것을 특징으로 하는 개질 방법.
  2. 제 1 항에 있어서,
    상기 처리 가스는 희가스와 산소 원자를 포함하고, 상기 열어닐에 이용하는 가스는 질소 원자를 포함하는 것을 특징으로 하는 개질 방법.
  3. 제 1 항에 있어서,
    상기 처리 가스는 희가스와 질소 원자를 포함하고, 상기 열어닐에 이용하는 가스는 산소 원자를 포함하는 것을 특징으로 하는 개질 방법.
  4. 기재 상에 형성된 절연막의 개질 방법으로서,
    상기 기재를 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스를 포함하는 처리 가스를 도입하고, 또한, 상기 처리 용기 내에, 안테나를 거쳐서 전자파를 도입하여 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 절연막을 개질하는 공정과,
    상기 절연막을 600~1200℃의 온도로 열어닐 처리하는 공정
    을 갖는 개질 방법.
  5. 기재 상에 형성된 절연막의 개질 방법으로서,
    상기 기재를 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스와 산소 원자를 포함하는 처리 가스를 도입하고, 또한, 상기 처리 용기 내에, 안테나를 거쳐서 전자파를 도입하여 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 절연막을 플라즈마 산화하는 공정과,
    상기 처리 용기 내에 희가스와 질소 원자를 포함하는 처리 가스를 도입하여 플라즈마를 생성하고, 상기 절연막을 플라즈마 질화 처리하는 공정과,
    상기 절연막을 600~1200℃의 온도로 열어닐 처리하는 공정
    을 갖는 개질 방법.
  6. 제 1, 4, 5 항 중 어느 한 항에 있어서,
    상기 열어닐에 이용되는 가스는 산소(O2), 오존(O3), 질소(N2), 암모니아(NH3) 중 어느 하나를 포함하는 것을 특징으로 하는 개질 방법.
  7. 기재 상에 형성된 절연막의 개질 방법으로서,
    상기 기재를 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스와 산소 원자를 포함하는 처리 가스를 도입하고, 또한, 상기 처리 용기 내에, 안테나를 거쳐서 전자파를 도입하여 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 절연막을 플라즈마 산화 처리하는 공정과,
    상기 절연막을 질소 가스 분위기 내에서 600~1200℃의 온도로 열질화 어닐 처리하는 공정
    을 갖는 개질 방법.
  8. 기재 상에 형성된 절연막의 개질 방법으로서,
    상기 기재를 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스와 질소 원자를 포함하는 처리 가스를 도입하고, 또한, 상기 처리 용기 내에 안테나를 거쳐서 전자파를 도입하여 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 절연막을 플라즈마 질화 처리하는 공정과,
    상기 절연막에 산소 가스 분위기 내에서 600~1200℃의 온도로 열산화 어닐 처리하는 공정
    을 갖는 개질 방법.
  9. 기판 상에 형성된 절연막의 개질 방법으로서,
    상기 절연막을 산화 분위기에서, 600~1200℃의 온도로 열산화 어닐하는 공정과,
    상기 기판을 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스와 질소 원자를 포함하는 처리 가스를 도입하고, 또한, 안테나를 거쳐서 전자파를 도입해서 플라즈마를 생성하여, 상기 절연막을 플라즈마 질화하는 공정
    을 갖는 개질 방법.
  10. 기판 상에 형성된 절연막의 개질 방법으로서,
    상기 기판을 처리 용기 내에 배치하여, 상기 처리 용기 내에 희가스와 질소 원자를 포함하는 처리 가스를 도입하고, 또한, 안테나는 거쳐서 전자파를 도입해서 플라즈마를 생성하여, 상기 절연막을 플라즈마 질화하는 공정과,
    상기 절연막을 산화 분위기에서, 600~1200℃의 온도로 열어닐하는 공정과,
    상기 열어닐 후, 상기 기판을 상기 처리 용기 내에 배치하여, 희가스와 산소 원자를 포함하는 처리 가스를 도입하고, 또한, 상기 안테나를 거쳐서 전자파를 도입해서 플라즈마를 생성하여, 상기 절연막을 플라즈마 산화하는 공정
    을 갖는 개질 방법.
  11. 제 10 항에 있어서,
    상기 플라즈마 질화한 후, 상기 열어닐 공정 전에, 상기 기판을 상기 처리 용기 내에 배치하여, 희가스와 산소 원자를 포함하는 처리 가스를 도입하고, 또한, 상기 안테나를 거쳐서 전자파를 도입해서 플라즈마를 생성하여, 상기 절연막을 플라즈마 산화하는 공정을 더 구비하는 개질 방법.
  12. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 절연막은 저유전율 재료 또는 고유전율 재료인 개질 방법.
  13. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 절연막은 SiO2, SiON, Si3N4의 저유전율 재료 또는 Al2O3, La3O3, TiO2, Y2O3ㆍBST, Pr2O3, Gd2O3, CeO2, HfO2, HfSiO의 고유전율 재료로부터 선택되는 개질 방법.
  14. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 전자파는 마이크로파로 이루어지고, 상기 마이크로파에 의해서 상기 플라즈마가 형성되는 것을 특징으로 하는 개질 방법.
  15. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 안테나는 평면 안테나로 이루어지고, 상기 평면 안테나에 의해 마이크로파로 이루어지는 상기 전자파를 상기 처리 가스에 조사함으로써 상기 플라즈마가 형성되는 것을 특징으로 하는 개질 방법.
  16. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 절연막은 MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)에 이용되는 게이트 절연막인 것을 특징으로 하는 개질 방법.
  17. 제 1~5, 7~11 항 중 어느 한 항에 있어서,
    상기 절연막은 메모리 디바이스에서의 캐패시터에 이용되는 전극간 절연막인 것을 특징으로 하는 개질 방법.
  18. 반도체 장치의 제조 방법으로서,
    기판 상에 게이트 절연막을 형성하는 공정과,
    상기 게이트 절연막 상에 안테나를 거쳐서 전자파를 공급하여, 희가스와 적어도 산소 원자 또는 질소 원자를 포함하는 가스의 플라즈마를 생성하고, 상기 플라즈마에 의해 상기 게이트 절연막을 개질하는 공정과,
    상기 게이트 절연막을 600~1200℃의 온도로, 적어도 산소, 오존, 질소, 암모니아를 포함하는 가스의 분위기하에서 어닐 처리하는 공정과,
    상기 게이트 절연막 상에 게이트 전극을 형성하는 공정과,
    층간 절연막을 형성하는 공정과,
    금속 배선을 형성하는 공정
    을 포함하는 반도체 장치의 제조 방법.
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
KR1020057022905A 2003-05-30 2004-05-28 절연막의 개질 방법 및 반도체 장치의 제조 방법 KR100887330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2003154812A JP4408653B2 (ja) 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法
JPJP-P-2003-00154812 2003-05-30
PCT/JP2004/007841 WO2004107431A1 (ja) 2003-05-30 2004-05-28 絶縁膜の改質方法

Publications (2)

Publication Number Publication Date
KR20060006096A KR20060006096A (ko) 2006-01-18
KR100887330B1 true KR100887330B1 (ko) 2009-03-06

Family

ID=33487334

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057022905A KR100887330B1 (ko) 2003-05-30 2004-05-28 절연막의 개질 방법 및 반도체 장치의 제조 방법

Country Status (6)

Country Link
US (2) US7655574B2 (ko)
JP (1) JP4408653B2 (ko)
KR (1) KR100887330B1 (ko)
CN (1) CN1930668A (ko)
TW (1) TW200509256A (ko)
WO (1) WO2004107431A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003098678A1 (fr) * 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
EP1786030A4 (en) * 2004-08-31 2011-06-29 Tokyo Electron Ltd SILICON OXIDE FILM PRODUCTION METHOD, METHOD FOR PRODUCING SEMICONDUCTOR COMPONENTS AND COMPUTER MEMORY MEDIUM
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7767515B2 (en) * 2006-02-27 2010-08-03 Synopsys, Inc. Managing integrated circuit stress using stress adjustment trenches
CN101454892B (zh) 2006-05-26 2011-12-14 株式会社半导体能源研究所 半导体器件及其制造方法
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5334199B2 (ja) 2008-01-22 2013-11-06 ルネサスエレクトロニクス株式会社 容量素子を有する半導体装置
JP2011124240A (ja) * 2008-03-31 2011-06-23 Tokyo Electron Ltd Ｍｏｓ型半導体メモリ装置、その製造方法およびコンピュータ読み取り可能な記憶媒体
JP4636133B2 (ja) * 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP5166297B2 (ja) 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
EP3506367A1 (en) 2011-09-30 2019-07-03 Intel Corporation Tungsten gates for non-planar transistors
US9637810B2 (en) 2011-09-30 2017-05-02 Intel Corporation Tungsten gates for non-planar transistors
KR20140049075A (ko) 2011-09-30 2014-04-24 인텔 코오퍼레이션 트랜지스터 게이트용 캡핑 유전체 구조
CN103918083A (zh) 2011-10-01 2014-07-09 英特尔公司 非平面晶体管的源极/漏极触点
CN103975424B (zh) 2011-12-06 2016-12-07 英特尔公司 用于非平面晶体管的夹层电介质
US20140042152A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Variable frequency microwave device and method for rectifying wafer warpage
US9412847B2 (en) 2013-03-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned passivation of active regions
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
CN105336628B (zh) * 2015-09-25 2018-10-19 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
US10737575B2 (en) 2017-11-22 2020-08-11 Ford Global Technologies, Llc Power device parameter adjustment

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077672A (ja) * 1998-09-03 2000-03-14 Seiko Epson Corp 半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
JP4449226B2 (ja) * 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
US6797560B2 (en) * 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film
KR100414948B1 (ko) 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100639147B1 (ko) * 2001-01-25 2006-10-31 동경 엘렉트론 주식회사 플라즈마 처리 방법
JP4454883B2 (ja) 2001-04-26 2010-04-21 東京エレクトロン株式会社 半導体装置の製造方法
WO2003015151A1 (en) 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
WO2003098678A1 (fr) 2002-05-16 2003-11-27 Tokyo Electron Limited Procede de traitement de substrat
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2004079931A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077672A (ja) * 1998-09-03 2000-03-14 Seiko Epson Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100105215A1 (en) 2010-04-29
JP4408653B2 (ja) 2010-02-03
KR20060006096A (ko) 2006-01-18
US20060199398A1 (en) 2006-09-07
TW200509256A (en) 2005-03-01
CN1930668A (zh) 2007-03-14
US7655574B2 (en) 2010-02-02
TWI354332B (ko) 2011-12-11
JP2004356528A (ja) 2004-12-16
WO2004107431A1 (ja) 2004-12-09
US8021987B2 (en) 2011-09-20

Similar Documents

Publication Publication Date Title
KR100887330B1 (ko) 절연막의 개질 방법 및 반도체 장치의 제조 방법
US7759598B2 (en) Substrate treating method and production method for semiconductor device
KR100782954B1 (ko) 절연막 형성 방법
US7374635B2 (en) Forming method and forming system for insulation film
KR20030070126A (ko) 전자 디바이스 재료의 제조 방법
US20060269694A1 (en) Plasma processing method
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
KR20050049294A (ko) 처리장치 및 방법
US20050255711A1 (en) Method for forming underlying insulation film
US20050227500A1 (en) Method for producing material of electronic device
JP2004193409A (ja) 絶縁膜の形成方法
WO2007053553A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
WO2007053269A2 (en) Method and system for forming a nitrided germanium-containing layer using plasma processing
JP2009158783A (ja) 絶縁膜の形成方法
TWI777717B (zh) 用於改良膜的有效氧化物厚度之氫化與氮化製程
KR20180043836A (ko) 게르마늄 함유 반도체 디바이스 및 그 형성 방법
WO2010038888A1 (ja) 窒化酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
TWI442474B (zh) 用於在半導體裝置上形成共形氧化層的方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130201

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180219

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 12