JP2004356528A - 絶縁膜の改質方法 - Google Patents

絶縁膜の改質方法 Download PDF

Info

Publication number
JP2004356528A
JP2004356528A JP2003154812A JP2003154812A JP2004356528A JP 2004356528 A JP2004356528 A JP 2004356528A JP 2003154812 A JP2003154812 A JP 2003154812A JP 2003154812 A JP2003154812 A JP 2003154812A JP 2004356528 A JP2004356528 A JP 2004356528A
Authority
JP
Japan
Prior art keywords
insulating film
plasma
film
thermal annealing
modification
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003154812A
Other languages
English (en)
Other versions
JP4408653B2 (ja
JP2004356528A5 (ja
Inventor
Takuya Sugawara
卓也 菅原
Yoshihide Tada
吉秀 多田
Motoshi Nakamura
源志 中村
Akinori Ozaki
成則 尾▲崎▼
Toshio Nakanishi
敏雄 中西
Masaru Sasaki
勝 佐々木
Seiji Matsuyama
征嗣 松山
Kazuhide Hasebe
一秀 長谷部
Shigeru Nakajima
滋 中島
Tomonori Fujiwara
友紀 藤原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2003154812A priority Critical patent/JP4408653B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to TW093115475A priority patent/TW200509256A/zh
Priority to CNA2004800150997A priority patent/CN1930668A/zh
Priority to PCT/JP2004/007841 priority patent/WO2004107431A1/ja
Priority to KR1020057022905A priority patent/KR100887330B1/ko
Publication of JP2004356528A publication Critical patent/JP2004356528A/ja
Priority to US11/289,330 priority patent/US7655574B2/en
Publication of JP2004356528A5 publication Critical patent/JP2004356528A5/ja
Priority to US12/632,131 priority patent/US8021987B2/en
Application granted granted Critical
Publication of JP4408653B2 publication Critical patent/JP4408653B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)

Abstract

【課題】ＭＯＳＦＥＴのゲート絶縁膜やメモリーデバイスに用いられる容量の電極間絶縁膜中に含まれるカーボン、サブオキサイド、ダングリングボンド等に起因する特性劣化を改善し、絶縁膜の特性を向上させる方法を提供する。
【解決手段】プラズマ処理による改質のみ、熱アニール処理のみによる改質による効果を向上する為に、希ガスと酸素原子を含む処理ガスに基ずくプラズマを用いて、絶縁膜にプラズマ処理と熱アニール処理を組み合わせた改質処理を施すことで、該絶縁膜を改質する。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、絶縁膜を改質する方法に関する。より詳しくは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相堆積法）等により成膜された絶縁膜に、希ガスを含む処理ガスに基づくプラズマを照射する工程と、好ましくは５００℃〜１２００℃の高温において、より好ましくは６００℃〜１０５０℃の高温において熱アニールする工程と組み合わせることで絶縁膜改質効果を向上させる方法に関する。本発明による改質方法は、この改質によって得られた膜を、いわゆるＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のゲート絶縁膜やメモリデバイスにおける容量（Ｃａｐａｃｉｔｏｒ）の電極間絶縁膜に用いる際に、特に好適に使用可能である。
【０００２】
【従来の技術】
本発明は半導体装置（半導体デバイス）、液晶装置（液晶デバイス）等における電子デバイス材料の製造に一般的に広く適用可能であるが、ここでは説明の便宜のために、半導体装置におけるＭＯＳＦＥＴのゲート絶縁膜形成技術およびその背景を例にとって説明する。
【０００３】
シリコンを始めとする半導体ないし電子デバイス材料用基材には、酸化膜を始めとする絶縁膜の形成、ＣＶＤ等による成膜、エッチング等の種々の処理が施される。
【０００４】
近年の半導体デバイスの高性能化は、ＭＯＳＦＥＴを始めとする該デバイスの微細化技術の上に発展してきたといっても過言ではない。現在も更なる高性能化を目指してＭＯＳＦＥＴの微細化技術の改善がなされている。近年の半導体装置の微細化、および高性能化の要請に伴い、（例えば、リーク電流の点で）より高性能な絶縁膜に対するニーズが著しく高まって来ている。これは、従来の比較的に集積度が低いデバイスにおいては事実上問題とならなかったような程度のリーク電流であっても、近年の微細化および／又は高性能化したデバイスにおいては、多量の電力を消費する可能性があるためである。特に、近年始まった、いわゆるユビキタス社会（何時でもどこでもネットワークに繋がる電子デバイスを媒体にした情報化社会）における携帯型電子機器の発達には低消費電力デバイスが必須であり、このリーク電流の低減が極めて重要な課題となる。
【０００５】
典型的には、例えば、次世代ＭＯＳＦＥＴを開発する上で、上述したような微細化技術が進むにつれてゲート絶縁膜の薄膜化が限界に近づいてきており、克服すべき大きな課題が現れてきた。すなわち、プロセス技術としては現在ゲート絶縁膜として用いられているシリコン酸化膜（ＳｉＯ２）を極限（１〜２原子層レベル）まで薄膜化することは可能であるものの、２ｎｍ以下の膜厚まで薄膜化を行った場合、量子効果によるダイレクトトンネルによるリーク電流の指数関数的な増加が生じ、消費電力が増大してしまうという問題点である。
【０００６】
現在、ＩＴ（情報技術）市場はデスクトップ型パーソナルコンピュータや家庭電話等に代表される固定式電子デバイス（コンセントから電力を供給するデバイス）から、インターネット等にいつでもどこでもアクセスできる「ユビキタス・ネットワーク社会」への変貌を遂げようとしている。従って、ごく近い将来に、携帯電話やカーナビゲーションゲーションシステムなどの携帯端末が主流となると考えられる。このような携帯端末は、それ自体が高性能デバイスであることが要求されるが、これと同時に、上記の固定式デバイスではそれほど必要とされない小型、軽量のバッテリー、電池等で駆動した場合でもかつ長時間の使用に耐えうる機能を備えていることが前提となる。よって、携帯端末においては、これらの高性能化を図りつつ、しかも消費電力の低減化が極めて重要な課題となっている。
【０００７】
典型的には、例えば、次世代ＭＯＳＦＥＴを開発する上で、高性能のシリコンＬＳＩの微細化を追求していくとリーク電流が増大して、消費電力も増大するという問題が生じている。そこで性能を追求しつつ消費電力を少なくするためには、ＭＯＳＦＥＴにおいてゲートリーク電流を増加させずに特性を向上させることが必要となる。
【０００８】
このような高性能かつ低消費電力のＭＯＳＦＥＴを実現するという要請に応えるために、種々の手法（例えば、ゲート絶縁膜としてシリコン酸窒化膜（ＳｉＯＮ）を用いる）の提案がなされているが、その有力な手法の一つが、Ｈｉｇｈ−ｋ（高誘電率）材料、すなわちＳｉＯ２よりも誘電率の高い材料を用いたゲート絶縁膜の開発である。このようなＨｉｇｈ−ｋ材料を用いることにより、ＳｉＯ２換算膜厚であるＥＯＴ（Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を物理的膜厚よりも薄くすることが可能となる。すなわち、ＳｉＯ２と同じＥＯＴでも物理的に厚い膜を用いることが可能となり、消費電力の大幅な低減が期待できる。このようなＨｉｇｈ−ｋ材料としては、現在ＳｉＯ２よりも誘電率の高い材料であるＨｆＯ２、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＺｒＯ２等が候補に挙がっている。
【０００９】
【非特許文献１】
Ｍ．Ａ．Ｃａｍｅｒｏｎ， Ｓ．Ｍ．Ｇｅｏｒｇｅ， Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ， ３４８（１９９９）， ｐｐ．９０−９８”ＺｒＯ２ ｆｉｌｍ ｇｒｏｗｔｈ ｂｙ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ｕｓｉｎｇ ｚｉｒｃｏｎｉｕ ｍ ｔｅｔｒａ−ｔｅｒｔ−ｂｕｔｏｘｉｄｅ”
【非特許文献２】
Ｓａｄａｙｏｓｈｉ Ｈｏｒｉｉ， Ｍａｓａｙｕｋｉ Ａｓａｉ， Ｈｉｒｏｎｏｂｕ Ｍｉｙａ， Ｋａｚｕｈｉｋｏ Ｙａｍａｍｏ ｔｏ， ａｎｄ Ｍａｓａａｋｉ Ｎｉｗａ， Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ ｔｈｅ ＳＳＤＭ， Ｎａｇｏｙａ， ２００２， ｐｐ．１７２−１７３
“Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ Ｅｌｅｃｔｒｉｃａｌ Ｐｒｏｐｅｒｔｉｅｓ ｆｏｒ Ｈｉｇｈ−ｋ Ｄｉｅｌｅｃｔｒｉｃｓ Ｇｒｏｗｎ ｂｙ ＭＯＣＶＤ ｖｉａ Ｃｙｃｌｉｃ Ｒｅｍｏｔｅ Ｐｌａｓｍａ Ｏｘｉｄａｔｉｏｎ”
【非特許文献３】
Ｋａｔｓｕｙｕｋｉ Ｓｅｋｉｎｅ， Ｙｕｊｉ Ｓａｉｔｏ， Ｍａｓａｋｉ Ｈｉｒａｙａｍａ ａｎｄ Ｔａｄａｈｉｒｏ Ｏｈｍ ｉ， Ｊ． Ｖａｃ． Ｓｃｉ． Ｔｅｃｈｎｏｌ． Ａ １７ （５）， Ｓｅｐ／Ｏｃｔ １９９９ ｐｐ． ３１２９−３１３３．“Ｓｉｌｉｃｏｎ ｎｉｔｒｉｄｅ ｆｉｌｍ ｇｒｏｗｔｈ ｆｏｒ ａｄｖａｎｃｅｄ ｇａｔｅ ｄｉｅｌｅｃｔｒｉｃ ａｔ ｌｏｗ ｔｅｍｐｅｒａｔｕｒｅ ｅｍｐｌｏｙｉｎｇ ｈｉｇｈ−ｄｅｎｓｉｔｙ ａｎｄ ｌｏｗ−ｅｎｅｒｇｙ ｉｏｎ ｂｏｍｂ ａｒｄｍｅｎｔ”
【非特許文献４】
Ｔａｋｕｙａ Ｓｕｇａｗａｒａ， Ｔｏｓｈｉｏ Ｎａｋａｎｉｓｈｉ， Ｍａｓａｒｕ Ｓａｓａｋｉ， Ｓｈｉｇｅｎｏｒｉ Ｏｚ ａｋｉ， Ｙｏｓｈｉｈｉｄｅ Ｔａｄａ， Ｅｘｔｅｎｄｅｄ Ａｂｓｔｒａｃｔｓ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｄｅｖｉｃｅｓ ａｎｄ Ｍａｔｅｒｉａｌｓ， ２００２ ｐｐ． ７１４−７１５．
“Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ ｏｆ Ｕｌｔｒａ Ｔｈｉｎ Ｏｘｙｎｉｔｒｉｄｅ Ｆｏｒｍｅｄ ｂｙ Ｒａｄｉｃａｌ Ｎｉｔｒｉｄａｔｉｏｎ ｗｉｔｈ Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ Ｐｌａｓｍａ”
【００１０】
【発明が解決しようとする課題】
しかしながら、このように優れた特性が期待されるＨｉｇｈ−ｋ材料を用いた絶縁膜を実際にＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）等の方法により成膜する場合は、面内の均一性を向上させるために比較的低温で成膜がなされるため、得られた膜中には未結合手（ダングリングボンド）や弱いＳｉ−Ｏ結合（サブオキサイド）、成膜の原材料に含まれるカーボン等が多数存在し、良好な特性を得ることが困難となっている（参考文献［１］）。したがって、このような膜質劣化の原因を取り除くことが、Ｈｉｇｈ−ｋ材料膜を実用化するために極めて重要である。この問題を解決する手段として、絶縁膜上に熱アニールによる改質処理を施し、膜特性を改善させる試みがなされている（参考文献［１］）が、熱アニールによる改質処理においては、高温プロセスに起因した絶縁膜の結晶化による特性の劣化や、絶縁膜−シリコン界面においてシリコンが酸化されることによる電気的膜厚の増大（実効的な誘電率の低下）等の問題が生じている。
【００１１】
この熱アニールによる改質処理に伴う課題を解決する方法として、基板温度４００℃程度で改質処理が可能なプラズマによる絶縁膜の改質処理が提案されている（参考文献［２］）。このプラズマによる絶縁膜の改質処理を用いることで低温においてサブオキサイドの弱い結合を修復し強固なＳｉ−Ｏ結合を形成させたり、膜中の炭素を燃焼させたりすることで良好な電気特性を得ることが可能となるが、現在報告されているプラズマ形成方法は高い電子温度に起因したプラズマダメージや、大面積化が困難などの問題を抱えている（非特許文献１，２）。
【００１２】
これに対し、近年ゲート絶縁膜形成を目的としたプラズマ処理方法として平面アンテナとマイクロ波を用いたプラズマ形成方法が提案されている。この方法は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスを酸素もしくは窒素を含むガスと共に被処理基板の上部に設けられたリング状のシャワープレートから被処理基板とシャワープレートの間の空間に供給し、かかるシャワープレートの上部に設置されたスロットを有する平面アンテナ（Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ ：ＳＰＡ）の背後からマイクロ波を照射することでアンテナを介してマイクロ波を導入し、このマイクロ波を用いて前記空間において希ガスをプラズマ励起する方法である。このプラズマを用いて酸素ラジカルＯ＊や窒素ラジカルＮ＊を形成し、シリコン基板表面を酸化あるいは窒化する技術が提案されている。この方法によって形成されたプラズマは電子密度が高いため低い基板処理温度でも多量のラジカルが生成される。また、電子温度が低いため他のプラズマ形成方法で問題となるプラズマダメージが低い。更に平面アンテナを伝播したマイクロ波がプラズマを大面積において均一に形成するために、３００ｍｍウェハや大型ＴＦＴ表示装置用基板等の大面積基板への応用の点でも優れていることが報告されている（非特許文献３，４）。
【００１３】
このような技術を使うことにより、電子デバイス用基板表面が４００℃以下の低い基板温度であっても多量のラジカルを形成することが可能となっている。この技術は上記の酸化膜、酸窒化膜形成への応用以外にも、絶縁膜の改質処理へ用いることも有望である。実際にこのプラズマを用いた絶縁膜の改質に関連した研究もなされているが、プラズマによる改質のみでは十分な改質効果を得るには至っていない。
【００１４】
本発明の概括的な目的は、上述した従来技術の欠点を解消した新規で有用な絶縁膜の改質方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば電子デバイス用基材表面上に成膜された絶縁膜を改質する方法であって、前記改質方法は、希ガスを含む処理ガスに基づくプラズマを該絶縁膜に照射する工程と、該絶縁膜に熱アニールを施す工程とを組み合わせることにより形成されることを特徴とする基板処理方法が提供される。
【００１６】
本発明によれば、例えばＭＯＳＦＥＴのゲート絶縁膜やメモリデバイスに用いられる容量の電極間絶縁膜を改質する方法において、プラズマ処理による改質のみ、熱アニール処理による改質のみでは不十分であった改質効果を、プラズマ処理による改質方法と熱アニール処理による改質方法とを組み合わせて向上させることが可能となる。
【００１７】
本発明によれば、例えばプラズマ処理による改質処理と熱アニール処理による改質処理とを組み合わせることで各改質処理工程の処理時間を短くし、長時間のプラズマ処理時や長時間の熱アニール処理時に生じる絶縁膜の特性劣化を抑制することが可能となる。
【００１８】
本発明によれば、例えば絶縁膜中の炭素を除去する目的で希ガスと酸素原子を含む処理ガスに基づくプラズマを用いて絶縁膜にプラズマ処理を行う工程と、膜中のサブオキサイドやダングリングボンド等の弱い結合を熱による緩和作用で強固な結合に改質すること、およびをＰ型ＭＯＳＦＥＴにおけるゲート電極からのボロンの染み出しを抑制することを目的として窒素原子を含むガス雰囲気下で絶縁膜を熱アニール処理する工程とを組み合わせることが可能となる。
【００１９】
本発明によれば、例えば絶縁膜の熱アニール処理による結晶化の抑制およびＰ型ＭＯＳＦＥＴにおけるゲート電極からのボロンの染み出しを抑制する目的で希ガスと窒素原子を含む処理ガスに基づくプラズマを用いて絶縁膜にプラズマ処理を行う工程と、膜中の炭素を除去し、膜中のサブオキサイドやダングリングボンド等の弱い結合を熱による緩和作用で強固な結合に改質することを目的として酸素原子を含むガス雰囲気下で絶縁膜を熱アニール処理する工程とを組み合わせることが可能となる。
【００２０】
本発明によれば、例えば、絶縁膜の表面に、希ガスを含む処理ガスに基づくプラズマを照射して改質を行う工程において、前記プラズマは平面アンテナにマイクロ波を照射することにより形成されたプラズマを用いることが可能となる。
【００２１】
【発明の実施の形態】
以下、必要に応じて、図面を参照しつつ本発明を更に具体的に説明する。
【００２２】
図１Ａ〜図１Ｈは本発明の応用方法の代表例としてＮ型ＭＯＳＦＥＴの製造工程を、また、図２は前述したマイクロ波と平面アンテナを用いたプラズマ形成装置３２の一例を示す垂直方向の模式断面図である。図３は熱アニールに使用可能な熱処理ユニット３３の一例を示す垂直方向の模式断面図である。
【００２３】
（Ｎ型ＭＯＳＦＥＴ作製への応用）
図１に本発明の応用方法の代表例として、Ｎ型ＭＯＳＦＥＴの製造工程を示す。図１Ａ〜１Ｈを参照するに、図１Ａの工程では基板にはＰ型のシリコン基板２１を用い、比抵抗が１〜３０Ωｃｍ、面方位（１００）のものを用いる。シリコン基板上にはＳＴＩやＬＯＣＯＳ等の素子分離工程２１Ｄやホウ素（Ｂ）によるチャネルインプラ２１Ｃが施されており、ゲート絶縁膜２２が成膜されるシリコン基板表面には犠牲酸化膜２０が成膜されている。
【００２４】
図１Ｂの工程ではゲート絶縁膜の成膜前洗浄がなされる。一般にＡＰＭ（アンモニア、過酸化水素水、純水の混合液）とＨＰＭ（塩酸、過酸化水素水、純水の混合液）およびＤＨＦ（フッ酸と純水の混合液）を組み合わせたＲＣＡ洗浄によって犠牲酸化膜２０と汚染要素（金属や有機物、パーティクル）を除去する。必要に応じ、ＳＰＭ（硫酸と過酸化水素水の混合液）、オゾン水、ＦＰＭ（フッ酸、過酸化水素水、純水の混合液）、塩酸水（塩酸と純水の混合液）、有機アルカリなどを用いる時もある。
【００２５】
図１Ｃの工程ではゲート絶縁膜２２が形成される。本発明において使用可能な絶縁膜を構成する材料は特に制限されないが、気相堆積に基づく絶縁膜である限り、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：化学気相成長法）、ＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：物理気相成長法）等の公知の気相堆積法により形成された膜を特に制限無く使用することが出来る。絶縁膜形成方法のより具体的な例としては、熱によるラジカル形成反応を利用した熱ＣＶＤ法、プラズマによるラジカル形成反応を用いたプラズマＣＶＤ法、触媒反応を利用したホットワイヤーＣＶＤ法、電子ビーム蒸着やスパッタ等の技術に代表されるＰＶＤ法を用いることが好ましい。また、絶縁膜材料の例としては低誘電率材料であるＳｉＯ２、ＳｉＯＮ、 Ｓｉ３Ｎ４もしくはＨｉｇｈ−ｋ材料であるＴａ２Ｏ５、ＺｒＯ２、ＨｆＯ２、Ａｌ２Ｏ３、Ｌａ２Ｏ３、ＴｉＯ２、Ｙ２Ｏ３、ＢＳＴ、Ｐｒ２Ｏ３、Ｇｄ２Ｏ３、ＣｅＯ２およびこれらの物質の化合物等を用いることが好ましい。
【００２６】
図１Ｄの工程ではゲート絶縁膜２２の改質処理がなされる。改質処理はマイクロ波と平面アンテナを用いて形成されたプラズマによる改質処理と、熱アニールによる改質処理とが組み合わされて実施される。プラズマ処理と熱アニール処理の組み合わせは任意であり、例えば次のようなさまざまな組み合わせが考えられる。
【００２７】
ゲート絶縁膜成膜→プラズマ酸化処理→熱窒化アニール処理
ゲート絶縁膜成膜→プラズマ窒化処理→熱酸化アニール処理
ゲート絶縁膜成膜→熱酸化アニール処理→プラズマ窒化処理
ゲート絶縁膜成膜→熱窒化アニール処理→プラズマ酸化処理
ゲート絶縁膜成膜→プラズマ窒化処理→熱窒化アニール処理→プラズマ酸化処理
ゲート絶縁膜成膜→熱酸化アニール処理→プラズマ窒化処理→プラズマ酸化処理
上記のようなプラズマ処理と熱アニール処理を任意に組み合わせることで、好適な特性を有する絶縁膜の形成が可能となる。
【００２８】
図１Ｅの工程ではゲート電極用ポリシリコン２３が成膜される。図１Ｃで形成したゲート絶縁膜２２上にＭＯＳＦＥＴのゲート電極としてポリシリコン２３をＣＶＤ法にて成膜する。ゲート絶縁膜の成膜されたシリコン基板を６２０℃に加熱し、基板上にシランガスを３０Ｐａの圧力下で導入することでゲート絶縁膜上に膜厚１５０ｎｍの電極用ポリシリコン２３を成膜する。
【００２９】
その後、ゲート電極２３Ａのレジストパターンニング、選択エッチングを行い、ＭＯＳキャパシタを形成し（図１Ｆ）、ソース、ドレインインプラを施してソース２１Ａ、ドレイン２１Ｂを形成する（図１Ｇ）。その後アニールによりドーパント（チャネル、ゲート、ソース、ドレインへインプラされたホウ素（Ｂ）、リン（Ｐ）、ヒ素（Ａｓ））の活性化を行う。続いて後工程となるＴＥＯＳなどの低誘電率物質からなる層間絶縁膜２４の成膜、パターンニング、選択エッチング、メタル配線２５の成膜を組み合わせた後工程を経て本態様に関わるＭＯＳＦＥＴが得られる（図１Ｈ）。
【００３０】
（プラズマによる改質処理方法）
マイクロ波と平面アンテナを用いたプラズマによる改質処理方法を以下に詳細に解説する。
【００３１】
図２は前述したマイクロ波と平面アンテナを用いたプラズマ形成装置の垂直方向の模式断面図である。
【００３２】
図２を参照して、この態様のプラズマ基板処理装置１０は、被処理基板Ｗ（例えば、シリコンウエハ）を保持する基板保持台１２が備えられた処理容器１１を有する。処理容器１１内の気体（ガス）は排気ポート１１Ａおよび１１Ｂから、図示されない排気ポンプを介して排気される。基板保持台１２は、被処理基板Ｗを加熱するヒータ機能を有している。該基板保持台１２の周囲には、ガス流れの均一化の点から、アルミニウムからなるガスバッフル板（仕切り板）２６が配置されている。ガスバッフル板２６の上面には、金属汚染防止の点から、石英カバー２８が設けられている。
【００３３】
処理容器１１の装置上方には、基板保持台１２上の被処理基板Ｗに対応して開口部が設けられている。この開口部は、石英やＡｌ２Ｏ３等からなる誘電体板１３により塞がれている。誘電体板１３の上部（処理容器１１の外側）には、平面アンテナ１４が配置されている。この平面アンテナ１４には、導波管から供給された電磁波が透過するための複数のスロットが形成されている。平面アンテナ１４の更に上部（外側）には、波長短縮板１５と導波管１８が配置されている。処理容器１１の外側には、波長短縮板１５の上部を覆うように、冷却プレート１６が配置されている。冷却プレート１６の内部には、冷媒が流れる冷媒路１６ａが設けられている。
【００３４】
この態様のプラズマ基板処理装置１０には、プラズマを励起するための数ギガヘルツの電磁波を発生する電磁波発生器（図示せず）が設けられている。この電磁波発生器で発生したマイクロ波が、導波管１５を伝播して、処理容器１１に導入される。
【００３５】
図２の態様のプラズマ処理装置１０を用いる場合、例えば、被処理基板Ｗをプラズマ処理装置１０の処理容器１１中にセットし、その後、排気ポート１１Ａ、１１Ｂを介して処理容器１１内部の空気の排気が行われ、処理容器１１の内部が所定の処理圧に設定される。次に、ガス供給口２２から、所定のガス（例えば、不活性ガスと処理ガス）が供給される。
【００３６】
一方、電磁波発生器で発生された数ＧＨｚの周波数のマイクロ波は、導波管１５を通って処理容器１１に供給される。平面アンテナ１４、誘電体板１３を介して、このマイクロ波が処理容器１１中に導入される。このマイクロ波によりプラズマが励起される。この際、マイクロ波がアンテナを介して導入されているために高密度、低電子温度のプラズマが発生し、また、このプラズマはアンテナ面積に比例した広範囲な領域で均一な分布となる。したがって、図２の基板処理装置を用いることで３００ｍｍウェハや大型ＴＦＴ表示装置用基板などの大面積基板処理が可能となり、かつプラズマの電子温度が低いため、半導体装置の特性劣化を引き起こすプラズマダメージを避けてプラズマ改質処理を行うことが可能となる。
【００３７】
動作時には前記処理容器５０の内部のガスは排気管５３を介して真空ポンプ５５の外部へ排気されるため所定の処理圧に設定される。
【００３８】
プラズマにより形成されたラジカルは被処理基板Ｗの表面に沿って径方向に流れ、排気管５３へ速やかに排気されてしまうため、ラジカルの再結合が抑制され、効率的で非常に一様な基板処理が可能になる。
【００３９】
プラズマによる改質処理方法は、希ガスと酸素原子を含むガスよりなる酸素プラズマを用いる場合と、希ガスと窒素原子を含むガスよりなる窒素プラズマを用いる場合の２つに大きく分けられる。
【００４０】
希ガスと酸素原子を含むガスを用いた場合は、酸素ラジカルが多量に発生し酸化反応が生じる。したがって、原材料として有機金属ソースを用いたＣＶＤによって形成された絶縁膜にプラズマ酸化処理を施した場合は、絶縁膜に多量に含まれる膜中の有機物（炭素原子）を酸化により燃焼させ、膜質を向上させる効果が期待される。また、膜中に存在するサブオキサイドの弱い結合を酸化により修復することで膜構造を緻密化し、特性の向上が期待できる。しかしながら、低温で行われるプラズマ酸化処理のみでは膜中の構造緩和が進まず、膜中のダングリングボンドを完全に修復することが出来ない。また、Ｐ型ＭＯＳＦＥＴにおけるボロンの突き抜け効果が抑制できないため、窒化処理による改質が必要である。プラズマ窒化処理により改質を行う場合は、ボロンの突き抜け防止効果は達成できるがプラズマ窒化処理は低温で行われるため膜の構造緩和が十分になされない。そのため、熱窒化アニールによる改質処理が必要となる。このように、基板処理温度が低いプラズマ酸化による酸化処理を熱窒化アニール処理と組み合わせて実施することで、十分な改質効果を得ることが可能となる。
【００４１】
希ガスと窒素原子を含むガスを用いた場合は、窒素ラジカルが多量に発生し窒化反応が生じる。絶縁膜中に窒素原子が含まれることで膜の誘電率は上昇するため、ＭＯＳＦＥＴのゲート絶縁膜等に好適に応用することが可能である。また、窒化を施すことで絶縁膜の耐酸化性が向上するためドーパントの活性化アニール時における界面の酸化を抑制でき、電気的膜厚の増加を抑制することが出来る。また、キャパシタの電極間絶縁膜に窒化を施し、その上に金属電極を形成した際に、上部金属電極の酸化が抑制され、電極の剥がれなどの問題を回避することが可能となる。また、窒化を施すことでＰ型ＭＯＳＦＥＴにおけるボロンの突き抜け防止効果が向上するため、Ｐ型ＭＯＳＦＥＴにおける閾値電圧のばらつきなどの特性劣化を抑制することが可能となる。しかしながら、プラズマ窒化処理だけでは膜中に含まれるカーボンを燃焼させることは不可能である。そこで酸化処理による改質が必要になるが、プラズマ窒化処理とプラズマ酸化処理による改質を組み合わせて実施するだけでは共に低温プロセスであるために膜の構造緩和が十分になされず、実用化に耐えうる改質効果を得ることは困難である。プラズマ窒化処理を施すことで熱安定性は向上することから、この特性を利用し、プラズマ窒化処理に引き続き基板処理温度が高い熱酸化アニール処理を組み合わせて実施することで、十分な改質効果を得ることが可能となる。
【００４２】
（熱アニール処理による改質）
熱アニール処理による改質方法を以下に詳細に解説する。
【００４３】
図３は本発明の熱アニール工程に使用可能な加熱反応炉３３の一例を示す垂直方向の模式断面図である。
【００４４】
図３に示すように、加熱反応炉３３の処理室８２は、例えばアルミニウムにより形成された真空容器である。この図３では省略されているが、処理室８２内には加熱機構や冷却機構を備えている。
【００４５】
図３に示したように、処理室８２には上部中央にガスを導入するガス導入管８３が接続され、処理室８２内とガス導入管８３内とが連通されている。また、ガス導入管８３はガス供給源８４に接続されている。そして、ガス供給源８４からガス導入管８３にガスが供給され、ガス導入管８３を介して処理室８２内にガスが導入されている。このガスとしては、酸素や窒素、アンモニア、希ガス等が用いられる。
【００４６】
処理室８２の下部には、ウェハＷを載置する載置台８７が配置されている。
【００４７】
この図３に示した態様においては、ウェハＷと同径大の図示しない静電チャックによりウェハＷが載置台８７上に載置されている。この載置台８７には、図示しない熱電源手段が内接されており、載置台８７上に載置されたウェハＷの処理面を所望の温度に調整できる構造に形成されている。
【００４８】
この載置台８７は、必要に応じてウェハＷを回転できるような機構になっている。
【００４９】
図３中、載置台８７の右側の処理室８２側面にはウェハＷを出し入れするための開口部８２ａが設けられており、この開口部８２ａの開閉はゲートバルブ９８が図中上下方向に移動することにより行われる。図３中、ゲートバルブ９８の更に右側にはウェハＷを搬送するためのアーム（図示せず）が隣接されており、搬送アームが開口部８２ａを介して処理室８２に出入りして載置台８７上にウェハＷを載置したり、処理後のウェハＷを処理室８２から搬出したりするようになっている。
【００５０】
載置台８７の上方には、シャワー部材としてのシャワーヘッド８８が配設されている。このシャワーヘッド８８は載置台８７とガス導入管８３との間の空間を区画するように形成されており、例えばアルミニウム等から形成されている。
【００５１】
このシャワーヘッド８８は、その上部中央にガス導入管８３のガス出口８３ａが位置するように形成され、シャワーヘッド８８下部に設置されたガス供給孔８９を通し、処理室８２内にガスが導入されている。
【００５２】
熱アニールによる改質処理方法は、酸素を含むガスを用いる場合と、窒素を含むガスを用いる場合の２つに大きく分けられる。
【００５３】
酸素を含むガスを用いた場合は、酸素ラジカルが発生し酸化反応が生じる。したがって、有機金属ソースを原材料として用いたＣＶＤによって形成された絶縁膜に本発明による酸化処理を施した場合は、絶縁膜に多量に含まれる膜中の有機物（炭素原子）を酸化により燃焼させ、膜質を向上させる効果が期待される。また、膜中に存在するサブオキサイドの弱い結合を酸化により修復することで膜構造を緻密化し、特性の向上が期待できる。熱酸化アニール処理によりこれらの効果を得るには長時間の熱アニール処理が必要である。しかしながら、Ｈｉｇｈ−ｋ物質は熱による安定性が低い物質が多く、長時間の熱アニール処理を施すことで特性が劣化してしまう。本発明による改質方法を用いて、例えば、事前に短時間のプラズマ窒化処理を行い長時間の熱アニール処理に対する熱安定性を向上させたり、短時間のプラズマ酸化処理と短時間の熱酸化アニール処理を組み合わせたりすることで、特性劣化を制御することが可能となる。
【００５４】
窒素を含むガスを用いた場合は、窒素ラジカルが発生し窒化反応が生じるが、窒素ガス（Ｎ２）は熱的に安定な物質であり、窒素ガスのみで窒化反応を行うことは困難である。そこで窒化を目的とした場合は、比較的ラジカルへ乖離しやすいアンモニアガス（ＮＨ３）を用いて窒化処理を施す場合もある。絶縁膜中に窒素原子が含まれることで膜の誘電率は上昇するため、ＭＯＳＦＥＴのゲート絶縁膜等に好適に応用することが可能である。また、窒化を施すことで絶縁膜の耐酸化性が向上するためドーパントの活性化アニール時における界面の酸化を抑制でき、電気的膜厚の増加を抑制することが出来る。また、キャパシタの電極間絶縁膜に窒化を施し、その上に金属電極を形成した際に、上部金属電極の酸化が抑制され、電極の剥がれなどの問題を回避することが可能となる。また、窒化を施すことでＰ型ＭＯＳＦＥＴにおけるボロンの突き抜け防止効果が向上するため、Ｐ型ＭＯＳＦＥＴにおける閾値電圧のばらつきなどの特性劣化を抑制することが可能となる。また、高温プロセスにより膜中のダングリングボンドなどが修復され、絶縁膜の特性が向上する。しかしながら、熱窒化アニール処理だけでは膜中に含まれるカーボンを燃焼させることは不可能である。そこで酸化処理による改質が必要になるが、熱窒化アニールと熱酸化アニールによる改質を組み合わせて実施することはＨｉｇｈ−ｋ物質の低い熱安定性の上から困難である。そこで、基板処理温度が低いプラズマ酸化による酸化処理を熱窒化アニール処理と組み合わせて実施することで、十分な改質効果を得ることが可能となる。
【００５５】
以下、実施例により本発明を更に具体的に説明する。
【００５６】
【実施例】
図４は本発明の一実施例として、本発明を用いて改質されたＨｆＳｉＯ膜のＩ−Ｖ特性を示す。図４において、縦軸はＰ型シリコン基板、ＨｆＳｉＯ膜、ＴｉＮ（チタンナイトライド）ゲート電極からなるＮ型ＭＯＳキャパシタのゲートリーク電流密度を、横軸はポリシリコンゲート電極から印加される絶縁膜に加わる電界を示している。以下に本実施例で用いられたＮ型ＭＯＳキャパシタの作製方法を示す。
【００５７】
図１Ａ、図１Ｂと同様の処理が施されたＰ型のシリコン基板上に熱ＣＶＤ法によりＨｆＳｉＯ膜を成膜した。ターシャリーブトキシハフニウム（ＨＴＢ：Ｈｆ（ＯＣ２Ｈ５）４）とシランガス（ＳｉＨ４）をそれぞれ１ｓｃｃｍ、４００ｓｃｃｍずつ導入し、圧力を５０Ｐａに保持した。ＨＴＢの流量は液体マスフローコントローラ、シランガスの流量はガスマスフローコントローラの流量である。この雰囲気中で前記の図１Ｂに示されるシリコン基板を３５０℃にて加熱し、基板上でＨｆとＳｉとＯの反応種を反応させることでＨｆＳｉＯ膜を成膜した。処理時間を含めたプロセス条件を調整することで、４ｎｍのＨｆＳｉＯ膜を成膜した。このＨｆＳｉＯ膜を更に酸素プラズマおよび熱窒化アニールを用いて以下のように改質を行った。基板を４００℃に加熱し、ウェハ上に希ガスと酸素をそれぞれ２０００ｓｃｃｍ、１５０ｓｃｃｍずつ流し、圧力を１３０Ｐａに保持する。その雰囲気中に複数のスロットを有する平面アンテナを介して３Ｗ／ｃｍ２のマイクロ波を１０秒照射することにより酸素および希ガスとを含むプラズマを形成し、このプラズマを用いてＨｆＳｉＯ膜の酸化プラズマ処理を施し、弱い結合を修復し強固なＳｉ−Ｏ結合を形成させたり、膜中の炭素を燃焼させたりすることで膜特性の向上を目指した。引き続き更なる膜の構造緩和および窒素導入による誘電率の増加を目指し、熱窒化アニールを行った。これらのプロセスを施すことで、最終的に電気的膜厚が２ｎｍ程度の良好な特性をもつゲート絶縁膜を形成した。その後、図１Ｅに示される工程でゲート電極となるＴｉＮを成膜して、引き続き図１Ｆに示されるパターニング、エッチング工程を経て、ＭＯＳキャパシタ構造、図１Ｆを作製した。
【００５８】
図４に示されるように、Ｓａｍｐｌｅ１の熱窒化アニール処理のみのサンプル、Ｓａｍｐｌｅ２のプラズマ酸化処理のみのサンプルではリーク電流が高い値を示しているが、Ｓａｍｐｌｅ３に示されるプラズマ酸化処理の後に熱窒化アニール処理を施したサンプルはリーク電流が低減している。このことから、本発明による絶縁膜の改質を行うことにより、従来の改質方法である熱アニール処理による改質やプラズマ処理による改質よりも、更に効果的な改質効果を得ることに成功した。
【００５９】
なお、本実施例では、絶縁膜としてＨｆＳｉＯを用いたが、それ以外の絶縁膜にも同様の処理を施すことで同様の効果を実現できると考えられる。
【００６０】
また、本実施例では、改質処理としてプラズマ酸化処理と熱窒化アニール処理を用いたが、それ以外のプラズマ処理と熱アニール処理を組み合わせることも任意に可能である。
【００６１】
【発明の効果】
上述したように本発明によれば、絶縁膜にプラズマ処理と熱アニール処理を組み合わせた改質処理を施すことで、良好な絶縁特性を与える絶縁膜の改質方法が提供される。
【図面の簡単な説明】
【図１】図１Ａ〜１Ｈは本発明の応用方法の代表例としてＮ型ＭＯＳＦＥＴの製造工程をしめす。
【図２】マイクロ波とスロットを有する平面アンテナ（Ｓｌｏｔ Ｐｌａｎｅ Ａｎｔｅｎｎａ：ＳＰＡ）を用いたプラズマ形成装置の一例を示す垂直方向の模式断面図である。
【図３】熱アニール処理に使用可能な熱処理ユニット３３の一例を示す垂直方向の模式断面図である。
【図４】本発明を用いて改質されたＨｆＳｉＯ膜のＩ−Ｖ特性である。

Claims (9)

  1. 電子デバイス用基材表面上に成膜された絶縁膜を改質する方法であって、前記改質方法は、希ガスを含む処理ガスに基づくプラズマを該絶縁膜に照射する工程と、該絶縁膜に熱アニールを施す工程とを組み合わせることにより形成されることを特徴とする基板処理方法。
  2. 前記熱アニールに用いられるガスが酸素（ Ｏ ２ ）、オゾン（ Ｏ ３ ）、窒素（ Ｎ ２ ）、アンモニア（ ＮＨ ３ ）いずれかを含むことを特徴とする請求項 １ に記載の基板処理方法。
  3. プラズマを照射する工程と、熱アニールを施す工程の組み合わせにおいて、これらを組み合わせることで各工程に要する処理時間を短縮し、長時間のプラズマ照射もしくは長時間の熱アニールによる絶縁膜の特性劣化を抑制することを特徴とする請求項 １ に記載の基板処理方法。
  4. プラズマを照射する工程と、熱アニールを施す工程の組み合わせにおいて、プラズマを照射する工程は希ガスと酸素原子を含む処理ガスからなり、熱アニールを施す工程は窒素原子を含む処理ガスからなることを特徴とする請求項 １ に記載の基板処理方法。
  5. プラズマを照射する工程と、熱アニールを施す工程の組み合わせにおいて、プラズマを照射する工程は希ガスと窒素原子を含む処理ガスからなり、熱アニールを施す工程は酸素原子を含む処理ガスからなることを特徴とする請求項 １ に記載の基板処理方法。
  6. 前記絶縁膜が、 ＭＯＳＦＥＴ （ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ ）のゲート絶縁膜であることを特徴とする請求項 １ に記載の基板処理方法。
  7. 前記絶縁膜が、メモリデバイスにおける容量（ Ｃａｐａｃｉｔｏｒ ）の電極間絶縁膜であることを特徴とする請求項 １ に記載の基板処理方法。
  8. 前記プラズマが、マイクロ波によって形成されることを特徴とする請求項 １ に記載の基板処理方法。
  9. 前記プラズマが、平面アンテナにマイクロ波を照射することにより形成されることを特徴とする請求項 １ に記載の基板処理方法。
JP2003154812A 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法 Expired - Fee Related JP4408653B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003154812A JP4408653B2 (ja) 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法
CNA2004800150997A CN1930668A (zh) 2003-05-30 2004-05-28 绝缘膜的改性方法
PCT/JP2004/007841 WO2004107431A1 (ja) 2003-05-30 2004-05-28 絶縁膜の改質方法
KR1020057022905A KR100887330B1 (ko) 2003-05-30 2004-05-28 절연막의 개질 방법 및 반도체 장치의 제조 방법
TW093115475A TW200509256A (en) 2003-05-30 2004-05-28 Method for modifying insulating film
US11/289,330 US7655574B2 (en) 2003-05-30 2005-11-30 Method of modifying insulating film
US12/632,131 US8021987B2 (en) 2003-05-30 2009-12-07 Method of modifying insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003154812A JP4408653B2 (ja) 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2004356528A true JP2004356528A (ja) 2004-12-16
JP2004356528A5 JP2004356528A5 (ja) 2006-07-13
JP4408653B2 JP4408653B2 (ja) 2010-02-03

Family

ID=33487334

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003154812A Expired - Fee Related JP4408653B2 (ja) 2003-05-30 2003-05-30 基板処理方法および半導体装置の製造方法

Country Status (6)

Country Link
US (2) US7655574B2 (ja)
JP (1) JP4408653B2 (ja)
KR (1) KR100887330B1 (ja)
CN (1) CN1930668A (ja)
TW (1) TW200509256A (ja)
WO (1) WO2004107431A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
WO2009093633A1 (ja) * 2008-01-22 2009-07-30 Nec Corporation 容量素子を有する半導体装置
WO2009123331A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置およびその製造方法
WO2010010816A1 (ja) * 2008-07-22 2010-01-28 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
US8026187B2 (en) 2009-01-21 2011-09-27 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4256340B2 (ja) * 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
TW200511430A (en) * 2003-05-29 2005-03-16 Tokyo Electron Ltd Plasma processing apparatus and plasma processing method
US20090053903A1 (en) * 2004-08-31 2009-02-26 Tokyo Electron Limited Silicon oxide film forming method, semiconductor device manufacturing method and computer storage medium
US7888217B2 (en) * 2005-10-20 2011-02-15 Applied Materials, Inc. Method for fabricating a gate dielectric of a field effect transistor
US7767515B2 (en) * 2006-02-27 2010-08-03 Synopsys, Inc. Managing integrated circuit stress using stress adjustment trenches
WO2007138937A1 (en) 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7951693B2 (en) * 2006-12-22 2011-05-31 Philips Lumileds Lighting Company, Llc III-nitride light emitting devices grown on templates to reduce strain
US7691693B2 (en) * 2007-06-01 2010-04-06 Synopsys, Inc. Method for suppressing layout sensitivity of threshold voltage in a transistor array
US7895548B2 (en) * 2007-10-26 2011-02-22 Synopsys, Inc. Filler cells for design optimization in a place-and-route system
US20090108408A1 (en) * 2007-10-29 2009-04-30 Synopsys, Inc. Method for Trapping Implant Damage in a Semiconductor Substrate
US9472423B2 (en) * 2007-10-30 2016-10-18 Synopsys, Inc. Method for suppressing lattice defects in a semiconductor substrate
EP2761664A4 (en) 2011-09-30 2015-06-17 Intel Corp DIELECTRIC RECOVERY STRUCTURE FOR TRANSISTOR GRIDS
US9580776B2 (en) 2011-09-30 2017-02-28 Intel Corporation Tungsten gates for non-planar transistors
US9177867B2 (en) 2011-09-30 2015-11-03 Intel Corporation Tungsten gates for non-planar transistors
US8981435B2 (en) 2011-10-01 2015-03-17 Intel Corporation Source/drain contacts for non-planar transistors
US9087915B2 (en) * 2011-12-06 2015-07-21 Intel Corporation Interlayer dielectric for non-planar transistors
US20140042152A1 (en) * 2012-08-08 2014-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Variable frequency microwave device and method for rectifying wafer warpage
US9412847B2 (en) 2013-03-11 2016-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned passivation of active regions
CN103730373B (zh) * 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102263827B1 (ko) * 2014-03-21 2021-06-14 삼성디스플레이 주식회사 산화물 반도체 증착장치 및 이를 이용한 산화물 반도체의 제조 방법
CN105336628B (zh) * 2015-09-25 2018-10-19 武汉新芯集成电路制造有限公司 一种晶圆表面键合工艺及一种半导体器件结构
JP6597296B2 (ja) * 2015-12-25 2019-10-30 東京エレクトロン株式会社 基板処理方法
US10737575B2 (en) 2017-11-22 2020-08-11 Ford Global Technologies, Llc Power device parameter adjustment

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JP3603611B2 (ja) * 1998-09-03 2004-12-22 セイコーエプソン株式会社 半導体装置の製造方法
JP4222707B2 (ja) * 2000-03-24 2009-02-12 東京エレクトロン株式会社 プラズマ処理装置及び方法、ガス供給リング及び誘電体
US6348373B1 (en) * 2000-03-29 2002-02-19 Sharp Laboratories Of America, Inc. Method for improving electrical properties of high dielectric constant films
JP4449226B2 (ja) * 2000-05-22 2010-04-14 東京エレクトロン株式会社 金属酸化膜の改質方法、金属酸化膜の成膜方法及び熱処理装置
US6797560B2 (en) 2000-05-22 2004-09-28 Tokyo Electron Limited Method of manufacturing a capacitor having tantalum oxide film as an insulating film
JP2002064144A (ja) * 2000-05-22 2002-02-28 Tokyo Electron Ltd タンタル酸化物膜を絶縁膜として有するキャパシタの製造方法
KR100414948B1 (ko) 2000-06-30 2004-01-14 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100582481B1 (ko) * 2001-01-25 2006-05-23 동경 엘렉트론 주식회사 전자 디바이스 재료의 제조 방법
JP4454883B2 (ja) 2001-04-26 2010-04-21 東京エレクトロン株式会社 半導体装置の製造方法
WO2003015151A1 (en) 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
TWI225668B (en) * 2002-05-13 2004-12-21 Tokyo Electron Ltd Substrate processing method
JP4256340B2 (ja) 2002-05-16 2009-04-22 東京エレクトロン株式会社 基板処理方法
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2004079931A (ja) * 2002-08-22 2004-03-11 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2004153037A (ja) * 2002-10-31 2004-05-27 Renesas Technology Corp 半導体装置の製造方法

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006203120A (ja) * 2005-01-24 2006-08-03 Toshiba Corp 半導体装置の製造方法
JP2007081265A (ja) * 2005-09-16 2007-03-29 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8609551B2 (en) 2007-12-26 2013-12-17 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
JP2010050425A (ja) * 2007-12-26 2010-03-04 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP4611414B2 (ja) * 2007-12-26 2011-01-12 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
US8895455B2 (en) 2007-12-26 2014-11-25 Hitachi Kokusai Electric Inc. Method for manufacturing semiconductor device and substrate processing apparatus
KR101189498B1 (ko) 2007-12-26 2012-10-11 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
WO2009093633A1 (ja) * 2008-01-22 2009-07-30 Nec Corporation 容量素子を有する半導体装置
US9373679B2 (en) 2008-01-22 2016-06-21 Renesas Electronics Corporation Semiconductor device comprising capacitive element
US8810000B2 (en) 2008-01-22 2014-08-19 Renesas Electronics Corporation Semiconductor device comprising capacitive element
WO2009123331A1 (ja) * 2008-03-31 2009-10-08 東京エレクトロン株式会社 Ｍｏｓ型半導体メモリ装置およびその製造方法
WO2010010816A1 (ja) * 2008-07-22 2010-01-28 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
US8409961B2 (en) 2008-07-22 2013-04-02 Tokyo Electron Limited Alteration method and alteration apparatus for titanium nitride
JP4636133B2 (ja) * 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
JP2010027928A (ja) * 2008-07-22 2010-02-04 Tokyo Electron Ltd 窒化チタン膜の改質方法及び改質装置
US8026187B2 (en) 2009-01-21 2011-09-27 Tokyo Electron Limited Method of forming silicon oxide film and method of production of semiconductor memory device using this method

Also Published As

Publication number Publication date
US20060199398A1 (en) 2006-09-07
JP4408653B2 (ja) 2010-02-03
TW200509256A (en) 2005-03-01
TWI354332B (ja) 2011-12-11
KR20060006096A (ko) 2006-01-18
US7655574B2 (en) 2010-02-02
KR100887330B1 (ko) 2009-03-06
US8021987B2 (en) 2011-09-20
US20100105215A1 (en) 2010-04-29
CN1930668A (zh) 2007-03-14
WO2004107431A1 (ja) 2004-12-09

Similar Documents

Publication Publication Date Title
JP4408653B2 (ja) 基板処理方法および半導体装置の製造方法
US7446052B2 (en) Method for forming insulation film
US7759598B2 (en) Substrate treating method and production method for semiconductor device
JP4850871B2 (ja) 絶縁膜の形成方法
JP4334225B2 (ja) 電子デバイス材料の製造方法
JP2007027777A (ja) 電子デバイス材料の製造方法
WO2006132262A1 (ja) プラズマ窒化処理方法、半導体装置の製造方法およびプラズマ処理装置
US20050227500A1 (en) Method for producing material of electronic device
JP4083000B2 (ja) 絶縁膜の形成方法
JP4562751B2 (ja) 絶縁膜の形成方法
JP4454883B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060530

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091013

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091110

R150 Certificate of patent or registration of utility model

Ref document number: 4408653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151120

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees