JP3603611B2

JP3603611B2 - 半導体装置の製造方法

Info

Publication number: JP3603611B2
Application number: JP25013398A
Authority: JP
Inventors: 光敏宮坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 1998-09-03
Filing date: 1998-09-03
Publication date: 2004-12-22
Anticipated expiration: 2018-09-03
Also published as: JP2000077672A

Description

【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（ＴＦＴ）等に代表される半導体装置の製造方法に関する。更に詳しくは、本願発明は高性能で信頼性に富む半導体装置を、６００℃程度以下の比較的低温にて製造する方法に関する。
【０００２】
【従来の技術】
多結晶硅素薄膜トランジスタ（ｐ−ＳｉＴＦＴ）に代表される半導体装置を汎用ガラス基板を使用し得る６００℃程度以下の低温にて製造する場合、従来以下の如き製造方法が取られて居た。まずエキシマレーザー照射法などで多結晶硅素膜（ｐ−Ｓｉ膜）形成した後、ゲート絶縁膜と成る酸化硅素膜を化学気相堆積法（ＣＶＤ法）や物理気相堆積法（ＰＶＤ法）にて形成する。次にタンタル等でゲート電極を作成して、金属（ゲート電極）−酸化膜（ゲート絶縁膜）−半導体（多結晶硅素膜）から成る電界効果トランジスタ（ＭＯＳ−ＦＥＴ）を構成する。次に層間絶縁膜を堆積し、コンタクトホールを開孔した後に金属薄膜にて配線を施す。必要に応じて電気特性を改善する為に、最後に水素プラズマ処理を２時間程行い、半導体装置が完成する。
【０００３】
【発明が解決しようとする課題】
しかしながら此等従来の半導体装置の製造方法では半導体特性を改善する為に水素プラズマ照射を施すと、その処理時間が余りにも長い為に半導体膜や酸化硅素膜、更にはプラズマ処理装置自身にもプラズマに依る損傷が入ったり、高価格なプラズマ処理装置を何台も購入せねばならぬ等の多くの問題を抱えて居た。斯くした事実に則し、従来の製造方法にてｐ−ＳｉＴＦＴ等の半導体装置を製造すると、製造価格は高騰し、完成した半導体装置もその電気特性に優れぬにのみならず、使用途上に経時劣化が生ずる等の信頼性にも課題を有して居た。
【０００４】
そこで本発明は上述の諸事情を鑑み、その目的とする所は６００℃程度以下との低温工程で優良な半導体装置を製造する方法を提供する事に有る。
【０００５】
【課題を解決するための手段】
本発明は基板上に設けられた絶縁性物質の上に形成された半導体膜と、この半導体膜上に形成された酸化硅素に代表される絶縁膜の二者を主たる構成要件として居る半導体装置を６００℃以下の低温工程により製造する半導体装置の製造方法に関し、少なくとも以下の六工程を以てその特徴と為す。即ち珪素単体または珪素を主構成元素と成して居る半導体膜を基板上に形成する第一工程と、気相堆積法にて酸化硅素（ＳｉＯ _ｘ：０＜ｘ≦２）を主体と成して居る酸化膜を此の半導体膜上に堆積する第二工程と、此等半導体膜と酸化膜とを有する基板にアンモニアプラズマ照射による水素化を含む窒化処理を施す第三工程と、此の基板に酸化性雰囲気下にて第一熱処理を施す第四工程と、此の基板に対して非酸化性雰囲気下にて第二熱処理を施し、酸化膜を乾燥させる第五工程と、更に第一工程から第五工程を行なった後にゲート電極を形成する工程とで有る。
【０００６】
まず本発明は第一工程としてガラス基板や半導体基板上に形成された三次元半導体装置の層間絶縁膜等の絶縁性物質上に多結晶硅素（ｐ−Ｓｉ）に代表される半導体膜を形成する。この半導体膜は結晶状態に有っても非晶質状態に有っても構わないが、多結晶状態に有る時に本願発明は殊の外その効果を示す。此は本願発明が半導体膜と絶縁膜との界面に存在する捕獲準位（界面準位）を低減せしめると共に、結晶粒と結晶粒との間に位置する捕獲準位（粒界準位）をも低減せしめるが故で有る。言う迄もなく界面準位は結晶状態に拘わらず半導体膜と絶縁膜との接合界面には必ず存在する。この界面準位を低減させるから、本願発明は半導体膜の状態の如何に拘わらず有効なので有る。一方、多結晶膜に対しては此の効果に加え、粒界準位を減らすとの効果も認められる。半導体膜は硅素（Ｓｉ）や硅素ゲルマニウム（Ｓｉ_ｘＧｅ_１−ｘ：０＜ｘ＜１）等如何なる半導体物質で有っても構わないが、簡便に良好なＭＯＳ界面を構成するとの視点からは、硅素単体や硅素をその主構成元素（硅素原子構成比が８０％程度以上）として居る半導体物質が優れて居る。半導体膜は物理気相堆積法（ＰＶＤ法）や化学気相堆積法（ＣＶＤ法）等の気相堆積法等で形成される。ＰＶＤ法にはスパッター法や蒸着法等が考えられる。又ＣＶＤ法には常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等が使用され得る。気相堆積法で形成された半導体膜は、堆積直後には通常多結晶状態か非晶質状態に、又はこれらの混合状態に有る。多結晶状態に有る薄膜は多結晶膜と称され、非晶質状態や混合状態に有る薄膜は非晶質膜や混晶質膜と其々称される。半導体装置の能動部（電界効果型トランジスタのソース・ドレイン領域やチャンネル形成領域、及びバイポーラ型トランジスタのエミッター・ベース・コレクター領域）としては堆積直後に得られた多結晶膜をその侭使用する事も可能で有る。此とは対照的に非晶質膜や混晶質膜を結晶化したり、或いは多結晶膜を再結晶化するなどして、新たな多結晶膜を得た後に、此等を能動部として使用する事も可能で有る。結晶化や再結晶化を行うにはレーザー照射や急速熱処理が用いられる。
【０００７】
次に第二工程として気相堆積法にて酸化膜を半導体膜上に堆積する。酸化膜の堆積は高くとも６００℃程度以下の温度で、通常は４００℃程度以下の温度で行われる。此は本願が対象として居る半導体装置を汎用ガラス基板やプラスチック基板等、耐熱性の乏しい基板上に製造する事を前提として居るからで有る。此の酸化膜をＭＯＳ−ＦＥＴのゲート絶縁膜として利用する。半導体膜と絶縁膜との良好な界面を簡便に得るには、酸化膜の主構成物質は酸化硅素（ＳｉＯ_ｘ：０＜ｘ≦２）で有る事が望ましい。酸化膜は物理気相堆積法（ＰＶＤ法）や化学気相堆積法（ＣＶＤ法）等の気相堆積法等で形成される。ＰＶＤ法にはスパッター法や蒸着法等が考えられる。ＣＶＤ法には常圧化学気相堆積法（ＡＰＣＶＤ法）や低圧化学気相堆積法（ＬＰＣＶＤ法）、プラズマ化学気相堆積法（ＰＥＣＶＤ法）等が使用され得る。斯様にして得られた酸化膜は、１１００℃程度以上の温度で形成される熱酸化膜に比べて酸化膜中に酸化膜捕獲準位や固定電荷を多量に含み、更に界面準位も遥かに高いのが普通で有る。それ故、本願発明では以下の三工程（第三、第四、第五工程）を以て、酸化膜と界面及び結晶粒界の改質を図る訳で有る。
【０００８】
第二工程が終了した後に、第三工程として半導体膜や酸化硅素膜が形成された基板にアンモニアプラズマ照射による水素化を含む窒化処理を施す。此は半導体膜や半導体膜と酸化硅素膜との界面が有する不対結合対に水素（−Ｈ）やアミノ基（−ＮＨ_２）、イミノ基（＝ＮＨ）、窒素（≡Ｎ）等を結合させ、禁制帯中の中心部付近（真性フェルミレベル近傍）に於ける捕獲準位（ディープ・ステイツ）を減少させるので有る。同時に酸化膜中に存在する不対結合対も此等の官能基で終端し、酸化膜固定電荷を減少させる。ディープ・ステイツの主因は半導体膜の界面や粒界に存在する不対結合対で有る。此等は窒化処理に依り容易に不活性とされ、不活性化されれば捕獲準位は減少する。又、酸化膜中の固定電荷はフラットバンド電位に変動をもたらしたり、酸化膜への電荷の注入を容易として半導体装置の動作信頼性を低下させる。従って第三工程の水素化を含む窒化処理を行う事で半導体装置のフラットバンド電位を理想値に近づけ、ディープ・ステイツを減少させ、更に半導体装置の信頼性を増すので有る。アンモニアプラズマ照射では先の水素（−Ｈ）やアミノ基（−ＮＨ_２）、イミノ基（＝ＮＨ）等を結合させる化学反応が容易に進み、不対電子対の終端は効率的に行われる。しかもアンモニアプラズマならば大面積化が容易なｒｆ波（１３．５６ＭＨｚや此等の高調波）を利用できる。なお、マイクロ波（２．４５ＧＨｚ等）を用いれば窒素プラズマによる窒化が窮めて容易となり、プラズマ処理装置の安全性や耐久性が増す事と成る。窒化処理は基板温度が低過ぎる（１００℃程度未満）と反応が進行せず、基板温度が高過ぎる（４５０℃程度以上）と水素離脱等の逆反応の進行が速く成るので、１００℃程度から４５０℃程度の間の基板温度で行う。理想的には２５０℃程度から４００℃程度の間の温度で有る。此の窒化処理に依り界面には０．３ｎｍ程度から５ｎｍ程度の極薄い硅素の窒化酸化膜（ＳｉＯＮ）が形成される事になる。此はゲート絶縁膜中への半導体膜からの電荷注入が起こりにくくなり、半導体装置の動作信頼性が増す事を意味する。
【０００９】
従来の水素化処理は２時間から６時間も行われていた。此に対して本願発明の第三工程に於ける水素化を含む窒化処理時間は１０秒間程度から１０分間程度で有る。此は従来の方法ではゲート電極（厚さ５００ｎｍ程度以上）や層間絶縁膜（厚さ５００ｎｍ程度以上）、金属配線（厚さ５００ｎｍ程度以上）等が出来上がった後に水素化処理を行って居た為で有る。水素化を効率的に行うにはプラズマ等で水素ラジカルを生成する必要が有るが、此等は化学的に活性で反応が速い為、その寿命が短く、ゲート電極や層間絶縁膜、金属配線等が存在すると、ゲート絶縁膜や能動層半導体膜迄はなかなか達しない。それが故、従来は水素プラズマ処理時間を長くせざるを得ず、斯くして水素化処理と同時に半導体装置には多くのプラズマ損傷が入り、プラズマ処理装置も自身が発生するプラズマにその寿命を短くして居たので有った。此に対して本願発明ではゲート絶縁膜が形成された直後に前述の官能基群を結合させる処理を施す。ゲート絶縁膜も層間絶縁膜も金属配線も存在せぬ状況下にて直に此等の水素化やアミノ化、イミノ化、或いは窒化処理を行うので有る。然も本願発明の半導体装置ではゲート絶縁膜が５ｎｍ程度から１２０ｎｍ程度と薄い為、水素や窒素、アンモニア、アミノ基、イミノ基等のラジカルは容易に半導体膜迄達する。これが本願発明では窒化処理時間を従来の水素化処理に比べて１０分の１から１００分の１へと大幅に短縮し得た理由で有る。窒化処理にアンモニアプラズマ照射を利用すると、プラズマ照射時間の短縮に伴い、プラズマ損傷も１０分の１から１００分の１へと低減され、プラズマ処理装置の寿命内での処理枚数も１０倍から１００倍へと増加するので有る。第三工程の処理時間が１０秒程度未満だと水素化や窒化の効果は現れず、１０分程度以上だと酸化膜や半導体膜にプラズマ損傷が第四工程以降で修繕出来ぬ程入る恐れが有る。理想的には３０秒程度から１２０秒程度で有る。
【００１０】
プラズマ損傷とはプラズマから発生する高エネルギー光子（紫外線）やイオンが酸化膜や半導体膜に照射され、酸化膜や半導体膜と言った物質の化学結合を切断する事に由来する。此の結果、半導体膜や酸化膜の内部に不対結合対や固定電荷が生ずるので有る。此のプラズマ損傷は特に酸化硅素膜に対して顕著と成る。と言うのは、酸化硅素膜がゲート絶縁膜としてプラズマに露出して居る為、イオン照射を直接被り、更に酸化膜が非晶質でＳｉ−Ｏ−Ｓｉの結合角や原子間距離に大きな分布を有して居るからで有る。本願発明では第三工程に於けるプラズマ照射時間が長くとも１０分程度未満と短いものの、それでも僅かなプラズマ損傷が酸化膜や界面に入って居る。又、酸化膜が６００℃程度以下との低温で形成されて居る為、低温形成酸化膜に固有な固定電荷や捕獲準位を良質な熱酸化膜に比べて多量に有して居る。更には前述の窒化処理に伴い、窒素原子に由来する不対結合対も絶縁膜中や界面、多結晶性半導体膜の粒界に現れる。そこで第四工程では低品質な低温形成酸化膜やプラズマ損傷、窒化処理に由来する欠陥等を第一熱処理に依り改質するので有る。
【００１１】
第四工程では酸化膜に酸化性雰囲気下にて、２００℃程度から４５０℃程度の温度で第一熱処理を施す。酸化性雰囲気は塩酸（ＨＣｌ）や硝酸（ＨＮＯ_３）、弗酸（ＨＦ）等の酸や水（Ｈ_２Ｏ）と云った酸化膜の結合を化学的に切断し得る物質と、酸素（Ｏ_２）や亜酸化窒素（Ｎ_２０）、二酸化炭素（ＣＯ_２）と云った酸素含有気体とを少なくとも含んだ気体から構成される。酸化膜の結合を化学的に切断し得る物質は同時に半導体膜や窒化膜の酸化促進物質でも有る。此の雰囲気は酸化膜の結合を化学的に切断し得る物質と酸素含有気体と不活性気体から成って居ても無論良い。最も簡単な一例は水蒸気を含有した空気で有る。此の場合、水蒸気が酸化膜の結合を切断し得る物質で有り、空気中の酸素が酸素含有気体で有る。前者の酸化膜の結合を切断し得る物質は、酸化硅素膜等の酸化膜を構成する元素（硅素や酸素）間の歪んだ結合や弱い結合を優先的に切断する性質を有して居る。此に対して後者は酸素欠損を生じて居る酸化膜や界面に酸素を供給し、不完全な酸化膜（例えばＳｉＯ_ｘ：０＜ｘ＜２）や酸素欠損の多い界面を完全な酸化膜（例えばＳｉＯ_２）や酸素欠損の少ない界面へと改善する。又、不対結合対を有する窒素原子を酸化させ、窒化酸化膜を形成する。此の第一熱処理に依り酸化膜を構成する歪んだ結合や弱い結合は切断と再結合を繰り返され、最終的に酸化膜は正常で強い結合から成るＳｉ−Ｏ−Ｓｉ結合の編み目構想を取るに到る。又、単純な窒化処理を施しただけの絶縁膜では固定電化や酸化膜捕獲準位が多くて実用的でない物を、此の第一熱処理に依り此等の電荷や準位を大幅に低減して窒化酸化膜の膜質を著しく改善するので有る。斯様にして酸化膜と窒化酸化膜とから成る絶縁膜中の捕獲準位や固定電荷、界面準位が大幅に低減されるので有る。此の事は半導体装置の立場からすると、フラットバンド電位を理想値（ゲート電極を構成する金属の仕事関数と半導体の仕事関数の差）に近づけ、閾値電圧を小さくし、更に半導体装置の信頼性を増して居るを意味して居る。第四工程の処理温度はそれが高い程、その処理時間は短くて済む。常識的な処理時間（長くとも２４時間程度）で処理を完了させるには最低でも２００℃程度の温度が必要と成る。一方、本願発明では第三工程で半導体膜や酸化膜が有する欠陥を水素や窒素等にて補修して居る。第四工程の熱処理温度が高過ぎると結晶性半導体膜や酸化膜の欠陥を終端して居る水素やアミノ基が離脱し、欠陥が増す恐れが有る。水素やアミノ基の離脱を防ぎ多結晶性半導体膜や酸化膜の欠陥を最少に止める為には、第四工程の処理温度は４００℃程度以下が好ましい。
【００１２】
第四工程終了後、第五工程として第二熱処理を非酸化性雰囲気下にて行う。非酸化性雰囲気としては窒素（Ｎ_２）やアルゴン（Ａｒ）等の不活性雰囲気下や、此等不活性雰囲気中に水素を含有した雰囲気、或いは水素単体から成る雰囲気下にて行われる。第五工程の第二熱処理では第一熱処理の最中に酸化膜中に拡散した酸や水等の物質を取り除く。此等の物質が酸化膜中に残存すると潜在的な酸化膜準位や界面準位と化し、半導体装置の信頼性を低下させる事と成る。従って第五工程の第二熱処理を行う事で半導体装置の信頼性は著しく増大する事に成る。酸化膜中に拡散した酸や水を除去するには、酸や水を含まぬ雰囲気下で熱処理を行えば、其の効果は認められる。但し酸素を含む等の酸化性雰囲気下にてこの第二熱処理を行うと、酸化の進行に伴い新たに不完全な界面が形成されて仕舞い、界面準位の低減効果は弱まる事に成る。それ故、第二熱処理は不活性雰囲気下乃至は弱還元性雰囲気下にて行われる。圧力は１Ｔｏｒｒ程度未満の低圧が好ましい。斯うすると界面準位が低い侭に保たれ、優良な半導体装置が得られるので有る。界面準位を更に低減するには第二熱処理を水素含有雰囲気下にて行う事が好ましい。この場合、水素単体の雰囲気下で行っても良いが、安全性を考慮すると水素を窒素やアルゴンと云った不活性気体で、濃度が爆発下限界以下と成る４％程度未満に希釈して熱処理を行う事が望ましい。第五工程の熱処理温度は第四工程の熱処理温度と略同じで有るか、或いは第三工程の熱処理温度よりも高く設定する。此は酸化膜中から不要な物質を早急且つ効果的に除去し、更に酸化膜の編み目構造をより改善するには、第二熱処理の温度は高い方が好ましいからで有る。そうした意味では此の第五工程の熱処理温度が第二工程以降、半導体装置が完成する迄の全工程中の最高温度で有る事が最も好ましい。第四工程や第五工程の温度はそれが高い程、酸化膜や界面の改質効果やプラズマ損傷の修繕効果は大きいのだが、高温処理は取りも直さず半導体膜中の不対結合対を終端して居る水素等の官能基の離脱を促し、結果として半導体のディープ・ステイツを増大させる事に成る。先にも述べた様に本願発明では第五工程の熱処理温度が第二工程以降で半導体装置が完成する迄の最高温度と成って居る。従って第五工程で此等の基の離脱が生じなければ、以降半導体装置から水素やアミノ基等が熱的に脱離される事はない。第三工程で不対結合対を終端した水素等が半導体装置完成迄に離脱させない為には、第五工程の基板温度を水素離脱の生じない４００℃程度以下とする事が好ましい。第一熱処理の温度と第二熱処理の温度の関係は概ね第二熱処理温度が第一熱処理温度よりも２５℃程度から７５℃程度高い事が望ましい。例えば第一熱処理を３００℃程度から３５０℃程度で行い、第二熱処理を３５０℃程度から４００℃程度で行うのが理想と言えよう。此の温度関係ならば熱処理炉の温度変動を考慮しても、第一熱処理の酸化膜編み目構造補修効果も第二熱処理の不要物質除去効果も確実に達成出来、且つ半導体膜からの水素離脱も最小限に押さえる事が可能だからで有る。
【００１３】
結局、半導体特性の視点より第三乃至第五工程の効果を論ずると、第三工程でフラットバンド電位を理想値に近づけ、酸化膜固定電荷を減少させると共に半導体膜や界面に於けるディープ・ステイツを減少させ、第四工程でプラズマ損傷や絶縁膜中の欠陥を修繕する事で絶縁膜中の捕獲準位や固定電荷、界面捕獲準位を低減し、第五工程でゲート絶縁膜の漏れ電流や絶縁膜内捕獲準位の低減と云った半導体装置の信頼性を増して居る事に成る。捕獲準位（テール・ステイツやディープ・ステイツ）が低減されると、電気伝導に寄与する荷電担体数が増加するにのみならず、捕獲電荷に依る荷電担体の散乱も減るので移動度も大きく成る。又、サブスレーシュホールド・スイングや閾値電圧が小さくなり、急峻なスイッチ性能を示す良好な半導体装置が得られる事と成る。
【００１４】
尚、第二工程の酸化膜形成と第三工程の窒化処理は、窒化や水素化を効率的に短時間で行う為に、連続して行われなければ成らないが、第三工程と第四工程の間乃至第四工程と第五工程の間は必ずしも連続で有る必要は無い。例えば第四工程と第五工程の間にゲート電極を形成すると言った他工程が入っても良い。但し、第四工程で酸化膜の結合を切断し得る物質や酸素含有気体の酸化膜中への拡散を速くしたり、第五工程で此等の物質をゲート絶縁膜中から迅速に除去するとの立場からは、矢張り此等の工程も連続で有る事が望ましい。
【００１５】
【発明の実施の形態】
（実施例１）
図１（ａ）〜（ｄ）はＭＯＳ型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例１では基板１０１として歪点が６５０℃程度の汎用無アルカリガラスを用いた。まず基板１０１上にＥＣＲ−ＰＥＣＶＤ法で酸化硅素膜を２００ｎｍ程度堆積し、下地保護膜１０２とした。酸化硅素膜のＥＣＲ−ＰＥＣＶＤ法での堆積条件は以下の通りで有る。
【００１６】
モノシラン（ＳｉＨ_４）流量・・・６０ｓｃｃｍ
酸素（Ｏ_２）流量・・・１００ｓｃｃｍ
圧力・・・２．４０ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２２５０Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
成膜時間・・・４０秒
此の下地保護膜上に半導体膜として真性非晶質硅素膜をＬＰＣＶＤ法にて５０ｎｍ程度の膜厚に堆積した。ＬＰＣＶＤ装置はホット・ウォール型で容積が１８４．５ｌで、基板挿入後の反応総面積は約４４０００ｃｍ^２で有る。堆積温度は４２５℃で原料ガスとして純度９９．９９％以上のジシラン（Ｓｉ_２Ｈ_６）を用い、２００ｓｃｃｍ反応炉に供給した。堆積圧力は凡そ１．１Ｔｏｒｒで有り、此の条件下で硅素膜の堆積速度は０．７７ｎｍ／ｍｉｎで有った。斯様にして得られた非晶質半導体膜にクリプトン弗素（ＫｒＦ）エキシマレーザーを照射して半導体膜の結晶化を進めた。照射レーザーエネルギー密度は２４５ｍＪ・ｃｍ^−２で、半導体膜が膜厚方向全体に渡り完全溶融して微結晶化が生ずるエネルギー密度よりも１５ｍＪ・ｃｍ^−２低いエネルギー密度で有った。こうして結晶性半導体膜（多結晶硅素膜）を形成した（第一工程）後、この結晶性半導体膜を島状に加工して、後に半導体装置の能動層と成る半導体膜の島１０３を形成した。（図１−ａ）
次にパターニング加工された半導体膜の島１０３を被う様に酸化硅素膜１０４をＥＣＲ−ＰＥＣＶＤ法にて形成（第二工程）した。此の酸化硅素膜は半導体装置のゲート絶縁膜として機能する。ゲート絶縁膜と成る酸化硅素膜堆積条件は堆積時間が２４秒と短縮された事を除いて、下地保護膜の酸化硅素膜の堆積条件と同一で有る。但し、酸化硅素膜堆積の直前にはＥＣＲ−ＰＥＣＶＤ装置内で基板に酸素プラズマを照射して、半導体の表面に低温プラズマ酸化膜を形成した。プラズマ酸化条件は次の通りで有る。
【００１７】
酸素（Ｏ_２）流量・・・１００ｓｃｃｍ
圧力・・・１．８５ｍＴｏｒｒ
マイクロ波（２．４５ＧＨｚ）出力・・・２０００Ｗ
印可磁場・・・８７５Ｇａｕｓｓ
基板温度・・・１００℃
処理時間・・・２４秒
プラズマ酸化に依り凡そ３．５ｎｍの酸化膜が半導体表面に形成されて居る。酸素プラズマ照射が終了した後、真空を維持した侭連続で酸化膜を堆積した。従ってゲート絶縁膜と成る酸化硅素膜はプラズマ酸化膜と気相堆積膜の二者から成り、その膜厚は１１５ｎｍで有った。
【００１８】
第二工程で酸化硅素膜を形成した後、第三工程として窒素プラズマ処理が施された。酸化膜が形成された基板は平行平板容量結合型ＰＥＣＶＤ装置に導入され、基板に対してアンモニアプラズマ照射（第三工程）が施された。アンモニアプラズマ条件は以下の通りで有る。
【００１９】
アンモニア（ＮＨ_３）流量・・・１０００ｓｃｃｍ
アルゴン（Ａｒ）流量・・・１０００ｓｃｃｍ
圧力・・・１Ｔｏｒｒ
ｒｆ波（１３．５６ＭＨｚ）出力・・・２００Ｗ
電極間距離・・・２５ｍｍ
基板温度・・・３７０℃
処理時間・・・９０秒
次に第四工程として酸化性雰囲気下にて第一熱処理を行った。濃度１６％の塩化水素酸水溶液を空気中に露点で９６℃含む塩酸水蒸気空気下にて熱処理は施こされた。処理温度は３４５℃で処理時間は２時間、処理室内圧力は１気圧で有った。この塩酸に依る熱処理が終了した後、引き続いて酸化膜中のハロゲン元素を抜く目的で１時間の熱処理を継続した。この熱処理雰囲気は露点９６℃の水蒸気含有空気中で行われ、雰囲気に塩酸は含まれて居ない。熱処理温度は矢張り３４５℃で圧力は１気圧で有る。この例が示す様に、第一熱処理に酸を用いた場合、第一熱処理の後半で酸を抜いた水蒸気と酸素、或いは水蒸気と酸素と不活性気体を主体とした雰囲気で熱処理を行うのが好ましい。
【００２０】
斯うして第四工程が終了した後に第五工程の第二熱処理を行い、酸化膜を乾燥させた。第二熱処理はアルゴン中に水素を３％含む非酸化性雰囲気下にて１気圧、４００℃で２時間施された。斯様にしてゲート絶縁膜堆積と、酸化膜及び界面の改質が完了した。（図１−ｂ）
引き続いて金属薄膜に依りゲート電極１０５をスパッター法にて形成する。スパッター時の基板温度は１５０℃で有った。本実施例１では７５０ｎｍの膜厚を有するα構造のタンタル（Ｔａ）にてゲート電極を作成し、このゲート電極のシート抵抗は０．８Ω／□で有った。次にゲート電極をマスクとして、ドナー又はアクセプターとなる不純物イオン１０６を打ち込み、ソース・ドレイン領域１０７とチャンネル形成領域１０８をゲート電極に対して自己整合的に作成する。本実施例１ではＣＭＯＳ半導体装置を作製した。ＮＭＯＳトランジスタを作製する際にはＰＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたフォスヒィン（ＰＨ_３）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを７×１０^１５ｃｍ^−２の濃度でＮＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。反対にＰＭＯＳトランジスタを作製する際にはＮＭＯＳトランジスタ部をアルミニウム（Ａｌ）薄膜で覆った上で、不純物元素として水素中に５％の濃度で希釈されたジボラン（Ｂ_２Ｈ_６）を選び、加速電圧８０ｋＶにて水素を含んだ総イオンを５×１０^１５ｃｍ ^−２の濃度でＰＭＯＳトランジスタのソース・ドレイン領域に打ち込んだ。（図１−ｃ）イオン打ち込み時の基板温度は３００℃で有る。
【００２１】
次にＰＥＣＶＤ法でＴＥＯＳ（Ｓｉ−（ＯＣＨ_２ＣＨ_３）_４）と酸素を原料気体として、基板温度３００℃で層間絶縁膜１０９を堆積した。層間絶縁膜は二酸化硅素膜から成り、その膜厚は凡そ５００ｎｍで有った。層間絶縁膜堆積後、層間絶縁膜の焼き締めとソース・ドレイン領域に添加された不純物元素の活性化を兼ねて、窒素雰囲気下３５０℃にて２時間の熱処理を施した。最後にコンタクト・ホールを開穴し、スパッター法で基板温度を１８０℃としてアルミニウムを堆積し、配線１１０を作成して薄膜半導体装置が完成した。（図１−ｄ）
この様にして作成した薄膜半導体装置の伝達特性を測定した。測定した半導体装置のチャンネル形成領域の長さ及び幅は其々１０μｍで、測定は室温にて行われた。ＮＭＯＳトランジスタのＶｄｓ＝８Ｖに於ける飽和領域より求めた移動度は９３．４ｃｍ^２・Ｖ ^−１・ｓ^−１で有り、閾値電圧は３．２１Ｖ、サブスレーシュホールド・スイングは０．４７７Ｖで有った。又、ＰＭＯＳトランジスタのＶｄｓ＝−８Ｖに於ける飽和領域より求めた移動度は４５．２ｃｍ^２・Ｖ ^−１・ｓ^−１で有り、閾値電圧は−３．７１Ｖ、サブスレーシュホールド・スイングは０．５０４Ｖで有った。此に対して本実施例１から第三工程乃至第五工程を削除した比較例ではＮＭＯＳトランジスタの移動度が７４．２ｃｍ^２・Ｖ ^−１・ｓ^−１、閾値電圧が４．３４Ｖ、サブスレーシュホールド・スイングが０．６５１Ｖで、ＰＭＯＳトランジスタの移動度が３２．６ｃｍ^２・Ｖ ^−１・ｓ^−１、閾値電圧が−７．００Ｖ、サブスレーシュホールド・スイングが０．６３３Ｖで有った。本願発明に依りＮ型とＰ型の両半導体装置共に高移動度で低閾値電圧を有し、急峻なサブスレーシュホールド特性を示す良好な薄膜半導体装置が安定的に製造された。又、本願発明で作成したＣＭＯＳ回路（リングオスシレーター）は比較例よりも優れた動作安定性を示した。此等の例が示す様に本発明に依ると優れた特性を有し、然も酸化膜の信頼性が高い薄膜半導体装置を汎用ガラス基板を使用し得る低温工程にて、簡便且つ容易に作成し出来るので有る。
【００２２】
【発明の効果】
以上詳述してきた様に、従来プラズマ損傷が夥しく、且つ製造価格がかさんでいた薄膜半導体装置を本願発明はプラズマ損傷を最少とし、更に修繕する事を可能と化した。同時に半導体装置の電気特性を著しく向上させると共にその動作安定性をも高め、更に低価格化に結びつくとの効果が認められる。
【図面の簡単な説明】
【図１】本願発明の製造工程を説明した図。
【符号の説明】
１０１・・・基板
１０２・・・下地保護膜
１０３・・・半導体膜の島
１０４・・・酸化硅素膜
１０５・・・ゲート電極
１０６・・・不純物イオン
１０７・・・ソース・ドレイン領域
１０８・・・チャネル形成領域
１０９・・・層間絶縁膜
１１０・・・配線

Claims

基板上に形成された半導体膜と、該半導体膜上に形成された絶縁膜を少なくとも構成要件として有する半導体装置を６００℃以下の低温工程により製造する半導体装置の製造方法に於いて、
珪素単体または珪素を主構成元素と成して居る半導体膜を基板上に形成する第一工程と、気相堆積法にて酸化硅素（ＳｉＯ _ｘ：０＜ｘ≦２）を主体と成して居る酸化膜を堆積する第二工程と、該基板にアンモニアプラズマ照射による水素化を含む窒化処理を施す第三工程と、該基板に酸化性雰囲気下にて第一熱処理を施す第四工程と、該基板に非酸化性雰囲気下にて第二熱処理を施し、酸化膜を乾燥させる第五工程と、第一工程から第五工程を行なった後にゲート電極を形成する工程とを含む事を特徴とする半導体装置の製造方法。
前記半導体膜が多結晶膜で有る事を特徴とする請求項１記載の半導体装置の製造方法。
前記第四工程が前記酸化膜の結合を切断し得る物質を含む雰囲気下にて行われる事を特徴とする請求項１または２に記載の半導体装置の製造方法。
前記酸化膜の結合を切断し得る物質が水で有る事を特徴とする請求項３記載の半導体装置の製造方法。
前記酸化膜の結合を切断し得る物質がハロゲン原子を含有して居る事を特徴とする請求項３記載の半導体装置の製造方法。
前記第五工程が不活性雰囲気下にて行われる事を特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
前記第五工程が水素含有雰囲気下にて行われる事を特徴とする請求項１乃至５のいずれかに記載の半導体装置の製造方法。
前記第五工程の熱処理温度が前記第三工程の熱処理温度と略同じで有る事を特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
前記第五工程の熱処理温度が前記第三工程の熱処理温度よりも高い事を特徴とする請求項１乃至７のいずれかに記載の半導体装置の製造方法。
前記第五工程の熱処理温度が前記第二工程以降該半導体装置が完成する迄の全工程中の最高温度で有る事を特徴とする請求項８または９に記載の半導体装置の製造方法。