JP7219930B2 - 希土類水素化物の製造方法、水素センサー及び薄膜トランジスター - Google Patents

Description

本発明は、希土類水素化物（すなわち、希土類元素の水素化物）の製造方法、並びに、希土類水素化物を用いた水素センサー及び薄膜トランジスターに関する。

従来から、希土類二水素化物と希土類三水素化物間の金属－半導体転移を利用したスイッチングミラー（例えば、非特許文献１、特許文献１等）や水素センサー（例えば、非特許文献２）が研究され、また、希土類水素化物金属を利用したデバイスとして冷陰極管等が知られている（例えば、非特許文献３、特許文献２等）。すなわち、希土類二水素化物（例えば、ＹＨ_２（イットリウム二水素化物）等）は金属（以下、「希土類水素化物金属」という。）であり、希土類三水素化物（例えば、ＹＨ_３（イットリウム三水素化物）等）は半導体（以下、希土類水素化物半導体）という。）である。希土類水素化物金属の特徴的な性質として、正孔と電子の濃度差が小さく（両極性伝導）、両者の移動度の差も小さいことからホール電圧が極めて小さいという性質があり、この希土類水素化物金属の性質を利用したデバイスとして、例えば、スピン流生成素子が知られている（特許文献３、４等）。

特表平１１－５１４１０７号公報 特開２００４－９１２８４号公報 特許第５５５１９１２号公報 特許第５６０１９７６号公報 特開２０１５－０６５２８２号公報 特開２０１５－１１８９９４号公報

Physical Review B vol57(1998)pp.4943-4949 Mater.Trans.48(2007)pp.635-636 Jpn.J.Appl.Phys. vol39(2000)pp.4933-4938 Thin Solid Films Vol.624(2017)pp.175-180 J.Alloy.Com. Vol.239(1996)pp.158-171

希土類水素化物の製造方法としては、例えば、希土類元素の膜を水素を含む雰囲気下で熱処理する方法がある（非特許文献３）。しかし、希土類元素の膜は極めて酸化し易いため、この方法では、酸化防止のために、水素化炉として、真空引きが可能で且つ到達真空度が高水準な炉が要求され、高価な真空装置でしか対応できない。また、水素を含む雰囲気が、取り扱いが容易な爆発限界未満の水素分圧の低い雰囲気（例えば、水素３体積％と不活性ガス９７体積％の混合ガス）下では、希土類水素化物の金属（例えば、ＹＨ_２）は生成するが、希土類水素化物の半導体（例えば、ＹＨ_３）は生成しない。また、希土類元素の膜上に水素選択透過膜を形成した積層膜を水素を含む雰囲気（例えば、水素３体積％＋不活性ガス９７体積％の混合ガス雰囲気）下で加熱する方法が知られている（非特許文献４等）。図１４はＹ（イットリウム）膜に水素選択透過膜としてＰｄ（パラジウム）膜を形成した積層膜（Ｐｄ：８０ｎｍ／Ｙ：５００ｎｍの積層膜）を水素３体積％＋Ａｒ９７体積％の混合ガス雰囲気下、各種温度で熱処理したときの、Ｙ膜中に生成したＹＨ_２（
金属）とＹＨ_３（半導体)の割合を示している。図１４から、室温から２００℃の温度で
金属（ＹＨ_２）が生成し、３００℃以上になると半導体（ＹＨ_３）が生成するが、４００℃まで加熱しても半導体（ＹＨ_３）はＹ膜の半分以上の割合には達しないことがわかる。また、図１５は、Ｙ膜に水素選択透過膜としてＮｉ（ニッケル）膜を形成した積層膜（Ｎｉ：８０ｎｍ／Ｙ：５００ｎｍの積層膜）を水素３体積％＋Ａｒ９７体積％の混合ガス雰囲気（以下、「３体積％Ｈ_２＋９７体積％Ａｒ雰囲気」とも略称する）下、各種温度で熱処理したときのＹ膜中に生成したＹＨ_２（金属）とＹＨ_３（半導体）の割合、図１６は、Ｙ膜に水素選択透過膜としてＮｉ／Ｐｄ膜を形成した積層膜（Ｎｉ／Ｐｄ：９５ｎｍ／Ｙ：５００ｎｍの積層膜）を水素３体積％＋Ａｒ９７体積％雰囲気下、各種温度で熱処理したときの、Ｙ膜中に生成したＹＨ_２（金属）とＹＨ_３（半導体）の割合を示している。水素選択透過膜にＰｄ膜を使用した場合、ＹＨ_３（半導体）の生成が１１５℃で確認され（図１５）、水素選択透過膜に（Ｎｉ／Ｐｄ膜）を使用した場合に、ＹＨ_３（半導体）が生成する温度がさらに低温化している（図１６）ことが分かる。しかし、いずれの場合も、室温での希土類水素化物半導体の生成は困難である。

本発明者等の知見によれば、希土類水素化物半導体は多結晶であることから移動度が高いことが予想される。それ故、希土類水素化物半導体を薄膜トランジスターのチャネル層に適用することが期待でき、さらに希土類水素化物半導体のさらなる低温での生成（製造）が可能になれば、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）に代表される有機ＥＬ（Electro-Luminescence）素子を利用した表示パネル等における、高移動度薄膜トランジスター（ＴＦＴ：Thin Film Transistor）のチャネル層への適用も期待できる。また、希土類水素化物半導体のさらなる低温での生成（製造）が可能になれば、フレキシブル基板上にも希土類水素化物半導体の膜を容易に形成することが可能になる。

従って、本発明の解決課題は、低温（特に、室温）の低濃度水素雰囲気下においても希土類水素化物半導体を生成し得る希土類水素化物の製造方法を提供することにある。また、室温環境で使用できる水素センサーを提供すること、さらには、希土類水素化物半導体をチャンル層とする薄膜トランジスターとその製造方法を提供することにある。

本発明者等は上記の課題を解決すべく鋭意研究を重ねた結果、以下の構成を採ることで、上記の課題を解決できることを見出した。

すなわち、本発明は以下の通りである。
［１］ 希土類元素膜上に白金膜が形成された積層膜を水素を含む雰囲気下で熱処理することを含む、希土類水素化物の製造方法。
［２］ 希土類水素化物が希土類水素化物半導体である、上記［１］記載の方法。
［３］ 水素を含む雰囲気が爆発限界以下の量の水素を含む雰囲気である、上記［１］または［２］記載の方法。
［４］ 熱処理温度が室温である、上記［１］～［３］のいずれか１つに記載の方法。
［５］ 希土類元素膜が、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｇｄ（ガドリニウム）、Ｅｕ（ユウロピウム）及びＹｂ（イッテルビウム）からなる群から選択されるいずれか一種の元素または二種以上の元素を含む、上記［１］～［４］のいずれか１つに記載の方法。
［６］ 希土類水素化物金属膜及び該希土類水素化物金属膜上に形成された白金膜を有する水素センサー。
［７］ チャネル層が希土類水素化物半導体を含むことを特徴とする薄膜トランジスター。
［８］ チャネル層が希土類水素化物半導体を含む薄膜トランジスターを製造する方法で
あって、下記の工程Ａ及び工程Ｂを含むことを特徴とする薄膜トランジスターの製造方法。
工程Ａ：絶縁性基板上に、
ゲート電極、
該ゲート電極を覆うゲート絶縁膜、
該ゲート絶縁膜上に配設される希土類元素膜、
該希土類元素膜上に配設されるソース電極及びドレイン電極、
該希土類元素膜、該ソース電極及び該ドレイン電極を覆うパッシベーション膜、並びに該パッシベーション膜を被覆する白金膜
を順次形成する。
工程Ｂ：工程Ａを経て得られた積層構造体を水素を含む雰囲気内で熱処理する。
［９］ 工程Ａに代えて、下記の工程Ｃを有し、工程Ｂが、下記の工程Ｃを経て得られた積層構造体を水素を含む雰囲気内で熱処理する工程に変更された、上記［８］記載の方法。
工程Ｃ：絶縁性基板上に、ゲート電極、該ゲート電極を覆うゲート絶縁膜、該ゲート絶縁膜上に配設されるソース電極及びドレイン電極を順次形成した後、該ゲート絶縁膜上の該ソース電極、該ドレイン電極及びこれら電極の周辺部のみを覆う希土類元素膜、並びに該希土類元素膜を被覆する白金膜を順次形成する。
［１０］ 水素を含む雰囲気が爆発限界以下の量の水素を含む雰囲気である、上記［８］または［９］に記載の方法。
［１１］ 熱処理温度が室温である、上記［８］～［１０］のいずれか１つに記載の方法。

本発明によれば、低温（特に、室温）かつ低濃度水素雰囲気下で、希土類水素化物半導体を生成し得る希土類水素化物の製造方法を提供することができ、特に、低温（特に、室温）かつ低濃度水素雰囲気下で、多結晶の希土類水素化物半導体膜を形成できる希土類水素化物の製造方法を提供することができる。

また、本発明によれば、室温環境で使用できる水素センサーを提供することができる。

また、本発明によれば、多結晶の希土類水素化物半導体をチャネル層とする薄膜トランジスター及びその製造方法を提供することができる。

図１は本発明の実施例におけるＰｔ（２０ｎｍ）／Ｙ（４００ｎｍ）の積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で、１５分処理した後のＹ膜のＸ線回折チャートである。 図２は比較例１におけるＮｉ（２０ｎｍ）／Ｙ（４００ｎｍ）の積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で、１５分処理した後のＹ膜のＸ線回折チャートである。 図３は比較例２におけるＴｉ（２０ｎｍ）／Ｙ（４００ｎｍ）の積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で、１５分処理した後のＹ膜のＸ線回折チャートである。 図４は比較例３におけるＡｕ（２０ｎｍ）／Ｙ（４００ｎｍ）の積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で、１５分処理した後のＹ膜のＸ線回折チャートである。 図５は本発明の水素センサーの一例の模式斜視図である。 図６（Ａ）（Ｂ）は本発明の水素センサーの他の一例の模式平面図と模式断面図である。図６（Ｂ）は図６（Ａ）中のｂ－ｂ線における断面を示す。 図７（Ａ）～（Ｄ）は図６（Ａ）（Ｂ）に示す水素センサーの製造工程を示す工程別の模式断面図であり、図７（Ｅ）は水素センサーにおける希土類水素化物金属膜が希土類水素化物半導体膜に転化した状態を示す模式断面図である。 図８（Ａ）（Ｂ）は本発明のチャル層に希土類水素化物半導体を用いた薄膜トランジスターの一例の製造工程における最終工程（水素を含む雰囲気下で熱処工程）とその一つ前の工程を示す模式断面図である。 図９（Ａ）（Ｂ）は本発明のチャル層に希土類水素化物半導体を用いた薄膜トランジスターの他の一例の模式平面図と断面図である。図９（Ｂ）は図９（Ａ）中のｂ－ｂ線における断面を示す。 図１０（Ａ）～（Ｄ）は図９の薄膜トランジスターの製造工程を示す工程別の模式断面図である。 図１１（Ａ）（Ｂ）は図９の薄膜トランジスターの製造工程を示す工程別の模式断面図である。 図１２は本発明の実施例の水素センサーにおける金属相（ＹＨ_２）が主体のイットリウム水素化物膜である希土類水素化物金属膜のＸ線回折チャートである。 図１３は本発明の実施例の薄膜トランジスターにおけるＰｔ（１０ｎｍ）／Ｙｂ（２９０ｎｍ）の積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で、３０分処理（昇温時間５分）した後のＹｂ膜のＸ線回折チャートである。 図１４は非特許文献４から転記し、加筆した、Ｙ膜に水素選択透過膜としてＰｄ（パラジウム）膜を形成した積層膜（Ｐｄ：８０ｎｍ／Ｙ：５００ｎｍの積層膜）が、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で処理されたときに生成したＹＨ_２（金属）とＹＨ_３（半導体）の割合を示す図である。 図１５は非特許文献４から転記し、加筆した、Ｙ膜に水素選択透過膜としてＮｉ（ニッケル）膜を形成した積層膜（Ｎｉ：８０ｎｍ／Ｙ：５００ｎｍの積層膜）が、３体積％Ｈ２＋９７体積％Ａｒ雰囲気下、各種温度で処理されたときに生成したＹＨ_２（金属）とＹＨ_３（半導体）の割合を示す図である。 図１６は非特許文献４から転記し、加筆した、Ｙ膜に水素選択透過膜としてＮｉ／Ｐｄ膜を形成した積層膜（Ｎｉ／Ｐｄ：９５ｎｍ／Ｙ：５００ｎｍの積層膜）が、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、各種温度で処理されたときに生成したＹＨ_２（金属）とＹＨ_３（半導体）の割合を示す図である。

以下、本発明をその好適な実施形態に即して詳しく説明する。
１．希土類水素化物の製造方法
本発明の希土類水素化物の製造方法（以下、単に「本発明方法」とも略称する）は、希土類元素膜上に白金膜が形成された積層膜を水素を含む雰囲気下で熱処理することを含む。
かかる熱処理により、希土類元素膜は、膜中の希土類元素が水素化されて希土類水素化物を生成した膜（以下、「希土類水素化物膜」ともいう）に転化する。

本発明方法における「希土類元素」とは、Ｓｃ（スカンジウム）、Ｙ（イットリウム）及び元素周期表のランタノイド系のＬａ（ランタン）からＬｕ（ルテチウム）までの１５の元素を包含し、好ましくは、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｇｄ（ガドリニウム）、Ｅｕ（ユウロピウム）及びＹｂ（イッテルビウム）からなる群から選択されるいずれか一種または二種以上である。また、かかる元素群から選択されるいずれか一種または二種以上の元素と当該元素群以外の他の元素とからなる合金も「希土類元素」に包含されるものとする。

本発明方法で製造される希土類水素化物において「希土類水素化物半導体」は常温において１０^－3Ω・ｃｍ以上の抵抗率を有する。希土類水素化物半導体の具体例としては、
ＳｃＨ_３、ＹＨ_３、ＥｕとＹｂを除くランタノイド系列元素の三水素化物、ＥｕＨ_２、ＹｂＨ_２、ＹｂＨ_２．６等が挙げられ、酸化のし難さ等の取り扱いの容易さや水素化後の安定性の点から、好ましくは、ＳｃＨ_３、ＹＨ_３、ＧｄＨ_３、ＹｂＨ_２、ＹｂＨ_２．６である。

なお、上記の「常温での抵抗率」における「常温」とはＪＩＳ Ｚ ８７０３に規定の２０℃±１５℃（５～３５℃）の範囲である。

本発明方法における「希土類元素膜上に白金膜が形成された積層膜」には、（１）希土類元素膜の表面に直接白金膜が形成された積層膜（白金膜／希土類元素膜）の態様、及び、（２）希土類元素膜の表面に絶縁膜が形成され、該絶縁膜の表面に白金膜が形成された積層膜（白金膜／絶縁膜／希土類元素膜）の態様がある。後述の本発明の薄膜トランジスターの製造方法は、本発明方法（上記（２）の態様）を利用するものであり、後述のＴａ_２Ｏ_５からなるパッシベーション膜がここでいう絶縁膜に相当する。

本発明方法において、白金膜は、前述の先行技術文献でいう「水素選択透過膜」、すなわち、希土類元素膜に水素を選択的に供給して希土類元素と水素を化合させる触媒機能を有する膜として機能するが、積層膜が、希土類元素膜の表面に絶縁膜が形成され、該絶縁膜の表面に白金膜が形成された積層膜（Ｐｔ膜／絶縁膜／希土類元素膜）である場合は、熱処理により、絶縁膜に対して水素を透過させて、希土類元素膜に水素を選択的に供給して希土類元素と水素を化合させる作用を有する。

本発明方法において、「希土類元素膜上に白金膜が形成された積層膜」の作製方法は特に限定はされないが、希土類元素膜及び白金膜は、通常、物理蒸着法によって形成される。好ましい態様として、例えば、絶縁性基板上に、スパッタ法、電子ビーム（ＥＢ）蒸着法等により、希土類元素膜を成膜した後、該希土類元素膜上に、スパッタ法、電子ビーム蒸着法等により、白金膜を成膜する、態様が挙げられる。なお、希土類元素膜の表面に絶縁膜が形成され、該絶縁膜の表面に白金膜が形成された積層膜を作製する場合、絶縁膜は、希土類元素膜の成膜後、例えば、スパッタ法やＣＶＤ（chemical vapor deposition）
法等により形成する。

なお、絶縁性基板は、希土類元素膜上に白金膜が形成された積層膜が熱処理される過程での支持体として利用される。従って、絶縁性基板としては、例えば、ガラス基板、アルミナ基板、熱酸化膜付きシリコン基板等が使用される。また、希土類元素膜上に白金膜が形成された積層膜が、希土類元素膜の表面に絶縁膜が形成され、該絶縁膜の表面に白金膜が形成された積層膜（希土類元素膜／絶縁膜／白金膜）である場合、絶縁性基板としては、後述の本発明の薄膜トランジスターの製造方法において、薄膜トランジスターの絶縁性基板として利用できるものが好適であり、例えば、一般的なバックプレーンに用いられている非アルカリガラス基板やフレキシブル基板等を使用することができる。

本発明方法において、「水素を含む雰囲気」は、希土類元素膜中の希土類元素の水素との化合（水素化）に必要な量の水素を含有する雰囲気であれば特に制限はされないが、取り扱い性（安全性）の観点から、爆発限界以下の量の水素を含む雰囲気であることが好ましく、爆発限界以下の量の水素と不活性ガスの混合ガスからなる雰囲気がより好ましい。不活性ガスとしては、ヘリウムガス、ネオンガス、アルゴンガス等の希ガス類や窒素を挙げることができるが、好ましくは希ガス類であり、より好ましくはアルゴンガスである。水素と不活性ガスの混合ガスは、水素と不活性ガスの混合比率（水素／不活性ガス）が０．０５～１２体積％／９９．９５～８８体積％が好ましく、より好ましくは１～３体積％／９９～９７体積％である。

また、本発明方法において、「熱処理」とは、室温以上の温度に設定された水素を含む雰囲気に、希土類元素膜上に白金膜が形成された積層膜を置くことである。なお、ここでいう「室温」とは、５～３５℃を指す。従って、希土類元素膜上に白金膜が形成された積層膜を室温に設定された水素を含む雰囲気内に置くときは、水素を含む雰囲気の温度が加熱手段を使用することなく室温に維持される場合は、加熱手段は必ずしも必要ではない。水素を含む雰囲気を室温より高い温度に設定して熱処理する場合は通常加熱手段が必要である。

室温での熱処理の場合、例えば、アニール炉内に試料（絶縁性基板／希土類元素膜／白金膜）をセットし、真空引きし（炉内圧力：１０Ｐａ以下）、爆発限界以下の量の水素と不活性ガスの混合ガス（例えば、水素３体積％とアルゴンガス９７体積％の混合ガス）を流しながら、１～３０分程度放置する。

室温よりも高い温度の熱処理をする場合の具体的手順としては、例えば、白金膜の厚さが５ｎｍ未満の場合、希土類元素膜を白金が完全に覆っていない可能性があるため、希土類元素膜の一部が酸化されないようにガス置換を慎重に行う必要がある。例えば、アニール炉を真空引きし（炉内圧力：１０Ｐａ以下）、アルゴンガス等の不活性ガス、或いは、水素３体積％とアルゴンガス９７体積％の混合ガスを流しながら、予備加熱を１０～２分程度行った後、試料（絶縁性基板／希土類元素膜／白金膜）をセットし、真空引きし（炉内圧力：０．０１Ｐａ以下）、爆発限界以下の量の水素と不活性ガスの混合ガス（例えば、水素３体積％とアルゴンガス９７体積％の混合ガス）を流しながら、所定時間加熱する。なお、白金膜の厚さが５ｎｍ以上の厚さの場合、必ずしも予備加熱は必要ではないが、予備加熱を行ってもよい。

本発明方法において、熱処理の温度は室温～４５０℃の範囲内で選択可能である。熱処理の温度が４５０℃を超えると、希土類水素化物膜内における希土類水素化物半導体相（特に、希土類三水素化物の半導体相）の形成が困難になる。熱処理によって、希土類元素膜中の希土類元素が水素化されて希土類水素化物が生成し、熱処理時間を長めにすることで、希土類水素化物半導体が多く生成した希土類水素化物膜となる。従って、希土類水素化物半導体を製造する場合（すなわち、希土類水素化物半導体が主体の希土類水素化物膜を製造する場合）、熱処理時間は５分以上が好ましく、より好ましくは１０～３０分である。

本発明方法において、希土類元素膜の厚さは特に限定はされないが、好ましくは５０ｎｍ以上、より好ましくは１００ｎｍ以上であり、量産性（スループット）の観点から、好ましくは５００ｎｍ以下、より好ましくは３００ｎｍ以下である。また、白金膜の厚さは特に限定はされないが、好ましくは０．５ｎｍ以上、より好ましくは１ｎｍ以上であり、また、好ましくは４０ｎｍ以下、より好ましくは２０ｎｍ以下である。白金膜の厚さが５ｎｍ未満であると、通常の装置（例えば、マグネトロンスパッタ装置等）では、希土類元素膜の表面全域が覆われない可能性があり、４０ｎｍを超えると、熱処理時間が長くなり、効率的でない。

希土類水素化物半導体の移動度は高く、好ましくは１０ｃｍ^２／Ｖｓ以上、より好ましくは４０ｃｍ^２／Ｖｓ以上の移動度を示す。従って、本発明方法により得られる希土類水素化物膜が、希土類水素化物半導体が多く生成した希土類水素化物膜、すなわち、希土類水素化物の主体が希土類水素化物半導体である希土類水素化物半導体膜の場合、当該希土類水素化物半導体膜は薄膜トランジスターのチャネル層として利用でき、本発明方法により得られる、希土類水素化物膜が、希土類水素化物金属が多く生成した希土類水素化物膜、すなわち、希土類水素化物の主体が希土類水素化物金属である希土類水素化物金属膜の場合、当該希土類水素化物金属膜は、水素センサーやスピントロニクス装置に利用するこ
とができる。

薄膜トランジスターのチャネル層としてとして利用可能な希土類水素化物半導体膜は、膜を構成する希土類水素化物の好ましくは８０～１００モル％、より好ましくは９９～１００モル％が希土類水素化物半導体である膜が好適であり、水素センサーやスピントロニクス装置に利用可能な希土類水素化物金属膜は、膜を構成する希土類水素化物の好ましくは８０～１００モル％、より好ましくは９９～１００モル％が希土類水素化物金属である膜が好適である。薄膜トランジスターのチャネル層として利用可能な希土類水素化物半導体膜における希土類水素化物半導体は、好ましくは、ＳｃＨ_３、ＹＨ_３、ＲＨ_３（Ｒ：Ｅｕ、Ｙｂを除くＬａ系列の元素）、或いは、ＹｂＨ_２および／またはＹｂＨ_２．６であり、水素センサーやスピントロニクス装置に利用可能な希土類水素化物金属膜における希土類水素化物金属は、好ましくは、ＳｃＨ_２，ＹＨ_２、ＲＨ_２（Ｒ：Ｅｕ、Ｙｂを除くＬａ系列の元素）である。なお、かかる希土類水素化物の組成は、化学量論比の場合の結晶構造に対して、化学量論比の結晶構造と同一である組成範囲内において、化学量論組成からのずれは許容される。

２．水素センサー
本発明の水素センサーは、本発明方法で得られる、希土類水素化物金属膜上に白金膜が形成された積層膜（希土類水素化物金属膜／白金膜）をそのまま利用して構成される。

図５は本発明の水素センサーの一例を示し、図において、１は希土類水素化物金属膜、２は白金膜、３は絶縁性基板、４は電極、５は配線を示し、電極４は、それぞれ、配線５を介して定電流源電圧計（図示せず）に接続されている。すなわち、本発明の水素センサーは、該一例のセンサー１００に示されるように、本発明方法により得られた希土類水素化物金属膜１上に白金膜２が形成された積層膜７に電極４を付設して構成される。

前述したように、水素選択透過膜である白金膜は室温で希土類元素に水素を選択的に供給して希土類元素を水素化する触媒機能を有する。このため、本発明の水素センサーは水素を含む雰囲気中に置かれると、白金膜の触媒作用によって希土類水素化物金属膜１中の希土類水素化物金属（二水素化物）は三水素化物である希土類水素化物半導体に転化して膜の電気抵抗や光学特性が変化する。従って、膜の電気抵抗変化及び／または光学特性変化を読み取ることで水素を検出することができ、室温環境での水素のガス漏れを検出するセンサー等として使用することができる。なお、白金膜は、室温のみならず、室温を超える温度でも、希土類元素を水素化する触媒機能を有するので、室温を超える温度環境においても水素のガス漏れを検出するセンサー等として使用することができる。

図６（Ａ）（Ｂ）は本発明の水素センサーの他の一例を示す。図６（Ｂ）は図６（Ａ）中のｂ－ｂ線における断面を示し、図６（Ａ）（Ｂ）において、図５と同一符号は同一または相当する部分を示す。

かかる他の一例の水素センサー１０１では、平面形状が正方形のガラス基板３の主面の４つのコーナー部に平面形状が正方形の電極４が配置され、該４つの電極４のそれぞれの一つのコーナー部を覆うように、ガラス基板３の平面サイズよりも小さいサイズの平面形状が正方形の希土類水素化物金属膜１がガラス基板３の主面の中央に形成され、該希土類水素化物金属膜１の表面全域が白金膜２で覆われている。電極４は、配線（図示せず）を介して定電流源電圧計（図示せず）に接続されている。なお、ここでいう「正方形」とは、「概観において、正方形を呈する」意味であり、従って、厳密に四辺の長さが同じであることや４つの角の角度が全て９０°であることは必ずしも要さない。

図７は図６の水素センサー１０１の製造方法とセンサー動作を説明するための図であり
、図７（Ａ）～（Ｄ）は製造工程を示し、図７（Ｅ）は水素センサーにおける希土類水素化物金属膜が希土類水素化物半導体膜に転化した状態を示す。

水素センサー１０１は、例えば、以下のようにして作製される。まず、非アルカリガラス基板等の絶縁性基板３を用意し（図７（Ａ））、電極形成用の所定サイズの孔を開けたハードマスク（メタルマスク）（図示せず）を装着し、スパッタ法、抵抗加熱蒸着法、ＥＢ蒸着法等により、該ハードマスク（メタルマスク）の孔を通して、絶縁性基板３の主面のコーナー部上に電極用金属を成膜して、電極４を形成する（図７（Ｂ））。電極４の形成後、ハードマスク（メタルマスク）を希土類元素膜形成用の所定サイズの孔を開けたハードマスク（メタルマスク）（図示せず）に取り替え、電子ビーム蒸着法、スパッタ法、抵抗加熱蒸着法等により、該ハードマスク（メタルマスク）の孔を通して、電極４の一部を覆うように、ガラス基板３の主面の中央部上に希土類元素膜６を成膜し、さらに希土類元素膜６上に白金膜２を成膜する（図７（Ｃ））。そして、このようにして得られた積層構造物８を、所定時間、水素を含む雰囲気中に置くと、希土類元素膜６が希土類水素化物金属膜１になり、水素センサー１０１が完成する（図７（Ｄ））。

完成した水素センサー１０１は水素を含む雰囲気中に置かれると、水素を含む雰囲気が室温の雰囲気であっても、白金膜２の触媒作用によって希土類水素化物金属膜（二水素化物）１は希土類水素化物半導体（二水素化物）１’に転化して膜の電気抵抗や光学特性が変化し（図７（Ｅ））、この電気抵抗変化及び／または光学特性変化を読み取ることで水素を検出することができる。

本発明の水素センサーにおいて、絶縁性基板３は、動作の安定性の点から、非アルカリガラス基板が好ましい。

また、希土類水素化物金属膜１は、動作の安定性の観点から、ＹＨ_２（イットリウム二水素化物）膜、ＳｃＨ_２（スカンジウム二水素化物）膜、Ｇｄ（ガドリニウム二水素化物）膜等が好ましく、ＹＨ_２（イットリウム二水素化物）膜がより好ましい。

電極４の材料は特に限定されないが、図５の例の水素センサー１００の場合、電極４の下面に水素を透過させにくいという観点から、電極４には、好ましくは、Ａｕ電極や、Ｔａ、Ａｕを順次成膜したＡｕ／Ｔａ電極等が使用される。かかるＡｕ／Ｔａ電極はスパッタ法でＴａ、Ａｕを順次成膜したＡｕ／Ｔａ電極がより好ましい。なお、Ａｕ／Ｔａ電極は、図６の例の水素センサー１０１においても使用できるが、水素センサー１０１の場合、電極４は希土類水素化物半導体とオーミックコンタクトが取りやすい低仕事関数の材料が好ましく、Ａｌ電極やＭｇ合金電極が好適である。なお、希土類元素は、低仕事関数であるものの、センサーを使用する環境では、水素以外の水や酸素等によって劣化が進みやすいため、好ましくない。

本発明の水素センサーの大きさは特に限定はされないが、一般的には、平面サイズ（絶縁性基板３の面積）が概ね１０～1００ｍｍ^２程度である。希土類水素化物金属膜１の厚
さは、動作速度と耐久性の観点から、２００～３００ｎｍ程度が好ましく、白金膜２の厚さは、動作速度と、希土類元素の水分や酸素からの保護との両立の観点から、１０～４０ｎｍ程度が好ましい。

図５の例の水素センサー１００は、その構造から、ハードマスク（メタルマスク）の枚数が少なくなり、製造工程の点で有利であり、図６の例の水素センサー１０１は、その構造から、抵抗測定時に白金膜に流れる電流がほとんどなく、感度の点で有利である。

図６の例の水素センサー１０１の好ましい寸法構成としては、例えば、絶縁性基板３の
平面が一辺が３～１０ｍｍ程度の正方形、希土類水素化物金属膜１及び白金膜２の平面が一辺が２～８ｍｍ程度の正方形、希土類水素化物金属膜１の厚さが２００～３００ｎｍ程度、白金膜２の厚さが１０～４０ｎｍ程度、正方形の電極４の平面が一辺が１～７ｍｍ程度の正方形、電極４の厚さが１００～４００ｍｍ程度の構成が挙げられる。

平面が正方形の電極４は、正方形の一辺の長さが１ｍｍ以上の大きさであることが好ましい。かかる大きさであれば、上述のハードマスク（メタルマスク）を用いた電極形成が可能であり、電極形成のためのレジストの塗布及びレジストのパターンニング工程が不要になり、製造工程を簡略化できる。

３．薄膜トランジスター
希土類水素化物半導体の移動度は概して高いことが予想され、非特許文献５に記載の数値から計算すると、例えば、バルク多結晶ＹＨ_３の室温での移動度はキャリヤー濃度が１．９×１０^１９個ｃｍ^―３の場合、４０ｃｍ^２／Ｖｓ程度である。このキャリヤー濃度は、極めてドナー濃度が高いことを意味し、又、縮退半導体レベルである。逆に言えば、通常の半導体のキャリヤー濃度ならば１００ｃｍ^２／Ｖｓ以上の移動度が期待できる。本発明者等が得たデータでは、本発明方法で得られる希土類水素化物半導体膜であるＹＨ_３膜の移動度は、キャリヤー濃度１×１０^１６個ｃｍ^―３の場合、２３ｃｍ^２／Ｖｓであり、この移動度は、高移動度であることで有名なＩＧＺＯ膜（インジウム(Indium)、ガリウム
(Gallium)、亜鉛 (Zinc)及び酸素(Oxygen) から構成されるアモルファス半導体膜）の移動度よりも高い。

近年、有機発光ダイオード（ＯＬＥＤ：Organic Light Emitting Diode）に代表される有機ＥＬ（Electro-Luminescence）素子を用いた表示パネル（有機ＥＬ表示パネル）では、低消費電力化、高精細化のための、高移動度薄膜トランジスター（ＴＦＴ：Thin Film Transistor）が要求されている。また、高移動度ＴＦＴのチャネル層（半導体膜）は、有機ＥＬ素子やフレキシブル絶縁性基板として使用するプラスチックシートの熱劣化防止の観点から、室温プロセスで形成できることが必要である。

本発明方法は、前述の通り、室温プロセスで、多結晶の希土類水素化物半導体膜を製造することができる。従って、本発明方法を利用することで、有機ＥＬ表示パネルや液晶表示パネル用のチャネル層が希土類水素化物半導体膜からなる高移動度薄膜トランジスターを、従来のアモルファス薄膜トランジスターとほぼ同様のプロセス温度で作製でき、しかも、ボトムゲート構造の薄膜トランジスターを製造することができる。ボトムゲート構造は従来のアモルファス薄膜トランジスターにおいて用いられており、ボトムゲート構造の薄膜トランジスターを製造できることで、従来のプロセスとの整合性もよく、量産性に優れるメリットがある。

図８（Ａ）（Ｂ）は本発明方法を利用したチャル層が希土類水素化物半導体膜からなる薄膜トランジスター（以下、「本発明の薄膜トランジスター」ともいう。）の一例の製造工程の最終工程（水素を含む雰囲気下での熱処理工程）と最終工程の一つ前の工程を示す。図において、１１は絶縁性基板、１２はゲート電極、１３はゲート絶縁膜、１４は希土類元素膜、１４’は希土類水素化物膜、１５は希土類水素化物半導体（領域）、１６は希土類水素化物金属（領域）、１７はソース電極、１８はドレイン電極、１９はパッシベーション膜、２０は白金膜、１０２は薄膜トランジスター、１０２ａは積層構造体を示し、白抜きの矢印は、水素を含む雰囲気中の水素を示す。

すなわち、本発明の薄膜トランジスターは、該一例の薄膜トランジスター１０２（図８（Ｂ））から分かるように、絶縁性基板１１上にゲート電極１２が形成され、ゲート電極１２上にチャル層である希土類水素化物半導体膜（領域）１５が形成されたボトムゲート
型の薄膜トランジスターである。

該一例の薄膜トランジスター１０２（図８（Ｂ））は、例えば、以下の工程Ａ及び工程Ｂを経て製造される。

［工程Ａ］
絶縁性基板１１上に、ゲート電極１２；ゲート電極１２を覆うゲート絶縁膜１３；ゲート絶縁膜１３上に配設される希土類元素膜１４；希土類元素膜１４上に配設されるソース電極１７及びドレイン電極１８；希土類元素膜１４、ソース電極１７及びドレイン電極１８を覆うパッシベーション膜１９；並びにパッシベーション膜１９を覆う白金膜２０を順次形成して、積層構造体１０２ａを作製する。

絶縁性基板１１としては、非アルカリガラス基板、石英ガラス基板、プラスチックシート（例えば、ポリメチルメタクリレート、ポリアクリレート、ポリカーボネート、ポリスチレン、ポリエチレンサルファイド、ポリエーテルスルホン、ポリオレフィン、ポリエチレンテレフタレート、ポリエチレンナフタレート、シクロオレフィンポリマー、ポリエーテルサルホン、ポリビニルフルオライド、エチレン－テトラフルオロエチレンコポリマー、耐候性ポリプロピレン、透明性ポリイミド、フッ素系ポリマー及び環状オレフィンポリマーからなる群から選択される１種または２種以上の合成樹脂で形成されたシート等）、ガラス繊維強化アクリル樹脂シート、ガラス繊維強化ポリカーボネートシート等使用することができるが、これらに限定されない。

ゲート電極１２、ソース電極１７及びドレイン電極１８には、銀（Ａｇ）、銅（Ｃｕ）、コバルト（Ｃｏ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、白金（Ｐｔ）、及びチタン（Ｔｉ）等の金属を用いることができる。ただし、ソース電極１７及びドレイン電極１８はオーミックコンタクトの得やすさから低仕事関数であることが望ましく、かかる観点からタンタル（Ｔａ）、アルミニウム（Ａｌ）が好ましい。これらの電極は、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ法、光ＣＶＤ法、スクリーン印刷、凸版印刷、インクジェット法等で形成することができるが、これらに限定されず、この種の電極の公知一般の形成方法を用いることができる。電極金属のパターニングは、例えば、フォトリソグラフィ法を用いてパターン形成部分に保護膜を形成し、エッチングにより不要部分を除去して行うことができるが、この方法に限定されず、この種の電極形成における公知一般のパターニング方法を用いることができる。

ゲート絶縁層１３は、図８（Ａ）（Ｂ）に示すように、基板１上の全面に亘って形成することができる。ゲート絶縁層１３に使用される材料としては、ＳｉＯ_２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、Ｙ_２Ｏ_３、ＨｆＯ_２、ＨｆＡｌＯ、ＺｒＯ_２、ＴｉＯ_２等の無機材料；ＰＭＭＡ（ポリメチルメタクリレート）等のポリアクリレート；ＰＶＡ（ポリビニルアルコール）；ＰＳ（ポリスチレン）：透明性ポリイミド；ポリエステル；エポキシ樹脂；ポリビニルフェノール；ポリビニルアルコール等が挙げられるが、これらに限定されるものではない。ゲートリーク電流の抑制のために、ゲート絶縁層１３の構成する絶縁材料の抵抗率は、１０^１１Ωｃｍ以上が好ましく、１０^１４Ωｃｍ以上がより好ましい。ゲート絶縁層１３は、例えば、真空蒸着法、イオンプレーティング法、スパッタ法、レーザーアブレーション法、プラズマＣＶＤ、光ＣＶＤ法、ホットワイヤーＣＶＤ法等のドライ成膜法や、スピンコート法、ディップコート法、スクリーン印刷法等のウェット成膜法にて形成される。

希土類元素膜１４には、Ｓｃ、Ｙ及び元素周期表のランタノイド系のＬａからＬｕまでの１５の元素のいずれかを使用する。中でも、Ｓｃ、Ｙ、Ｇｄ、またはＹｂが好ましい。
希土類元素膜１４は、物理的蒸着法（好ましくはスパッタ法、電子ビーム（ＥＢ）蒸着法等）により形成する。希土類元素膜１４の膜厚は、特に限定はされないが、５０ｎｍ以上が好ましく、より好ましくは１００ｎｍ以上であり、量産性の観点から、５００ｎｍ以下が好ましく、３００ｎｍ以下がより好ましい。

パッシベーション膜１９は特に限定されず、有機ＥＬ表示パネルや液晶表示パネル用の薄膜トランジスターにおける公知のパッシベーション膜を使用でき、例えば、ＳｉＯ_２、Ｓｉ_３Ｎ_４、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５等を挙げることができる。なかでも水素透過性（すなわち、後述の第２工程にて行う、希土類元素膜１４のゲート電極１２上に位置する部分を希土類水素化物半導体に転化（水素化）する際の水素選択透過膜である白金膜２０を選択透過した水素を希土類元素膜１４まで透過させる水素透過性）の観点から、Ｔａ_２Ｏ_５が好ましい。

白金膜２０は、物理的蒸着法（好ましくはスパッタ法、電子ビーム（ＥＢ）蒸着法等）により形成する。白金膜２０の厚さは、特に限定はされないが、０．５ｎｍ以上が好ましく、より好ましくは１ｎｍ以上であり、処理時間の観点から、４０ｎｍ以下が好ましく、より好ましくは２０ｎｍ以下である。

［工程Ｂ］
工程Ａを経て得られた、積層構造体１０２ａ（図８（Ａ））を水素を含む雰囲気内で熱処理する。この熱処理により、積層構造体の希土類元素膜１４は希土類水素化物膜１４’になり、希土類水素化物膜１４’のゲート電極１７上に位置する部分は希土類水素化物半導体（領域）１５となり、ソース電極１７とドレイン電極１８の下にある部分は希土類水素化物金属（領域）１６となり、希土類水素化物膜１４’の希土類水素化物半導体（領域）１５をチャネル層とする薄膜トランジスター１０２が得られる（図８（Ｂ））。

かかる工程Ｂは、本発明方法における、希土類元素膜上に白金膜が形成された積層膜の水素を含む雰囲気下での熱処理であり、詳細な処理条件、設備（条件）等は、前述の通りである。好ましくは水素を含む雰囲気は爆発限界以下の水素を有する雰囲気であり（例えば、水素３体積％とアルゴンガス９７体積％の混合ガス雰囲気が挙げられる。）、熱処理の温度は室温か、或いは、室温よりも高い場合でも３５０℃以下である。

図９は本発明の薄膜トランジスターの他の一例を示し、図９（Ａ）は薄膜トランジスターの平面を示し、図９（Ｂ）は図９（Ａ）中のｂ－ｂ線における断面を示す。図９（Ａ）（Ｂ）において、図８（Ａ）（Ｂ）と同一符号は同一または相当する部分を示し、１０３ａは積層構造体、１０３は薄膜トランジスターを示す。

該他の一例の薄膜トランジスター１０３は、図８に示す薄膜トランジスター１０２に比べて構造を簡略化しており、本発明の薄膜トランジスターにおいて、最も製造プロセスが簡単になる薄膜トランジスターである。該他の一例の薄膜トランジスター１０３（図９（Ａ）（Ｂ））は、以下の工程Ｃを経て製造される。

［工程Ｃ］
図１０（Ａ）～（Ｄ）及び図１１（Ａ）（Ｂ）は薄膜トランジスター１０３の製造工程を示し、図９（Ａ）及び図９（Ｂ）と同一符号は同一または相当する部分を示し、２１はレジストを示す。

絶縁性基板１１上に、例えば、タンタル（Ｔａ）からなるゲート電極１２を形成した後（図１０（Ａ））、例えば、ＳｉＯ_２からなるゲート絶縁膜１３を形成する（図１０（Ｂ））。その後、ゲート絶縁膜１３上にソース電極１７及びドレイン電極１８を形成する（
図１０（Ｃ））。なお、ソース電極１７及びドレイン電極１８は、低仕事関数であることが望ましく、例えば、タンタル（Ｔａ）やアルミニウム（Ａｌ）等で形成するのが好ましい。また、タンタル（Ｔａ）やアルミニウム（Ａｌ）よりも、より低い仕事関数の材料である、マグネシウム合金や希土類元素でソース電極１７及びドレイン電極１８を形成してもよい。希土類元素の中では、酸化しにくいイットリウム（Ｙ）、スカンジウム（Ｓｃ）、ガドリニウム（Ｇｄ）等が好適である。

希土類元素によりソース電極１７及びドレイン電極１８を形成する場合は、後述のイッテルビウム（Ｙｂ）からなる希土類元素膜１４を水素化する工程で、イットリウム（Ｙ）、スカンジウム（Ｓｃ）またはガドリニウム（Ｇｄ）の水素化物半導体が形成されないような条件を選ぶ必要がある。例えば、イッテルビウム（Ｙｂ）膜を抵抗加熱蒸着法で２９０ｎｍ形成し、その上面に白金を１０ｎｍ成膜し、３％水素＋９７％アルゴン雰囲気下、２００℃、３０分で処理した場合、ＹｂＨ_２の半導体になり、ガドリニウム（Ｇｄ）をスパッタ法で２８０ｎｍ成膜、その上面に白金を２０ｎｍ成膜し、同じ雰囲気下及び処理条件（即ち、３％水素＋９７％アルゴン雰囲気下、２００℃、３０分）で熱処理を行うと、ＧｄＨ_２の金属になった。従って、ソース電極１７及びドレイン電極１８として、ガドリニウム（Ｇｄ）をスパッタ法で成膜して、希土類膜１４としてイッテルビウム（Ｙｂ）を蒸着法で成膜すれば、電極１７、１８が水素化物半導体にならない条件下で希土類膜１４を半導体化することが可能である。

ソース電極１７及びドレイン電極１８の形成後、レジスト２１を塗布し、チャネル層を得るための希土類元素膜を形成すべき領域のレジスト２１を除去する。即ち、ゲート絶縁膜１３上のソース電極１７及びドレイン電極１８とこれら周辺部を覆う領域のレジストを除去する。その後、イッテルビウム（Ｙｂ）からなる希土類元素膜１４を２００（ｎｍ）成膜し、該希土類元素膜１４上に白金膜２０膜を１０（ｎｍ）成膜し（図１０（Ｄ））、レジスト２１を除去すると、ゲート絶縁膜１３上にチャンネル層形成のための希土類元素膜（イッテルビウム（Ｙｂ）膜）１４と白金膜２０が残り、積層構造体１０３ａが得られる（図１１（Ａ））。

以上の、絶縁性基板１１上に、ゲート電極１２、ゲート電極１２を覆うゲート絶縁膜１３、ゲート絶縁膜１３上に配設されるソース電極１７及びドレイン電極１８を順次形成後、ゲート絶縁膜１２上の、ソース電極１７、ドレイン電極１８及びこれら電極とその周辺部のみを覆う希土類元素膜（イッテルビウム膜）１４、並びに、希土類元素膜（イッテルビウム膜）１４を被覆する白金膜２０を順次形成する工程（工程Ｃ）は、前述の薄膜トランジスター１０２の製造における、絶縁性基板１１上に希土類元素膜１４と水素選択透過膜（白金膜）２０を含む積層膜を有する積層構造体を得る工程Ａに相当する。

その後、上記の工程Ｃを経て得られた積層構造体１０３ａを、爆発限界以下の水素を有する雰囲気（例えば、水素３体積％とアルゴンガス９７体積％の混合ガス）中に置くことで、イッテルビウム（Ｙｂ）からなる希土類元素膜１４はイッテルビウム（Ｙｂ）がイッテルビウム二水素化物（ＹｂＨ_２）に水素化した半導体膜１５になり、薄膜トランジスター１０３が得られる。

なお、かかる他の一例の薄膜トランジスター１０３では、一見、白金膜２０の存在により、ソース電気１７－ドレイン電極１８間でショートが発生するように見えるが、白金の仕事関数は５．７ｅＶと大きく、一方、イッテルビウム（Ｙｂ）の仕事関数は２．６ｅＶと小さく、イッテルビウム二水素化物（ＹｂＨ_２）の仕事関数も小さいため、白金膜２０とイッテルビウム二水素化物（ＹｂＨ_２）半導体膜１５はショットキ－接合となる。そのため、薄膜トランジスター１０３の動作への影響は少ない。また、白金膜２０／イッテルビウム二水素化物（ＹｂＨ_２）半導体膜１５の積層構成は安定であり、このままで、水素
が抜ける心配も少ない。なお、白金（Ｐｔ）／Ｔａ_２Ｏ_５／イッテルビウム二水素化物（ＹｂＨ_２）半導体膜の積層構成にしても問題はなく動作がより安定すると考えられる。

以下、実施例および比較例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例等によって制限を受けるものではなく、上記・下記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。

（実施例１）
試料作製
石英ガラス基板（厚さ０．５ｍｍ）上に厚さ４００ｎｍのＹ膜及び厚さ２０ｎｍのＰｔ膜を順次成膜して試料（試料１：Ｐｔ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板の積層体）を作製した。Ｐｔ膜及びＴｉ膜の成膜はＥＢ蒸着装置で行った。

水素化処理１
アニール炉として真空引き後ガス置換が可能な赤外アニール炉を使用し、３体積％Ｈ_２＋９７体積％Ａｒの水素を含む雰囲気下、室温、１００℃、２００℃、３２５℃でそれぞれ熱処理をした。なお、室温での熱処理は、アニール炉内に試料１をセットし、真空引きし（炉内圧力：５×１０^－４Ｐａ）、水素３体積％とアルゴンガス９７体積％の混合ガスを１５分間流した。１００℃、２００℃、３２５℃での熱処理は、アニール炉を真空引きし（炉内圧力：５×１０^－４Ｐａ）、水素３体積％とアルゴンガス９７体積％の混合ガスを流しながら、予備加熱を１０分行った後、試料１をセットし、真空引きし（炉内圧力：５×１０^－４Ｐａ）、炉内温度を１００℃、２００℃または３２５℃に設定し、水素３体積％とアルゴンガス９７体積％の混合ガスを１５分間流した。

水素化処理２
アニール炉内（炉内温度：室温）に試料１をセットし、真空引きし（炉内圧力：５×１０^－４Ｐａ）、水素３体積％とアルゴンガス９７体積％の混合ガスを９０秒間流した。

（比較例１）
Ｐｔ膜（２０ｎｍ）をＴｉ膜（２０ｎｍ）に変更した以外は実施例１と同様にして試料（試料２：Ｔｉ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）を作製し、実施例１の水素化処理１、２と同様の水素化処理を行った。

（比較例２）
Ｐｔ膜（２０ｎｍ）をＡｕ膜（２０ｎｍ）に変更した以外は実施例１と同様にして試料（試料３：Ａｕ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）を作製し、実施例１の水素化処理１、２と同様の水素化処理を行った。

（比較例３）
Ｐｔ膜（２０ｎｍ）をＮｉ膜（２０ｎｍ）に変更した以外は実施例１と同様にして試料（試料４：Ｎｉ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）を作製し、実施例１の水素化処理１、２と同様の水素化処理を行った。なお、試料４は非特許文献４に記載の既存結果との比較用試料である。

Ｘ線回折装置により、実施例１および比較例１～３に係る試料１～４の水素化処理１、２後のＹ膜のＸ線結晶構造解析を行った。図１～４は試料１～４のそれぞれのＸ線回折チャートである。

図２から試料４（Ｎｉ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）では、室温や１００℃では、半導体相であるＹＨ_３膜はほとんど形成されず、２００℃以上でＹＨ_３膜が形成され、半導体相であるＹＨ_３膜の形成温度は、非特許文献４に記載の既存結果に比べると高いことがわかる。

図３の試料２（Ｔｉ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）ではＴｉの拡散のためか、Ｙ膜の回折ピーク強度が小さくなった。

図４の試料３（Ａｕ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）では半導体相であるＹＨ_３膜のみならず金属相であるＹＨ_２膜の形成も確認されなかった。ただし、Ｙ（００２）面が低角度側にシフトしており、これがＹ膜への水素進入が原因であるなら、水素分子は表面で分解、透過しているものと推察される。

実施例１の図１の試料１（Ｐｔ（２０ｎｍ）／Ｙ（４００ｎｍ）／石英ガラス基板）では、室温で半導体相であるＹＨ_３膜が確認される。

以上の結果と非特許文献４の既存結果とから、室温（ＲＴ）と１００℃での半導体相であるＹＨ_３膜の形成されやすさ比較したものが下記の表１である。

（実施例２）
水素センサー
先ず、平面が６ｍｍ×６ｍｍの正方形で、厚さが０．５ｍｍの非アルカリガラス基板の主面の４つのコーナー部に２ｍｍ角（平面サイスが２ｍｍ×２ｍｍの正方形）の大きさのＡｕ／Ｔａ電極（Ａｕ膜：１００ｎｍ、Ｔａ膜：５０ｎｍ）を形成した。この電極は、レジストを使用したパターンニングを行う必要なく、２ｍｍ角の大きさの孔を開けたハードマスク（メタルマスク）を基板に装着し、Ａｕ膜とＴａ膜をスパッタ法で順次成膜することにより簡単に形成できた。次に、この電極形成に使用したハードマスク（メタルマスク）を外し、４ｍｍ角（平面サイスが４ｍｍ×４ｍｍの正方形）の孔を開けたハードマスク（メタルマスク）を基板に装着し、４ｍｍ角（平面サイスが４ｍｍ×４ｍｍの正方形）の厚さが４００ｎｍのＹ膜を成膜し、その上面に４ｍｍ角（平面サイスが４ｍｍ×４ｍｍの正方形）のＰｔ膜を２０ｎｍ成膜して、Ｐｔ（２０ｎｍ）／Ｙ（４００ｎｍ）の積層膜を得た。かかるＹ膜とＰｔ膜の成膜は、電子ビーム蒸着法により、真空中での連続成膜により行った。こうして得られた積層構造物を、９０秒間、水素３体積％とアルゴンガス９７体積％の混合ガス雰囲気（室温）下に置くことで、Ｙ膜を水素化し、図６（Ａ）（Ｂ）に示す構造の水素センサーを完成させた。

図１２は、上記のＰｔ（２０ｎｍ）／Ｙ（４００ｎｍ）積層膜を、３体積％Ｈ_２＋９７体積％Ａｒ雰囲気下、室温で、９０秒処理した後のＹ膜のＸ線回折チャートである。金属相であるＹＨ_２が主体であり、半導体相であるＹＨ_３が少なく、希土類水素化物金属膜で
あることが分かる。

（実施例３）
薄膜トランジスター
石英ガラス基板（厚さ０．５ｍｍ）上に厚さ２９０ｎｍのＹｂ膜及び厚さ１０ｎｍのＰｔ膜を順次成膜して試料（試料１：Ｐｔ（１０ｎｍ）／Ｙｂ（２９０ｎｍ）／石英ガラス基板（５００ｎｍ）を作製した。その後、アニール炉として真空引き後ガス置換が可能な赤外アニール炉を使用し、水素３体積％とアルゴンガス９７体積％の混合ガス雰囲気下、室温、１００℃、２００℃、２５０℃でそれぞれ熱処理をした。図１３は該試料１のＸ線回折の結果を処理前の結果と共に示す。室温にてイッテルビウム二水素化物（ＹｂＨ_２）が得られ、水素の抜けは無く、安定な構造となっていた。従って、室温プロセスで、絶縁性基板上に、薄膜トランジスターのチャネル層となる希土類水素化物半導体膜を形成できることが確認できた。

１ 希土類水素化物金属膜
２ 白金膜
３ 絶縁性基板
４ 電極
５ 配線
１１ 絶縁性基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ 希土類元素膜
１４’ 希土類水素化物膜
１５ 希土類水素化物半導体（領域）
１６ 希土類水素化物金属（領域）
１７ ソース電極
１８ ドレイン電極
１９ パッシベーション膜
２０ 白金膜
１００ 水素センサー
１０１ スピン流変換素子
１０２ 薄膜トタンジスター

Claims (4)

1. チャネル層が希土類水素化物半導体を含む薄膜トランジスターを製造する方法であって、下記の工程Ａ及び工程Ｂを含むことを特徴とする薄膜トランジスターの製造方法：
   工程Ａ：絶縁性基板上に、
   ゲート電極、
   該ゲート電極を覆うゲート絶縁膜、
   該ゲート絶縁膜上に配設される希土類元素膜、
   該希土類元素膜上に配設されるソース電極及びドレイン電極、
   該希土類元素膜、該ソース電極及び該ドレイン電極を覆うパッシベーション膜、並びに
   該パッシベーション膜を被覆する白金膜
   を順次形成する；
   工程Ｂ：工程Ａを経て得られた積層構造体を水素を含む雰囲気内で熱処理する。
2. 工程Ａに代えて、下記の工程Ｃを有し、工程Ｂが、下記の工程Ｃを経て得られた積層構造体を水素を含む雰囲気内で熱処理する工程に変更された、請求項１記載の方法：
   工程Ｃ：絶縁性基板上に、ゲート電極、該ゲート電極を覆うゲート絶縁膜、該ゲート絶縁膜上に配設されるソース電極及びドレイン電極を順次形成した後、該ゲート絶縁膜上の該ソース電極、該ドレイン電極及びこれら電極の周辺部のみを覆う希土類元素膜、並びに該希土類元素膜を被覆する白金膜を順次形成する。
3. 水素を含む雰囲気が爆発限界以下の量の水素を含む雰囲気である、請求項１または２に記載の方法。
4. 熱処理温度が室温である、請求項１～３のいずれか１項に記載の方法。

Images