TWI514589B - Thin film transistor and display device - Google Patents

Thin film transistor and display device Download PDF

Info

Publication number
TWI514589B
TWI514589B TW102131497A TW102131497A TWI514589B TW I514589 B TWI514589 B TW I514589B TW 102131497 A TW102131497 A TW 102131497A TW 102131497 A TW102131497 A TW 102131497A TW I514589 B TWI514589 B TW I514589B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor layer
film
gate insulating
insulating film
Prior art date
Application number
TW102131497A
Other languages
English (en)
Other versions
TW201427031A (zh
Inventor
Aya Miki
Shinya Morita
Hiroshi Goto
Hiroaki Tao
Toshihiro Kugimiya
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Publication of TW201427031A publication Critical patent/TW201427031A/zh
Application granted granted Critical
Publication of TWI514589B publication Critical patent/TWI514589B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13069—Thin film transistor [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Description

薄膜電晶體及顯示裝置
本發明係關於使用於液晶顯示器或有機EL(電致發光)顯示器等顯示裝置的薄膜電晶體(TFT)，及具備該薄膜電晶體的顯示裝置。
非晶質(amorphous)氧化物半導體，與泛用的非晶質矽(a-Si)相比，具有高的載體移動度(也被稱為電場效果移動度，以下亦簡稱為「移動度」)，光學能帶間隙大，可以在低溫成膜，所以被期待著適用於要求大型/高解析度/高速驅動的次世代顯示器，或者在耐熱性低的樹脂基板上之適用(專利文獻1等)。
氧化物半導體之中，特別以銦、鎵、鋅、及氧所構成的非晶質氧化物半導體(In-Ga-Zn-O，以下亦稱為「IGZO」)具有非常高的載體移動度，所以適合使用。例如在非專利文獻1及2，揭示著把In：Ga：Zn=1.1：1.1：0.9(原子百分比)之氧化物半導體薄膜用於薄膜電晶體(TFT)之半導體層(活性層)者。
把氧化物半導體作為薄膜電晶體之半導體層 使用的場合，不僅要求載體濃度(移動度)高，而且要求TFT的開關特性(電晶體特性、TFT特性)優異。具體而言，要求著(1)開電流(對閘極電極與汲極電極施加正電壓時之最大汲極電流)要高，(2)關電流(對閘極電極施加負電壓，對汲極電極施加正電壓時之汲極電流)低，(3)SS值(Subthreshold Swing，使汲極電流提高10倍所必要的閘極電壓)要低，(4)閾值電壓(對汲極電極加正電壓，對閘極電極加正或負電壓時汲極電流開始流動的電壓)不隨時間改變而維持安定，(5)移動度高，等等。
進而，使用IGZO等氧化物半導體層的TFT，被要求對於電壓施加或光照射等應力(stress)的耐性(應力耐性)優異。例如，被指出了在對閘極電極繼續施加電壓時，或是繼續照射在半導體層發生吸收的藍色帶的光時，在薄膜電晶體的閘極絕緣膜與半導體層界面會有電荷被捕捉，由半導體層內部的電荷的變化，而閾值電壓往負側大幅變化(偏移)，因此，使得TFT的開關特性改變。光照射或是電壓施加導致的應力(stress)使得開關特性改變的話，會招致顯示裝置自身的可信賴性的降低。
此外，於有機EL(電致發光)顯示器也同樣，會有來自發光層的漏光被照射於半導體層，使閾值電壓等的數值發生差異的問題產生。
如此般特別是閾值電壓的偏移，會招致具備TFT的液晶顯示器或有機EL顯示器等顯示裝置自身的可 信賴性降低，所以應力(stress)耐性的提高(施加應力(stress)前後的變化量要少)受到強烈的期待。
作為改善TFT的電氣特性的技術，例如可以舉出專利文獻2。於專利文獻2，揭示著與形成通道區域的氧化物半導體層相接的絕緣層(包含閘極絕緣層)的氫濃度減低至未滿6×1020 atoms/cm3 ，抑制氫往氧化物半導體層的擴散之技術。氫擴散到氧化物半導體層的話，氧化物半導體層內的載體變成過剩，因此閾值電壓會往負方向變動，即使在未對閘極電極施加電壓的狀態(Vg=0V)也會有汲極電流流過(常開，Normally On)會成為電氣特性不良的電晶體。對此在專利文獻2，記載著：使與氧化物半導體層相接的絕緣層，藉由使其成為減低氫濃度的氧化物絕緣層而抑制氫往氧化物半導體層的擴散，由絕緣層對氧化物半導體層的缺陷供給氧，所以電晶體的電氣特性變得良好。於專利文獻2，記載著為了發揮那樣的效果必須要把絕緣層中的氫濃度減低至未滿6×1020 atoms/cm3 。此外，也記載著以電漿CVD法形成這樣的減低氫濃度的絕緣層的場合，作為堆積性氣體選擇分子構造不含氫的氣體而使用(亦即，不使用通常利用的SiH4 而使用SiF4 )是不可或缺的。然而，在前述專利文獻2，針對應力耐性的提高(特別是對於光或偏壓應力的閾值電壓變化的減低)則是完全未加以留意。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-108873號公報
[專利文獻2]日本特開2012-9845號公報
[非專利文獻]
[非專利文獻1]固體物理，VOL44、P621 (2009)
[非專利文獻2]Nature、VOL432、P488 (2004)
本發明係有鑑於前述情形而完成的發明，其目的在於具備氧化物半導體層薄膜的薄膜電晶體，提供對於光或偏壓應力等的閾值電壓的變化量很小而耐應力性優異的薄膜電晶體，以及具備薄膜電晶體的顯示裝置。
可以解決前述課題之本發明之薄膜電晶體，要旨係具備：閘極電極、用於通道層的二層以上的氧化物半導體層、供保護氧化物半導體層的表面之蝕刻停止層、源極/汲極電極、以及被配置於閘極電極與通道層之間的閘極絕緣膜之薄膜電晶體；構成與前述閘極絕緣膜直接接觸的前述氧化物半導體層的金屬元素，係以In、Zn、及Sn構成，同時與前述氧化物半導體層直接接觸的前述閘極絕緣膜中的氫濃度被控制為4原子百分比(原子%)以 下者。
於本發明之較佳的實施型態，前述閘極絕緣膜，具有單層構造，或二層以上的層積構造，具有前述層積構造的場合，與前述氧化物半導體層直接接觸的層中的氫濃度被控制在4原子百分比以下。
於本發明之較佳的實施型態，與前述閘極絕緣膜直接接觸的氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕、及〔Sn〕時，滿足以下的關係：15≦〔In〕≦35、50≦〔Zn〕≦60、15≦〔Sn〕≦30者，且與前述源極/汲極電極直接接觸的氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕、〔Sn〕及〔Ga〕時，滿足以下的關係：10≦〔In〕≦20、30≦〔Zn〕≦40、5≦〔Sn〕≦15、35≦〔Ga〕≦50。
於本發明，也包含具備前述任一記載之薄膜電晶體的顯示裝置。
根據本發明的話，可以使與氧化物半導體層直接接觸的閘極絕緣膜中的氫濃度減低至適切的範圍，所以可以提供開關特性及應力耐性優異的(具體而言，負偏 壓施加前後的閾值電壓的偏移量很少是理所當然的，而光照射極負偏壓施加前後的閾值電壓的偏離量很少)薄膜電晶體。使用本發明的薄膜電晶體的話，可得可信賴性高的顯示裝置。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
5‧‧‧源極/汲極電極
6‧‧‧保護膜(絕緣膜)
7‧‧‧接觸孔
8‧‧‧透明導電膜
9‧‧‧蝕刻停止層
圖1係供說明本發明的薄膜電晶體之概略剖面圖。
本案發明人等，為了提供使由特定金屬元素構成的氧化物半導體層用於TFT的活性層時之應力耐性(施加負偏壓前後，以及光照射加上施加負偏壓前後的閾值電壓的偏移量很少)優異的薄膜電晶體而反覆地檢討改進。結果，徹底查明了只要使與氧化物半導體層直接接觸的閘極絕緣膜中的氫濃度減低到適切的範圍內，就可以達成所期待的目的。此外，發現著這樣的閘極絕緣膜，只要把以電漿CVD法形成至少與氧化物半導體層直接接觸的閘極絕緣膜時的條件(例如，溫度、成膜功率密度、作為堆積氣體之SiH4 對N2 O的流量比)予以適切的控制即可，從而完成本發明。
亦即，本發明之薄膜電晶體，特徵係具備：閘極電極、用於通道層的二層以上的氧化物半導體層、供保護氧化物半導體層的表面之蝕刻停止層、源極/汲極電 極(亦稱為「S/D電極」)、以及被配置於閘極電極與通道層之間的閘極絕緣膜之薄膜電晶體；構成與閘極絕緣膜直接接觸的氧化物半導體層的金屬元素，係以In、Zn、及Sn構成，同時與氧化物半導體層直接接觸的閘極絕緣膜中的氫濃度被控制為4原子百分比(原子%)以下者。
於本說明書，〔In〕、〔Zn〕、〔Sn〕、〔Ga〕意味著In、Zn、Sn、Ga對於除氧(O)以外的所有金屬元素(In、Zn、Sn，有時也包含Ga)之個別含量(原子百分比)。
於本說明書，所謂「應力耐性優異」，意味著以後述之實施例記載的方法，分別進行2小時(A)對閘極電極施加負偏壓的應力施加試驗(NBTS)，以及(B)對試料照射白色光，同時持續對閘極電極施加負偏壓的應力施加試驗(LNBTS)時，滿足以下的要件。
(A)針對NBTS，應力施加試驗前後的閾值電壓(Vth)的偏移量△Vth(絕對值)未滿5.0V
(B)針對LNBTS，應力施加試驗前後的閾值電壓(Vth)的偏移量△Vth(絕對值)未滿5.0V，SS值未滿0.55V/decade，而且應力施加試驗前後的開電流(Ion)的變化量△Ion(絕對值)未滿10%
這些測定方法，詳述於後述的實施例之欄。
又，於前述之專利文獻2，也揭示了減低閘極絕緣層中的氫濃度以謀求電器特性改善的技術，但與本發明相較，有以下幾點不同。
首先，在本發明，所欲解決的課題如前所述是在於提供應力施加前後的閾值電壓變化量很少的應力耐性優異的薄膜電晶體，而在專利文獻2，雖有關於閾值電壓的記載，但沒有關於提高應力耐性的記載。根據本案發明人等檢討的結果，判明了藉由減低閘極絕緣膜的氫量可以提高負偏壓應力耐性(NBTS)。進而，判明了藉由減低閘極絕緣膜的氫量，對前述NBTS附加光照射之負偏壓加上光照射應力耐性(LNBTS)也提高。這些知識見解在專利文獻2並沒有記載。
此外，二者相較，嚴密地說其閘極絕緣層中的氫濃度的範圍也有所不同。這是因為為了得到閘極絕緣層之二者的成膜方法不同的緣故(詳見後述)。亦即，如前所述在專利文獻2，作為堆積氣體，不使用閘極絕緣層成膜時通常使用的SiH4 ，而藉由選擇使用通常不使用的SiF4 ，而使閘極絕緣層中的氫濃度顯著降低至未滿6×1020 atoms/cm3 (=未滿0.667原子%)。相對於此，在本發明，以使用通常被使用在閘極絕緣膜的成膜的SiH4 為前提，藉由適切地控制氣體的流量比、溫度、成膜功率密度等而把閘極絕緣層中的氫濃度減低到4原子百分比以下。如專利文獻2那樣極端地減低氫量的話，閘極絕緣層成膜時的成膜溫度會變得過高，或是投入功率變得過高，使得成膜速率變得極端遲緩，會增加TFT製造的生產節拍時間，所以並不適切。因此，由實用化的觀點來看，本發明之閘極絕緣層中的氫濃度的下限，以超過專利文獻2的上 限(未滿0.667原子百分比)之(0.667原子百分比以上)為較佳。
以下，參照圖1同時詳細說明本發明之薄膜電晶體(TFT)及較佳的製造方法。但試圖1為供說明相關於本發明的TFT的較佳之一實施型態的概略剖面圖，本發明之範圍並不為此圖所限定。例如，在圖1，顯示底閘型之TFT，但是不以此為限，由基板側起依序，於氧化物半導體層之上依此序具備閘極絕緣膜與閘極電極的頂閘型TFT亦可。
如圖1所示，本實施型態的TFT，於基板1上依序被形成閘極電極2及閘極絕緣膜3，於閘極絕緣膜3之上被形成氧化物半導體層4。於氧化物半導體層4上被形成源極/汲極電極5，於其上被形成保護膜(絕緣膜)6，透過接觸孔7透明導電膜8被導電連接於汲極電極5。此外，於氧化物半導體層4之上，被形成供保護氧化物半導體層4的表面之蝕刻停止層9。
首先，準備基板。使用於本發明的基板1，只要是通常使用於顯示裝置的領域者即可，沒有特別限定，例如，可以舉例出無鹼玻璃、蘇打玻璃等。這些之中較佳者為無鹼玻璃。
接著，於基板1之上形成閘極電極2。閘極電極2的種類沒有特別限定，可以使用於本發明的技術領域被泛用者。具體而言，可以較佳地使用電阻率低的鋁或銅之金屬，或耐熱性高的Mo、Cr、Ti等高融點金屬，或者 這些的合金。形成閘極電極2的方法也沒有限定，可以採用通常使用的方法。
其次，形成閘極絕緣膜3。閘極絕緣膜3，係被配置於閘極電極2，與作為通道層使用的氧化物半導體層4之間。接著，在本發明，特徵為與前述氧化物半導體層直接接觸的閘極絕緣膜3中的氫濃度被控制於4原子百分比以下。根據本案發明人等的實驗結果，判明了藉由控制與氧化物半導體層4連接界面的閘極絕緣膜3中的氫量，可以顯著提升對於偏壓應力，以及光加上負偏壓應力的耐性(參照後述之實施例)。
又，閘極絕緣膜3，亦可以單層構成，亦可以二層以上的層積來構成。層積構造的層數沒有特別限定，但考慮生產性、加工性等，大致上以層積3層以下為佳。
閘極絕緣膜3具有層積構造的場合，只要把與氧化物半導體層4直接接觸的層中的氫濃度控制在4原子百分比以下即可，不直接接觸的層中的氫濃度不特別限定。
由提高應力耐性的觀點來看，閘極絕緣膜3中的氫濃度越小越好，較佳者為3.5原子百分比以下，更佳者為3原子百分比以下。閘極絕緣膜3中的氫濃度的下限，由前述特性的觀點來看沒有特別限定，但考慮到後述的閘極絕緣膜3的成膜方法的話，以超過專利文獻2的上限(未滿0.667原子百分比)為佳(0.667原子百分比以上)。
於本發明，閘極絕緣膜中的氫濃度，可以藉由適切地控制電漿CVD法之成膜條件而減低至特定範圍。
具體而言，首先把成膜時的溫度大致控制在250℃以上為較佳。如在後述的實施例所實證的，成膜時的溫度低於250℃的話，無法充分減低氫濃度，應力耐性會降低。這據推測是成膜溫度低下導致形成的膜的密度降低，SiO2 膜中的Si-H鍵結增加的緣故。更佳的成膜溫度為270℃以上，更佳者為300℃以上。又，其上限，考慮到使用的裝置的上限溫度等的話，大致上以控制在450℃以下為佳。
此外，成膜時的功率密度，大致以控制在0.6W/cm2 以上為較佳。如在後述的實施例所實證的，成膜時的功率密度大致上低於0.6W/cm2 的話，無法充分減低氫濃度，應力耐性會降低。這推測是因為成膜功率密度太低的話，膜密度降低，Si-H鍵結被導入膜中所致。較佳的成膜功率密度為0.66W/cm2 以上，更佳的成膜功率密度為0.7W/cm2 以上。
此外，成膜時的氣體，以SiH4 對N2 O儘可能地少，亦即，使以SiH4 /N2 O表示的流量比(體積比)為一定值以下為較佳。此流量比高的場合，會見到SiO2 的膜密度降低，應該是含有很多Si-H鍵結的緣故。
前述以外的成膜條件，沒有特別限制，可以採用一般進行的條件。
例如氣壓，作為放電安定進行的程度的氣壓，大致上控制在50~300Pa為佳。
藉由前述方法形成的閘極絕緣膜3，以矽氧化膜(SiO2 )為主，其他，在膜中的氫含量不增加的範圍含有Si-N鍵結亦可。
例如，以SiO2 為代表的矽氧化膜(SiOx )呈現緻密且良好的絕緣特性，但有成膜速度遲緩的缺點。在此，藉由層積成膜速度比較快的SiNx 膜與SiOx 膜而構成閘極絕緣膜3，可以謀求絕緣特性與生產性的兼顧。在此場合，為了確保絕緣特性，SiNx 膜的厚度，對SiOx 膜的厚度以50倍以下為佳，25倍以下為更佳。
其次，於閘極絕緣膜3之上形成氧化物半導體層4。此氧化物半導體層4，通常被前述閘極絕緣膜3與源極/汲極電極(S/D電極)5夾住。於本發明，與閘極絕緣膜3直接接觸的氧化物半導體層(以下，亦稱為「閘極絕緣膜側氧化物半導體層」)4的金屬元素係以In、Zn及Sn構成(氧化物半導體層=IZTO)。
前述金屬元素的作用概略說明如下。
首先，In具有增多載體提高移動度的作用。但是，In量變多時，除了載體過多而導體化以外，對於應力的安定性會降低。
Sn具有提高濕式蝕刻性等，氧化物半導體層之耐藥液性的作用。但是，Sn量變多時，蝕刻加工性會降低。
Zn被認為是對於非晶構造的安定化有所貢獻，對於應力的安定性提高也有所貢獻。但是Zn量變多時，氧化物半導體薄膜會結晶化，或是在蝕刻時產生殘渣。
氧化物半導體層4，以二層以上的層積構成。層積構造的層數沒有特別限定，考慮生產性、加工性等，大致上以3層以下為佳，二層為更佳。
構成閘極絕緣膜側氧化物半導體層以外的各層的金屬原子，沒有特別限制。通常，閘極絕緣膜側氧化物半導體層以外的各層，以含有前述In、Zn、及Sn而被構成為佳。
特別是與源極/汲極電極(S/D電極)5直接接觸的氧化物半導體層(以下亦稱為「S/D電極側氧化物半導體層」)，以與前述In、Zn、Sn一起含有Ga為佳。藉此可以更進一步提高應力耐性。
Ga除了減低氧缺損，使氧化物半導體層的非晶構造安定化以外，具有提高應力耐性(特別是對光加上負偏壓應力的耐性)的作用。但是，Ga量變多時，移動度會降低。
構成氧化物半導體層4的各金屬原子的較佳的金屬比〔各金屬元素對除氧以外所有金屬元素之較佳的含量(原子百分比)〕，以可得到良好的TFT特性的方式來適宜，適切的控制為較佳。
具體而言，前述閘極絕緣膜側氧化物半導體 層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕、及〔Sn〕時，以滿足以下的關係為佳。藉此，可以有效地發揮前述各元素之較佳的作用。
15≦〔In〕≦35(較佳為15≦〔In〕≦25)
50≦〔Zn〕≦60
15≦〔Sn〕≦30
此外，前述S/D電極側氧化物半導體層，各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕、〔Sn〕及〔Ga〕時，以滿足以下的關係為佳。藉此，可以有效地發揮前述各元素之較佳的作用。
10≦〔In〕≦20
30≦〔Zn〕≦40
5≦〔Sn〕≦15
35≦〔Ga〕≦50
氧化物半導體層4之較佳的膜厚(合計膜厚)，大致為10nm以上，200nm以下。
氧化物半導體層4，藉由使用與薄膜相同組成的濺鍍靶之DC濺鍍法或RF濺鍍法來成膜為較佳。或者是藉由使用複數種類的濺鍍靶之共濺鍍法來成膜亦可。
濕式蝕刻氧化物半導體層4之後，進行圖案化。於圖案化之後，為了改善氧化物半導體層4之膜質，例如進行溫度：250~350℃(較佳為300~350℃)，時 間：15~120分鐘(較佳為60~120分鐘)之條件進行熱處理(預退火)亦可。藉此，電晶體特性之開電流及電場效果移動度會上升，提高電晶體性能。
其次，為了保護氧化物半導體層4的表面(S/D電極側氧化物半導體層的表面)，形成蝕刻停止層9。蝕刻停止層9，目的在於防止在濕式蝕刻源極．汲極電極(S/D電極)5時，氧化物半導體層4被蝕刻受到損傷，於氧化物半導體層4的表面產生缺陷而使電晶體特性降低而形成的。蝕刻停止層9的種類沒有特別限定，例如可舉出SiO2 等絕緣膜。蝕刻停止層9，藉由電漿CVD法等成膜以及圖案化，以保護通道表面的方式形成。
接著，為了取得氧化物半導體層4，與接著形成的源極/汲極電極5之接觸，施以光微影法以及乾式蝕刻進行電極形成用的圖案化。
其次，形成源極/汲極電極5。使用於本發明的源極/汲極電極5的種類沒有特別限定，可以使用被泛用者。例如與閘極電極同樣，使用Al、Mo或Cu等金屬或合金亦可，如後述之實施例那樣使用純Mo亦可。
作為源極/汲極電極5的形成方法，例如可以藉由磁控管濺鍍法形成金屬薄膜後，藉由光微影法圖案化，進行濕式蝕刻形成電極。
作為源極/汲極電極5的其他的形成方法，例如可以舉出藉由磁控管濺鍍法形成金屬薄膜後，藉由掀離(lift-off)法來形成的方法。根據此方法的話，可以不進 行濕式蝕刻而加工電極。
其次，於氧化物半導體層4之上形成保護膜(絕緣膜)6。保護膜6，例如可以藉由CVD法成膜。又，氧化物半導體層4的表面(S/D電極側氧化物半導體層的表面)，會因為CVD導致的電漿損傷而容易導體化(推測應該是在氧化物半導體表面所產生的氧缺陷成為電子供給者的緣故)，所以在形成保護膜6之前進行N2 O電漿照射亦可。N2 O電漿照射的條件，可以採用下列文獻所記載的條件。
J.Park等人，Appl.Phys.Lett.,93,053505(2008)。
其次，藉由光微影法、及乾式蝕刻，於保護膜6形成接觸孔7後，形成透明導電膜8。透明導電膜8的種類沒有特別限定，可以使用ITO等通常使用者。
於本發明，也包含了具備前述TFT之顯示裝置。作為顯示裝置，例如可以舉出液晶顯示器，有機EL顯示器等。
本專利申請案係根據2012年8月31日在日本提出申請之特願2012-192666號，及2013年4月26日在日本提出申請之特願2013-094087號申請案而主張優先權之利益。2012年8月31日申請之日本特願2012-192666號，及2013年4月26日申請之日本特願2013-094087號申請案的說明書的所有內容，供本發明參考而援用。
[實施例]
以下，舉出實施例更具體說明本發明，但本發明並不受限於下列實施例，在適合前述/後述的要旨之範圍加上變更而實施，這些也都包含於本發明的技術範圍。
實施例1
如以下所述製作圖1所示的TFT(氧化物半導體層4為二層)，評估其應力耐性等。但是，在本實施例，未成膜圖1的透明導電膜8。
首先，於玻璃基板1(康寧公司製造之「Eagle2000」、直徑100mm×厚度0.7mm)上，依序形成作為閘極電極2之Mo薄膜100nm，以及作為閘極絶縁膜3之SiO2 膜250nm。
閘極電極2使用純Mo之濺鍍靶，藉由DC濺鍍法形成。濺鍍條件為成膜溫度：室溫、成膜功率密度：3.8W/cm2 、運載氣體：Ar、成膜時之氣壓：2mTorr、Ar氣流量：20sccm。
閘極絕緣膜3，使用電漿CVD法，以運載氣體：SiH4 與N2 O之混合氣體進行了成膜。詳細地說，在本實施例，作為CVD裝置的電極使用8英吋的圓形電極(面積314cm2 )，成膜時的溫度、功率、前述氣體之流量比(體積比)，如表1所示使其改變而形成了單層的閘極絕緣膜3。氣壓為133Pa(一定)(於表未顯示)。
其次，使用以能夠形成該氧化物薄膜的方式調整的濺鍍靶，藉由以下條件之濺鍍法形成了表1所示的組成的閘極絕緣膜側氧化物半導體層(膜厚10nm)。
濺鍍裝置：(股)ULVAC製造之「CS-200」
基板溫度：室溫
氣壓：1mTorr
氧分壓：100×O2 /(Ar+O2 )=4體積%
成膜功率密度：2.55W/cm2
其次，使用以能夠形成該氧化物薄膜的方式調整的濺鍍靶，藉由以下條件之濺鍍法形成了表1所示的組成的S/D電極側氧化物半導體層(膜厚30nm)。
濺鍍裝置：(股)ULVAC製造之「CS-200」
基板溫度：室溫
氣壓：1mTorr
氧分壓：100×O2 /(Ar+O2 )=4體積%
成膜功率密度：2.55W/cm2
如此得到的絕緣膜側氧化物半導體層的金屬元素之各含量與S/D電極側氧化物半導體層的金屬元素之各含量，分別使用在Si基板上形成100nm與前述相同組成的薄膜之試料，藉由XPS(X-ray Photoelectron Spectroscopy)法進行了分析。詳細地說，以Ar離子濺鍍由最表面起5nm程度的深度為止的範圍，以下述條件進行了分析。
X線源：Al Kα
X線輸出：350W
光電子取出角：20°
如前所述地進行而形成氧化物半導體層4(絕緣膜側氧化物半導體層及S/D電極側氧化物半導體層)之後，藉由光微影法及濕式蝕刻進行了圖案化。作為濕式蝕刻液，使用氧化物半導體用的草酸系濕式蝕刻液之關東化學製造的「ITO-07N」。
如前所述進行而將氧化物半導體層4圖案化後，為了提高氧化物半導體層的膜質，進行了預退火處理。預退火處理，是在水蒸氣中，大氣壓下，在350℃進行60分鐘。
其次，為了保護氧化物半導體層4的表面，形成由SiO2 所構成的蝕刻停止層9(膜厚100nm)。詳細地說，使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來成膜。在本實施例，作為運載氣體使用以氮氣稀釋的N2 O以及SiH4 之混合氣體，以下述的條件進行了成膜。
成膜溫度：230℃
氣壓：133Pa
成膜功率密度：1.1W/cm2
SiH4 /N2 O之流量比(體積比)：0.04
接著，對於形成的蝕刻停止層9，為了取得氧化物半導體層4與源極/汲極電極5之接觸，進行光微影法之後，藉由反應離子蝕刻法(RIE)，進行電極形成用 的圖案化。
其次，使用純Mo，藉由DC濺鍍法形成源極/汲極電極5。具體而言，與前述之閘極電極同樣進行，形成源極/汲極電極用Mo薄膜(膜厚100nm)之後，以光微影法進行源極/汲極電極的圖案化。
如此進行形成源極/汲極電極5後，供保護氧化物半導體層之用，形成保護膜6。作為保護膜6，使用SiO2 (膜厚100nm)與SiN(膜厚150nm)之層積膜(合計膜厚250nm)。前述SiO2 與SiN之形成，係使用SAMCO(音譯)製造的「PD-220NL」，使用電漿CVD法來進行。在本實施例，依序形成SiO2 膜與SiN膜。於SiO2 膜之形成使用N2 O及SiH4 之混合氣體，於SiN膜之形成使用SiH4 、N2 、NH3 之混合氣體。任一場合都使成膜功率密度為0.32W/cm2 ，成膜溫度為150℃。
其次，藉由光微影法，及乾式蝕刻，於保護膜6形成電晶體特性評估用探針法之用的接觸孔，得到圖1之TFT。
針對如此進行所得到的各TFT，如以下所述進行而評估了應力耐性。
(1)施加負偏壓的應力耐性(NBTS)的評估
在本實施例，進行了對閘極電極施加負偏壓之應力施加試驗。應力施加條件如下。
‧源極電壓：0V
‧汲極電壓：10V
‧閘極電壓：-20V
‧基板溫度：60℃
‧應力施加時間：2小時
在本實施例，2小時的應力施加之閾值電壓的變動值為閾值電壓偏移量△Vth，於NBTS把△Vth<5.0V者判定為合格。
(2)施加光照射加上負偏壓的應力耐性(LNBTS)的評估
在本實施例，模擬實際的液晶面板驅動時的環境(應力)，進行了對試料照射光(白色光)同時對閘極電極持續施加負偏壓的應力施加試驗。應力施加條件如下。光源模擬液晶顯示器的背光，使用白色LED。
‧源極電壓：0V
‧汲極電壓：10V
‧閘極電壓：-20V
‧基板溫度：60℃
‧應力施加時間：2小時
‧光源：白色LED(PHILIPS公司製造之LED LXHL-PW01)25000nit
在本實施例，2小時的應力施加之閾值電壓的變動值為閾值電壓偏移量△Vth，於LNBTS把△Vth<5.0V者判定為合格。
(3)SS值之測定
SS值，是供使汲極電流增加10倍所比藥的閘極電壓的最小值。在本實施例，測定進行前述(2)的應力試驗(LNBTS)時之SS值，把SS值<0.55V/decade者判定為合格。
(4)開電流(△Ion)之測定
開電流(△Ion)，是指閘極電壓為30V的汲極電流下，使電晶體為打開狀態時的電流值。在本實施例，分別測定前述(2)之應力試驗(LNBTS)前後的開電流，在應力試驗前後，把其變化量△Ion(絕對值)未滿10%者判定為合格(A)，10%以上者判定為不合格(B)。
這些結果整理顯示於表1。各表之氣體流量比(體積比)是以N2 O為100時之SiH4 之比。
又，各表的最右欄設有「判定」欄，把滿足前述特性之全部者標為「A」，有任何一項未滿足者賦予「B」。
由表1可如下述般進行考察。
於表1，作為絕緣膜側氧化物半導體層使用IZTO，作為S/D電極側氧化物半導體層使用IGZTO，顯示改變各層的各金屬元素的比率與閘極絕緣膜的成膜條件(溫度、成膜功率密度、氣體流量比)時的結果。
其結果，控制閘極絕緣膜成膜時之溫度為250℃以上，成膜功率密度為0.7W/cm2 以上，氣體流量比(SiH4 /N2 O)為0.04以下之No.1~5、7~11、13，都因為閘極絕緣膜中的氫濃度被減低到特定範圍，所以於任一應力是嚥下都得到良好的特性。此外，這些的移動度均高達6cm2 /Vs以上(移動度的結果未顯示於表中)。
相對於此，閘極絕緣膜成膜時之成膜功率密度，不滿足本發明的較佳條件的場合，無法完全兼具所期待的特性(應力耐性)(No.6、12)。
1‧‧‧基板
3‧‧‧閘極絕緣膜
4‧‧‧氧化物半導體層
6‧‧‧保護膜(絕緣膜)
9‧‧‧蝕刻停止層

Claims (3)

  1. 一種薄膜電晶體，其特徵為係依序包含：閘極電極、閘極絕緣膜、二層以上的氧化物半導體層、供保護前述氧化物半導體層的表面之蝕刻停止層、源極/汲極電極之薄膜電晶體；或者是依序包含：閘極絕緣膜、閘極電極、二層以上的氧化物半導體層、供保護前述氧化物半導體層的表面之蝕刻停止層、源極/汲極電極之薄膜電晶體；構成與前述閘極絕緣膜接觸的前述氧化物半導體層的金屬元素，係以In、Zn、及Sn構成，同時在各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕及〔Sn〕時，滿足15≦〔In〕≦35、50≦〔Zn〕≦60、15≦〔Sn〕≦30之關係，且與前述源極/汲極電極直接接觸的氧化物半導體層，在各金屬元素對除了氧以外之全金屬元素的含量(原子百分比)分別為〔In〕、〔Zn〕、〔Sn〕及〔Ga〕時，滿足10≦〔In〕≦20、30≦〔Zn〕≦40、5≦〔Sn〕≦15、35≦〔Ga〕≦50之關係，而且與前述氧化物半導體層接觸的前述閘極絕緣膜中的氫濃度被控制為4原子百分比(原子%)以下。
  2. 如申請專利範圍第1項之薄膜電晶體，其中前述閘極絕緣膜，具有單層構造，或二層以上的層積 構造，具有前述層積構造的場合，與前述氧化物半導體層直接接觸的層中的氫濃度被控制在4原子百分比以下。
  3. 一種顯示裝置，其特徵為具備申請專利範圍第1或2項之薄膜電晶體。
TW102131497A 2012-08-31 2013-08-30 Thin film transistor and display device TWI514589B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012192666 2012-08-31
JP2013094087 2013-04-26

Publications (2)

Publication Number Publication Date
TW201427031A TW201427031A (zh) 2014-07-01
TWI514589B true TWI514589B (zh) 2015-12-21

Family

ID=50183678

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102131498A TWI536579B (zh) 2012-08-31 2013-08-30 Thin film transistor and display device
TW102131497A TWI514589B (zh) 2012-08-31 2013-08-30 Thin film transistor and display device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102131498A TWI536579B (zh) 2012-08-31 2013-08-30 Thin film transistor and display device

Country Status (6)

Country Link
US (2) US9449990B2 (zh)
JP (2) JP6134230B2 (zh)
KR (2) KR101758538B1 (zh)
CN (2) CN104584200B (zh)
TW (2) TWI536579B (zh)
WO (2) WO2014034873A1 (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP2014175503A (ja) * 2013-03-08 2014-09-22 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタおよび表示装置
TWI545777B (zh) 2014-01-15 2016-08-11 Kobe Steel Ltd Thin film transistor
CN104167449B (zh) * 2014-08-05 2017-09-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
JP7384777B2 (ja) * 2019-12-16 2023-11-21 株式会社神戸製鋼所 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
US11710790B2 (en) 2020-05-29 2023-07-25 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array channel regions
US11695073B2 (en) 2020-05-29 2023-07-04 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array gate structures
DE102021101243A1 (de) * 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherblock-kanalregionen
DE102020127831A1 (de) 2020-05-29 2021-12-02 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherarray-gatestrukturen
US11729987B2 (en) 2020-06-30 2023-08-15 Taiwan Semiconductor Manufacturing Company, Ltd. Memory array source/drain electrode structures
US11640974B2 (en) * 2020-06-30 2023-05-02 Taiwan Semiconductor Manufacturing Co., Ltd. Memory array isolation structures
JP6897897B1 (ja) * 2021-02-08 2021-07-07 凸版印刷株式会社 薄膜トランジスタ、および薄膜トランジスタの製造方法
CN115863175A (zh) * 2022-12-30 2023-03-28 西湖大学 氧化物半导体薄膜及其制备方法、薄膜晶体管、显示器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208079A (en) * 2009-12-17 2012-02-16 Semiconductor Energy Lab Semiconductor device, measurement apparatus, and measurement method of relative permittivity
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板
TW201232787A (en) * 2010-12-28 2012-08-01 Idemitsu Kosan Co Laminate structure including oxide semiconductor thin film layer, and thin film transistor

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101902048B1 (ko) 2001-07-17 2018-09-27 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟 및 투명 도전막
WO2007026783A1 (ja) 2005-09-01 2007-03-08 Idemitsu Kosan Co., Ltd. スパッタリングターゲット、透明導電膜及び透明電極
JP4933756B2 (ja) 2005-09-01 2012-05-16 出光興産株式会社 スパッタリングターゲット
KR101080527B1 (ko) 2005-09-20 2011-11-04 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 투명 도전막 및 투명 전극
US8304359B2 (en) 2005-09-27 2012-11-06 Idemitsu Kosan Co., Ltd. Sputtering target, transparent conductive film, and transparent electrode for touch panel
JP5358891B2 (ja) 2006-08-11 2013-12-04 日立金属株式会社 酸化亜鉛焼結体の製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP5213458B2 (ja) 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
CN102132414B (zh) * 2008-08-27 2013-05-22 出光兴产株式会社 场效应型晶体管、其制造方法和溅射靶
KR101254906B1 (ko) 2008-12-12 2013-04-18 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
TWI529942B (zh) 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
JP5620179B2 (ja) 2009-07-27 2014-11-05 株式会社神戸製鋼所 配線構造およびその製造方法、並びに配線構造を備えた表示装置
CN102473732B (zh) * 2009-07-27 2015-09-16 株式会社神户制钢所 布线结构以及具备布线结构的显示装置
JP5690063B2 (ja) * 2009-11-18 2015-03-25 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系酸化物焼結体スパッタリングターゲット及び薄膜トランジスタ
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
JP2012124446A (ja) 2010-04-07 2012-06-28 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2012033854A (ja) 2010-04-20 2012-02-16 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
WO2011145484A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8441010B2 (en) * 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5718072B2 (ja) 2010-07-30 2015-05-13 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN107947763B (zh) * 2010-08-06 2021-12-28 株式会社半导体能源研究所 半导体集成电路
KR20130099074A (ko) * 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
JP2012094853A (ja) 2010-09-30 2012-05-17 Kobe Steel Ltd 配線構造
JP2012099661A (ja) 2010-11-02 2012-05-24 Idemitsu Kosan Co Ltd 酸化物半導体の製造方法
JP2012119664A (ja) 2010-11-12 2012-06-21 Kobe Steel Ltd 配線構造
JP5651095B2 (ja) 2010-11-16 2015-01-07 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012164963A (ja) * 2010-11-26 2012-08-30 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP2013070010A (ja) 2010-11-26 2013-04-18 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
KR20130097809A (ko) * 2010-12-28 2013-09-03 가부시키가이샤 고베 세이코쇼 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP5750063B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP5750065B2 (ja) 2011-02-10 2015-07-15 株式会社コベルコ科研 酸化物焼結体およびスパッタリングターゲット
JP2012180248A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP5766467B2 (ja) * 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP2012180247A (ja) 2011-03-02 2012-09-20 Kobelco Kaken:Kk 酸化物焼結体およびスパッタリングターゲット
JP2013153118A (ja) 2011-03-09 2013-08-08 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物、上記酸化物を備えた薄膜トランジスタの半導体層および薄膜トランジスタ
JP2012235104A (ja) 2011-04-22 2012-11-29 Kobe Steel Ltd 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
US9660092B2 (en) * 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
JP6033071B2 (ja) * 2011-12-23 2016-11-30 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201208079A (en) * 2009-12-17 2012-02-16 Semiconductor Energy Lab Semiconductor device, measurement apparatus, and measurement method of relative permittivity
TW201232787A (en) * 2010-12-28 2012-08-01 Idemitsu Kosan Co Laminate structure including oxide semiconductor thin film layer, and thin film transistor
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板

Also Published As

Publication number Publication date
KR20150038352A (ko) 2015-04-08
JP2014225625A (ja) 2014-12-04
CN104584200B (zh) 2017-10-13
TW201424007A (zh) 2014-06-16
TW201427031A (zh) 2014-07-01
US20150206978A1 (en) 2015-07-23
JP2014225624A (ja) 2014-12-04
US20150228674A1 (en) 2015-08-13
US9318507B2 (en) 2016-04-19
US9449990B2 (en) 2016-09-20
CN104603919A (zh) 2015-05-06
WO2014034874A1 (ja) 2014-03-06
CN104603919B (zh) 2017-10-13
WO2014034873A1 (ja) 2014-03-06
KR101758538B1 (ko) 2017-07-14
TWI536579B (zh) 2016-06-01
JP6134230B2 (ja) 2017-05-24
JP6659205B2 (ja) 2020-03-04
KR20150038351A (ko) 2015-04-08
CN104584200A (zh) 2015-04-29

Similar Documents

Publication Publication Date Title
TWI514589B (zh) Thin film transistor and display device
TWI573280B (zh) Thin film transistor and display device
JP6043244B2 (ja) 薄膜トランジスタ
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JP6018551B2 (ja) 薄膜トランジスタ
TWI496914B (zh) Thin film transistor semiconductor layer oxide, thin film transistor, display device and sputtering target
TWI479576B (zh) An oxide and a sputtering target for a semiconductor layer of a thin film transistor, and a thin film transistor
TWI580055B (zh) An oxide for a semiconductor layer of a thin film transistor, a semiconductor layer of a thin film transistor having the aforementioned oxide, and a thin film transistor
WO2013168748A1 (ja) 薄膜トランジスタおよび表示装置
TW201248783A (en) Wiring structure and sputtering target
WO2021124963A1 (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
JP2015082575A (ja) バックチャネル型薄膜トランジスタおよび表示装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees