JP5972065B2 - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP5972065B2
JP5972065B2 JP2012139187A JP2012139187A JP5972065B2 JP 5972065 B2 JP5972065 B2 JP 5972065B2 JP 2012139187 A JP2012139187 A JP 2012139187A JP 2012139187 A JP2012139187 A JP 2012139187A JP 5972065 B2 JP5972065 B2 JP 5972065B2
Authority
JP
Japan
Prior art keywords
film transistor
thin film
oxide semiconductor
semiconductor layer
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012139187A
Other languages
English (en)
Other versions
JP2014003244A (ja
JP2014003244A5 (ja
Inventor
雅司 小野
雅司 小野
真宏 高田
真宏 高田
敏也 井手上
敏也 井手上
田中　淳
淳 田中
鈴木　真之
真之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2012139187A priority Critical patent/JP5972065B2/ja
Priority to PCT/JP2013/065489 priority patent/WO2013190992A1/ja
Priority to KR1020147035502A priority patent/KR101634482B1/ko
Priority to TW102121005A priority patent/TWI613826B/zh
Publication of JP2014003244A publication Critical patent/JP2014003244A/ja
Priority to US14/571,293 priority patent/US9673048B2/en
Publication of JP2014003244A5 publication Critical patent/JP2014003244A5/ja
Application granted granted Critical
Publication of JP5972065B2 publication Critical patent/JP5972065B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

本発明は、薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、イメージセンサー及びＸ線センサーに関する。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系（以下、ＩＧＺＯと称す）に代表される透明アモルファス酸化物半導体材料（ＴＡＯＳ）は、ａ−Ｓｉに比べて高い移動度を示すことから大型、高精細ディスプレイ駆動用薄膜トランジスタ（ＴＦＴ）の活性層（チャネル層）を構成する材料として非常に注目を集めている。特にスパッタリング法等の真空成膜によるＩＧＺＯ−ＴＦＴ（ＴＡＯＳ−ＴＦＴ）は、量産化に向けた技術検討も進んでおり、実用化に近いレベルに達している（例えば、特許文献１参照）。
一方、大面積に低コストでＴＡＯＳ−ＴＦＴを作製する手法として、液相法による研究開発も盛んに行われている（例えば、特許文献２、３参照）。
特開２０１０−２１５５５号公報 特開２０１０−２１３３３号公報 特開２０１０−１８４７９号公報
液相法においては高い移動度を得るために高温でのアニール処理が必要であり、また、液相法により高い移動度を実現することは困難である。
本発明は、液相法により透明アモルファス酸化物半導体層を形成し、比較的低温でのアニール処理にて高い移動度（≧１ｃｍ２／Ｖｓ）を示す薄膜トランジスタの製造方法、並びにそれにより製造された薄膜トランジスタ、それを備えた表示装置、イメージセンサー及びＸ線センサーを提供することを目的とする。
上記目的を達成するため、以下の発明が提供される。
＜１＞ ゲート電極を形成する工程と、
前記ゲート電極に接するゲート絶縁膜を形成する工程と、
Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦ａ／２−１／１０、ｂ≧−３ａ／２＋１１／１０、ｂ≧１／２０、及び、ｃ≧１／２０ を満たす第１の領域、並びに、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）＞０．２５０を満たし、前記ゲート電極に対して前記第１の領域よりも遠くに位置する第２の領域を有し、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層を液相法によって形成する工程と、
互いに離間して配置されており、前記酸化物半導体層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
を含む薄膜トランジスタの製造方法。
＜２＞ 前記酸化物半導体層を形成する工程において、金属アルコキシド、βジケトン錯体、及び硝酸塩から選ばれる少なくとも一種と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する＜１＞に記載の薄膜トランジスタの製造方法。
＜３＞ 前記酸化物半導体層を形成する工程において、金属アルコキシド及びβジケトン錯体から選ばれる少なくとも一種と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する＜１＞に記載の薄膜トランジスタの製造方法。
＜４＞ 前記酸化物半導体層を形成する工程において、金属アルコキシドと溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する＜１＞に記載の薄膜トランジスタの製造方法。
＜５＞ 前記原料溶液が、前記溶媒としてアミノエタノール類を含む＜４＞に記載の薄膜トランジスタの製造方法。
＜６＞ 前記酸化物半導体層を形成する工程において、βジケトン錯体と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する＜１＞に記載の薄膜トランジスタの製造方法。
＜７＞ 前記原料溶液が、前記溶媒としてβジケトンを含む前記酸化物半導体層を形成する＜６＞に記載の薄膜トランジスタの製造方法。
＜８＞ 前記酸化物半導体層の前記第２の領域は、ｆ／（ｅ＋ｆ）＜０．８７５を満たす組成を有する＜１＞〜＜７＞のいずれかに記載の薄膜トランジスタの製造方法。
＜９＞ 前記第２の領域の膜厚は、１０ｎｍ超、７０ｎｍ未満である＜１＞〜＜８＞のいずれかに記載の薄膜トランジスタの製造方法。
＜１０＞ 前記酸化物半導体層は非晶質である＜１＞〜＜９＞のいずれかに記載の薄膜トランジスタの製造方法。
＜１１＞ 前記酸化物半導体層を形成する工程において、金属アルコキシド及びβジケトン錯体から選ばれる少なくとも一種の金属有機化合物を含む酸化物前駆体膜を形成し、前記酸化物前駆体膜を前記金属有機化合物の熱分解温度以上の温度で熱処理する工程を含む＜１＞〜＜１０＞のいずれかに記載の薄膜トランジスタの製造方法。
＜１２＞ 前記熱処理する工程は４００℃以上である＜１１＞に記載の薄膜トランジスタの製造方法。
本発明によれば、液相法により透明アモルファス酸化物半導体層を形成し、比較的低温でのアニール処理にて高い移動度（≧１ｃｍ２／Ｖｓ）を示す薄膜トランジスタの製造方法、並びにそれにより製造された薄膜トランジスタ、それを備えた表示装置、イメージセンサー及びＸ線センサーが提供される。
本発明により製造される薄膜トランジスタの一例（ボトムゲート−トップコンタクト型）の構成を示す概略図である。 本発明により製造される薄膜トランジスタの一例（トップゲート−ボトムコンタクト型）の構成を示す概略図である。 実施形態の液晶表示装置の一部分を示す概略断面図である。 図３の液晶表示装置の電気配線の概略構成図である。 実施形態の有機ＥＬ表示装置の一部分を示す概略断面図である。 図５の有機ＥＬ表示装置の電気配線の概略構成図である。 実施形態のＸ線センサーアレイの一部分を示す概略断面図である。 図７のＸ線センサーアレイの電気配線の概略構成図である。 本発明の薄膜トランジスタの酸化物半導体層における第１の領域の組成範囲並びに及び実施例、比較例の酸化物半導体層における第１の領域の組成及び移動度を３元相図記法で示す図である。
以下、添付の図面を参照しながら、本発明の薄膜トランジスタの製造方法、並びに本発明により製造される薄膜トランジスタを備えた表示装置、センサー及びＸ線センサー（デジタル撮影装置）について具体的に説明する。なお、図中、同一又は対応する機能を有する部材（構成要素）には同じ符号を付して適宜説明を省略する。
本発明者らは、液相法により酸化物半導体層を形成して、１ｃｍ２／Ｖｓ以上の移動度を有する薄膜トランジスタを製造する方法について鋭意研究を重ねたところ、酸化物半導体層を積層構造とし、ゲート電極側の領域を特定の組成範囲内に制御することで、比較的低温で１ｃｍ２／Ｖｓ以上の移動度を有する薄膜トランジスタを製造することができることを見出した。
すなわち、本発明の薄膜トランジスタの製造方法は、ゲート電極を形成する工程と、ゲート電極に接するゲート絶縁膜を形成する工程と、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦１／３、かつ、ｂ≧−１０ａ／７＋１ を満たす第１の領域、及び、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、ゲート電極に対して第１の領域よりも遠くに位置する第２の領域を有し、ゲート絶縁膜を介してゲート電極に対向配置されている酸化物半導体層を液相法によって形成する工程と、互いに離間して配置されており、酸化物半導体層を介して導通可能なソース電極及びドレイン電極を形成する工程と、を含んで構成されている。
＜薄膜トランジスタ＞
まず、本発明の薄膜トランジスタの製造方法により製造される薄膜トランジスタ（適宜「ＴＦＴ」と記す）の構成について図を参照して説明する。なお、代表例として図１、図２に示すＴＦＴについて具体的に説明するが、本発明は他の形態（構造）のＴＦＴの製造にも適用することができる。
本発明により製造するＴＦＴの素子構造は、ゲート電極の位置に基づいた、いわゆるボトムゲート型（逆スタガ構造とも呼ばれる）及びトップゲート型（スタガ構造とも呼ばれる）のいずれの態様であってもよい。トップゲート型とは、ＴＦＴが形成されている基板を最下層としたときに、ゲート絶縁膜の上側にゲート電極が配置され、ゲート絶縁膜の下側に活性層が形成された形態であり、ボトムゲート型とは、ゲート絶縁膜の下側にゲート電極が配置され、ゲート絶縁膜の上側に活性層が形成された形態である。
また、酸化物半導体層とソース電極及びドレイン電極（適宜、「ソース・ドレイン電極」という。）との接触部分に基づき、いわゆるトップコンタクト型、ボトムコンタクト型のいずれの態様であってもよい。ボトムコンタクト型とは、ソース・ドレイン電極が活性層よりも先に形成されて活性層の下面がソース・ドレイン電極に接触する形態であり、トップコンタクト型とは、活性層がソース・ドレイン電極よりも先に形成されて活性層の上面がソース・ドレイン電極に接触する形態である。
なお、本発明に係るＴＦＴは、上記以外にも、様々な構成をとることが可能であり、適宜、活性層上に保護層や基板上に絶縁層等を備える構成であってもよい。
図１は本発明の第１の実施形態の薄膜トランジスタ１、図２は本発明の第２の実施形態の薄膜トランジスタ２の構成をそれぞれ模式的に示す断面図である。図１、図２の各薄膜トランジスタ１，２において、共通の要素には同一の符号を付している。
図１に示す第１の実施形態の薄膜トランジスタ１は、ボトムゲート−トップコンタクト型のトランジスタであり、図２に示す第２の実施形態の薄膜トランジスタ２は、トップゲート−ボトムコンタクト型のトランジスタである。図１、図２に示す実施形態は、酸化物半導体層１２に対するゲート電極１６、ソース電極１３及びドレイン電極１４の配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適用することができる。
本発明の実施形態に係る薄膜トランジスタ１，２は、ゲート電極１６と、ゲート絶縁膜１５と、酸化物半導体層１２と、ソース電極１３と、ドレイン電極１４とを有し、酸化物半導体層１２は、膜厚方向にゲート電極１６に近い側から第１の領域Ａ１と第２の領域Ａ２を備えている。酸化物半導体層１２を構成する第１の領域Ａ１と第２の領域Ａ２は、それぞれ液相法により形成されている。
以下、本発明のＴＦＴ１，２が形成される基板も含め、各構成要素について詳述する。
（基板）
本発明の薄膜トランジスタ１が形成される基板１１の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板１１の構造は単層構造であってもよいし、積層構造であってもよい。
基板１１の材質として、例えばガラス、ＹＳＺ（イットリウム安定化ジルコニウム）等の無機基板、樹脂基板や、その複合材料等を用いることができる。
具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂基板、酸化珪素粒子との複合プラスチック材料、金属ナノ粒子、無機酸化物ナノ粒子、無機窒化物ナノ粒子等との複合プラスチック材料、カーボン繊維、カーボンナノチューブとの複合プラスチック材料、ガラスフェレーク、ガラスファイバー、ガラスビーズとの複合プラスチック材料、粘土鉱物や雲母派生結晶構造を有する粒子との複合プラスチック材料、薄いガラスと上記単独有機材料との間に少なくとも１回の接合界面を有する積層プラスチック材料、無機層と有機層を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料、ステンレス基板或いはステンレスと異種金属を積層した金属多層基板、アルミニウム基板或いは表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板は耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、又は低吸湿性等に優れていることが好ましい。樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
（酸化物半導体層）
酸化物半導体層１２は、ゲート電極１６に近い順から第１の領域Ａ１（適宜、「Ａ１層」と記す。）と第２の領域Ａ２（適宜、「Ａ２層」と記す。）とを含み、ゲート絶縁膜１５を介してゲート電極１６に対向配置されている。第１の領域Ａ１及び第２の領域Ａ２はいずれも液相法によって成膜されている。
第１の領域Ａ１は、Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦１／３、かつ、ｂ≧−１０ａ／７＋１ を満たす組成範囲にある。一方、ゲート電極１６に対して第１の領域Ａ１よりも遠い側、すなわち、第１の領域Ａ１のゲート絶縁膜１５に接する面とは反対側に位置する第２の領域Ａ２は、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、第１の領域Ａ１とは異なる組成を有する。
−第１の領域−
第１の領域Ａ１はＩｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦１／３、かつ、ｂ≧−１０ａ／７＋１ を満たす組成範囲にある。第１の領域Ａ１は、繰り返し駆動に対する安定性から、ｂ＞０であることが望ましい。また、第１の領域Ａ１は、より高い移動度を達成する観点から、ｂ≦ａ／２−１／１０、かつ、ｂ≧−３ａ／２＋１１／１０ を満たす組成範囲にあることがより望ましく、さらに、ｂ≧１／２０、かつ、ｃ≧１／２０も満たす組成範囲にあることがより望ましい。第１の領域Ａ１がこの範囲内にあれば、より高い電界効果移動度（１．４ｃｍ２／Ｖｓ以上）を達成することができる。
第１の領域Ａ１の厚みは３０ｎｍ未満であることが望ましい。第１の領域Ａ１は高移動度化を実現しやすい極めてＩｎリッチなＩＧＺＯ膜を用いることが好ましいが、このような高移動度膜はキャリア濃度が高いために閾値が大きくマイナス側にシフトする可能性がある。第１の領域Ａ１の厚みが３０ｎｍ以上であると活性層におけるトータルのキャリア濃度が過剰な状態となっており、ピンチオフが比較的難しくなる。
一方、第１の領域Ａ１の厚みは、酸化物半導体層１２の均一性及び高い移動度を得る観点から５ｎｍ以上である事が好ましい。
−第２の領域−
酸化物半導体層１２の第２の領域Ａ２は、ゲート電極１６に対して第１の領域Ａ１よりも遠い側、すなわち、第１の領域Ａ１のゲート絶縁膜１５に接する面とは反対側に位置する。第２の領域Ａ２はＩｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、少なくともＩｎ及びＧａのいずれか一方を含む酸化物半導体膜である。
第２の領域Ａ２の組成はｆ／（ｅ＋ｆ）＞０．２５を満たすことが望ましい。第２の領域Ａ２の組成がｆ／（ｅ＋ｆ）＞０．２５を満たす範囲にあれば、第１の領域Ａ１への過剰なキャリアの流れ込みや第２の領域内にチャネル形成が起こることを抑制し、閾値電圧Ｖｔｈがマイナス側にシフトすることを効果的に抑制することができる。
一方、第２の領域Ａ２の組成はｆ／（ｅ＋ｆ）＜０．８７５を満たすことが望ましい。第２の領域Ａ２の組成がｆ／（ｅ＋ｆ）＜０．８７５であると、Ｇａ含有率の増大による第２の領域の抵抗の増大が抑制され、高い移動度を達成することができる。
第２の領域Ａ２の厚みは３０ｎｍ以上であることが望ましい。第２の領域Ａ２の厚みが３０ｎｍ以上であると、オフ電流の低減をより確実に期待できる。一方で、第２の領域Ａ２の厚みが１０ｎｍ以下であると、オフ電流の増大や、Ｓ値の劣化を引き起こす恐れがある。また、第２の領域Ａ２の厚みは７０ｎｍ未満であることが望ましい。第２の領域の厚みが７０ｎｍ以上であると、オフ電流の低減は期待できるものの、ソース・ドレイン電極層と第１の領域Ａ１間の抵抗が増大することになり、結果的に移動度の低下を招く恐れがある。従って、第２の領域Ａ２の厚みは、１０ｎｍより大きく、７０ｎｍより小さいことが望ましい。
なお、各領域Ａ１，Ａ２の厚みは、例えば、スピンコーティングの回転数などによって制御することができる。
−酸化物半導体層全体−
酸化物半導体層１２全体の膜厚（総膜厚）は、膜の均一性、パターニング性の観点から、１０〜２００ｎｍ程度であることが好ましく、３５ｎｍ以上、８０ｎｍ未満であることがより好ましい。
酸化物半導体層１２（第１の領域Ａ１、第２の領域Ａ２）は非晶質であることが望ましい。第１、第２の領域Ａ１，Ａ２が非晶質膜であれば、結晶粒界が存在せず、均一性の高い膜が得られる。
なお、第１、第２の領域Ａ１，Ａ２から成る積層膜が非晶質であるかどうかは、Ｘ線回折測定により確認することができる。すなわち、Ｘ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その積層膜は非晶質であると判断することができる。
（ソース・ドレイン電極）
ソース電極１３及びドレイン電極１４は、いずれも高い導電性を有するものであれば材料、構造に関して特に制限はない。例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層又は２層以上の積層構造としてソース・ドレイン電極１３，１４を形成することができる。
ソース電極１３及びドレイン電極１４を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、１００ｎｍ以下とすることがより好ましい。
（ゲート絶縁膜）
ゲート絶縁膜１５は、ゲート電極１６と、酸化物半導体１２、ソース・ドレイン電極１３，１４とを絶縁した状態に離間する層であり、高い絶縁性を有するものが好ましく、例えばＳｉＯ２、ＳｉＮｘ、ＳｉＯＮ、Ａｌ２Ｏ３、Ｙ２Ｏ３、Ｔａ２Ｏ５、ＨｆＯ２等の絶縁膜、又はこれらの化合物を二種以上含む絶縁膜等から構成することができる。
なお、ゲート絶縁膜１５はリーク電流の低下及び電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１５の厚みは、材質にもよるが、１０ｎｍ〜１０μｍが好ましく、５０ｎｍ〜１０００ｎｍがより好ましく、１００ｎｍ〜４００ｎｍが特に好ましい。
（ゲート電極）
ゲート電極１６としては、高い導電性を有するものであれば特に制限ない。例えばＡｌ、Ｍｏ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ａｇ等の金属、Ａｌ−Ｎｄ、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜等を、単層又は２層以上の積層構造としてゲート電極を形成することができる。
ゲート電極１６を、上記金属又は金属酸化物により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性及び導電性等を考慮すると、その厚みは、１０ｎｍ以上、１０００ｎｍ以下とすることが好ましく、５０ｎｍ以上、２００ｎｍ以下とすることがより好ましい。
＜薄膜トランジスタの製造方法＞
次に、本発明により、図１に示すボトムゲート−トップコンタクト型の薄膜トランジスタ１を製造する方法について説明する。なお、各部の構成材料、厚みなどは前記した通りであり、重複記載を避けるため以下の説明では省略する。
（ゲート電極の形成）
まず、基板１１を用意し、必要に応じて基板１１上に薄膜トランジスタ１以外の層を形成した後、ゲート電極１６を形成する。
ゲート電極１６は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、電極膜を成膜後、エッチング又はリフトオフ法により所定の形状にパターンニングし、ゲート電極１６を形成する。この際、ゲート電極１６及びゲート配線を同時にパターンニングすることが好ましい。
（ゲート絶縁膜の形成）
ゲート電極１６を形成した後、ゲート絶縁膜１５を形成する。
ゲート絶縁膜１５は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。例えば、ゲート絶縁膜１５はフォトリソグラフィー及びエッチングによって所定の形状にパターンニングしてもよい。
（酸化物半導体層の形成）
次いで、ゲート絶縁膜１５上のゲート電極１６と対向する位置に、酸化物半導体層１２として、第１の領域Ａ１、第２の領域Ａ２の順に成膜する。
なお、第１の領域Ａ１、第２の領域Ａ２をそれぞれ形成する順序はゲート電極１６との位置関係によって決めればよい。例えば、図１に示すようなボトムゲート型の薄膜トランジスタ１の製造時には、酸化物半導体層１２は、第１の領域Ａ１、第２の領域Ａ２の順に成膜し、図２に示すようなトップゲート型の薄膜トランジスタ２の製造時には、第２の領域Ａ２、第１の領域Ａ１の順に成膜すればよい。
まず、例えば、酸化物半導体層１２の各領域Ａ１，Ａ２を形成するための金属元素及び有機成分を含む金属有機化合物と溶媒とを含む原料溶液を準備する。そして、例えば、スピンコート、バーコート、ディップコート、スプレーコート、インクジェット、ディスペンサー、スクリーン印刷、凸版印刷又は凹版印刷等の液相法を用いて、ゲート絶縁膜１５が形成された基板１１上に、有機成分と、少なくともＩｎを含有する第１の酸化物前駆体膜を形成し、第１の酸化物前駆体膜上に同様に液相法を用いて第２の酸化物前駆体膜を形成する。
液相法により第１の酸化物前駆体膜及び第２の酸化物前駆体膜を形成する際に用いる原料溶液は、それぞれ第１の領域Ａ１、第２の領域Ａ１として形成されたときに目標となる組成を有すれば特に限定はないが、金属アルコキシド、βジケトン錯体、及び硝酸塩から選ばれる少なくとも一種と溶媒とを含む原料溶液を用いることができる。
例えば、５００℃以下の温度領域で熱分解し、酸化物を形成可能な金属有機化合物を含むものを好ましく用いることができる。より好ましくは、目標とする酸化物半導体を構成する金属元素を含む金属アルコキシド又は有機酸塩を含有する溶液である。金属アルコキシド又は有機酸塩を含む溶液であれば、硝酸塩や塩化物を用いた場合に生じ得る硝酸や塩素といった不純物成分を除去するプロセスが不要であり、且つ有害なガスの発生を抑えることができる。
−有機酸塩−
有機酸塩としては、β−ジケトン錯体基、β−ケトカルボン酸エステル錯体基、β−ケトカルボン酸錯体基及びケトオキシ基（ケトオキシ錯体基）が挙げられる。
β−ジケトン錯体基としては、例えば２，４−ペンタンジオン（アセチルアセトンあるいはアセトアセトンともいう）、１，１，１，５，５，５−へキサメチル−２，４−ペンタンジオン、２，２，６，６−テトラメチル−３，５−ヘプタンジオン、１，１，１−トリフルオロ−２，４−ペンタンジオン等を挙げることができる。
酸化物前駆体膜を形成する原料としてβ−ジケトン錯体を用いる場合は、溶媒としてβ−ジケトンを用いることが好ましい。
β−ケトカルボン酸エステル錯体基としては、例えばアセト酢酸メチルエステル、アセト酢酸エチルエステル、アセト酢酸プロピルエステル、トリメチルアセト酢酸エチル、トリフルオロアセト酢酸メチル等を挙げることができる。
β−ケトカルボン酸としては、例えば、アセト酢酸、トリメチルアセト酢酸等を挙げることができる。
またケトオキシ基としては、例えばアセトオキシ基（またはアセトキシ基）、プロピオニルオキシ基、ブチリロキシ基、アクリロイルオキシ基、メタクリロイルオキシ基等を挙げることができる。これらの基の炭素原子数は１８以下が好ましい。また、直鎖または分岐のもの、また、水素原子をフッ素原子にしたものでもよい。
−金属アルコキシド−
金属アルコキシド溶液としては、少なくとも下記一般式（Ｉ）で表される金属アルコキシド化合物を含有する溶液を用いることができる。
Ｍ（ＯＲ）ｎ （Ｉ）
（式（Ｉ）中、ＭはＩｎ，Ｇａ又はＺｎであり、Ｒは有機基であり、ｎは１以上の整数である。）
また、本発明で用いる金属アルコキシドは単独で存在してもよく、その一部が連結して複合アルコキシドを形成していてもよい。
また、金属アルコキシド溶液は１〜１００ｍＰａ・ｓの粘度を有するものであることが好ましい。また、上記一般式（Ｉ）中のＲで表される有機基は全ての金属元素において同一でも異なっていてもよく、好ましくは炭素数が１〜２０、より好ましくは１〜６のアルキル基である。
一般式（Ｉ）に相当する具体的な金属アルコキシドの例としては、亜鉛エトキシド、亜鉛エトキシエトキシド、亜鉛ジメチルアミノエトキシド、亜鉛メトキシエトキシド、インジウムイソプロポキシド、インジウム−ｎ−ブトキシド、インジウムメトキシエトキシド、インジウムジエチルアミノエトキシド、ガリウムエトキシド、ガリウムイソプロポキシド等を挙げることができる。
金属アルコキシド溶液は、全ての金属アルコキシド化合物の合計重量濃度として、好ましくは０．５〜２０質量％、より好ましくは１〜１０質量％で含有する。溶液中の金属アルコキシド化合物の含有量が０．５質量％未満では、均一な薄膜を形成することが困難となる場合があり、２０質量％を超えると充分に薄い膜を構成することが困難となる場合がある。
金属アルコキシド溶液は、上記金属アルコキシド化合物を溶解するための適当な溶媒を含む。この溶媒としては、水、アルコール類、アミノアルコール類、グリコール類などを挙げることができ、溶解性、濡れ性、沸点がある程度高い事、液中での加水分解を防ぐ、というの観点から、アミノアルコール類が好ましく、分散液の安定性、乾燥性の観点から高沸点溶媒を少なくとも１種含むものであることが更に好ましい。
上記高沸点溶媒の沸点は、例えば１２０〜２５０℃であり、乾燥時の負荷軽減の観点から好ましくは１３０〜２００℃である。沸点が１２０℃未満では乾燥速度が速く十分な平滑性を得にくくなり、２５０℃を超えると薄膜を形成する際に残存しやすくなる。
上記高沸点溶媒として、具体的には、２−エトキシエタノール、２−（メトキシエトキシ）エタノール、２−（エトキシエトキシ）エタノール、２−イソプロポキシエタノール、１−エトキシ−２−プロパノール、２−ジエチルアミノエタノール、２−ジプロピルアミノエタノール、シクロヘキサノール、エチレングリコール、ジエチレングリコール、ベンジルアルコールなどを挙げることができる。
また、金属アルコキシド溶液は、帯電防止剤、可塑剤、高分子バインダー、増粘剤等の各種添加剤を目的に応じて添加し、物性調整した後に塗布用の溶液として用いてもよい。
また、液相法により形成した酸化物前駆体膜に、膜密度を向上させる処理を施すことが好ましい。具体的には光処理工程又はプラズマ処理工程が挙げられ、処理コストの観点等から光処理工程が好ましい。光処理工程では前記酸化物前駆体膜に紫外線を照射することが好ましい。紫外線であれば膜中の有機成分の結合状態を変化させ易く、膜密度の向上が期待できる。光源としては低圧水銀灯、重水素ランプ、キセノンエキシマランプ、メタルハライドランプ、エキシマレーザー等を用いることができる。
膜密度を向上させる処理は第１の酸化物前駆体膜と、第２の酸化物前駆体膜の各々の形成毎に行ってもよく、全ての酸化物前駆体膜の形成が終わった後に行ってもよい。
酸化物前駆体膜中の残存有機分を除去するため、熱処理を施す。熱処理方法に特に限定はなく、電気炉やマッフル炉で加熱する方法や、ランプ加熱、ホットプレートによる加熱などが挙げられる。
熱処理温度は用いる金属有機化合物の熱分解温度以上であればよく、例えば金属アルコキシド又はβジケトン錯体を用いる場合は４００℃以上の熱処理を施すことが好ましい。
ただし、熱処理温度は６００℃以下であることが好ましい。６００℃超では第１の酸化物膜と第２の酸化物膜間で金属元素の拡散が顕著に起こり、積層構造を維持することが困難となるためである。
なお、熱分解温度は錯体構造によって変化するが、例えば熱重量測定（ＴＧ）を行う事によって評価する事が可能である。
熱処理後、酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることにより酸化物半導体層１２のパターンを形成する。
なお、前記熱処理工程の前に酸化物半導体層１２のパターニングを行い、パターニング後に前記熱処理工程を行ってもよい。
上記工程を経て、液相法により、それぞれ酸化物半導体からなる第１の領域Ａ１及び第２の領域Ａ２を有する酸化物半導体層１２を形成することができる。
なお、本発明により酸化物半導体層１２を形成するための原料は金属アルコキシドや有機酸塩に限定されず、例えば、硝酸塩を用いることもできる。原料として硝酸塩を用いた場合には、金属アルコキシドや有機酸塩を用いた場合と比較して、膜形成したときに不純物となるカーボン成分が混入しないという利点を有する。
また、硝酸塩は、金属アルコキシドや有機酸塩と比べて一般的に熱分解温度が低い（２５０℃程度）ため、より低温で高いＴＦＴ特性を実現できる。
（ソース・ドレイン電極の形成）
次に、酸化物半導体層１２の上にソース・ドレイン電極１３，１４を形成するための金属膜を形成する。
ソース電極１３及びドレイン電極１４はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
例えば金属膜をエッチング又はリフトオフ法により所定の形状にパターンニングし、ソース電極１３及びドレイン電極１４を形成する。この際、ソース・ドレイン電極１３，１４と、これらの電極１３，１４に接続する配線（不図示）を同時にパターンニングすることが好ましい。
以上の手順により、図１に示すような構成を有する薄膜トランジスタ１を作製することができる。
本発明により製造される薄膜トランジスタは、液相法により比較的低温で製造することができ、かつ、高い移動度（≧１ｃｍ２／Ｖｓ）を示すため、種々のデバイスに適用することができる。本発明により製造される薄膜トランジスタを用いた表示装置及びセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
＜液晶表示装置＞
図３に、本発明により製造される薄膜トランジスタを備えた表示装置の一実施形態である液晶表示装置について、その一部分の概略断面図を示し、図４にその電気配線の概略構成図を示す。
図３に示すように、本実施形態の液晶表示装置５は、図２に示したトップゲート−ボトムコンタクト型の薄膜トランジスタ２と、薄膜トランジスタ２のパッシベーション層５４で保護されたゲート電極１６上に画素下部電極５５及びその対向上部電極５６で挟まれた液晶層５７と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ５８とを備え、ＴＦＴ２の基板１１側及びカラーフィルタ５８上にそれぞれ偏光板５９ａ、５９ｂを備えた構成である。
また、図４に示すように、本実施形態の液晶表示装置５は、互いに平行な複数のゲート配線５１と、該ゲート配線５１と交差する、互いに平行なデータ配線５２とを備えている。ここでゲート配線５１とデータ配線５２は電気的に絶縁されている。ゲート配線５１とデータ配線５２との交差部付近に、薄膜トランジスタ２が備えられている。
薄膜トランジスタ２のゲート電極１６はゲート配線５１に接続されており、薄膜トランジスタ２のソース電極１３はデータ配線５２に接続されている。また、薄膜トランジスタ２のドレイン電極１４はゲート絶縁膜１５に設けられたコンタクトホール１９を介して（コンタクトホール１９に導電体が埋め込まれて）画素下部電極５５に電気的に接続されている。この画素下部電極５５は、接地された対向電極５６とともにコンデンサ５３を構成している。
図３に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明により製造される薄膜トランジスタは高い移動度を有するため、液晶表示装置において高精細、高速応答、高コントラスト等の高品位表示が可能となり、大画面化にも適している。また、特に活性層（酸化物半導体層）１２が非晶質である場合には素子特性のバラツキを抑えることができ、大画面でムラのない優れた表示品位が実現される。しかも特性シフトが少ないため、ゲート電圧を低減でき、ひいては表示装置の消費電力を低減できる。
また、本発明によると、活性層を構成する第１の領域Ａ１及び第２の領域Ａ２は、低温（例えば２００℃以下）での成膜が可能な非晶質膜を用いて形成することができるため、基板としては樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れ、フレキシブルな液晶表示装置を提供することもできる。
＜有機ＥＬ表示装置＞
本発明により製造されるＴＦＴを備えた表示装置の一実施形態として、アクティブマトリックス方式の有機ＥＬ表示装置について、図５にその一部分の概略断面図を示し、図６に電気配線の概略構成図を示す。
有機ＥＬ表示装置の駆動方式には、単純マトリックス方式とアクティブマトリックス方式の２種類がある。単純マトリックス方式は低コストで作製できるメリットがあるが、走査線を１本ずつ選択して画素を発光させることから、走査線数と走査線あたりの発光時間は反比例する。そのため高精細化、大画面化が困難となっている。アクティブマトリック
ス方式は画素ごとにトランジスタやキャパシタを形成するため製造コストが高くなるが、単純マトリックス方式のように走査線数を増やせないという問題はないため高精細化、大画面化に適している。
本実施形態のアクティブマトリックス方式の有機ＥＬ表示装置６は、トップゲート−トップコンタクト型の薄膜トランジスタが、パッシベーション層６１ａを備えた基板６０上に、駆動用ＴＦＴ２ａ及びスイッチング用ＴＦＴ２ｂとしてそれぞれ備えられている。薄膜トランジスタ２ａ，２ｂ上には下部電極６２及び上部電極６３に挟まれた有機発光層６４からなる有機発光素子６５を備え、上面もパッシベーション層６１ｂにより保護された構成となっている。
また、図５に示すように、本実施形態の有機ＥＬ表示装置６は、互いに平行な複数のゲート配線６６と、該ゲート配線６６と交差する、互いに平行なデータ配線６７及び駆動配線６８とを備えている。ここでゲート配線６６とデータ配線６７、駆動配線６８とは電気的に絶縁されている。スイッチング用薄膜トランジスタ２ｂのゲート電極１６ａは、ゲート配線６６に接続されており、スイッチング用薄膜トランジスタ２ｂのソース電極１３ｂはデータ配線６７に接続されている。また、スイッチング用薄膜トランジスタ２ｂのドレイン電極１４ｂは駆動用薄膜トランジスタ２ａのゲート電極１６ａに接続されるとともに、コンデンサ６９を用いることで駆動用薄膜トランジスタ２ａをオン状態に保つ。駆動用薄膜トランジスタ２ａのソース電極１３ａは駆動配線６８に接続され、ドレイン電極１４ａは有機ＥＬ発光素子６５に接続される。
図５に示した本実施形態の有機ＥＬ装置においても、トップゲート型の薄膜トランジスタ２ａ，２ｂを備えるものとしたが、本発明の表示装置である有機ＥＬ装置において用いられる薄膜トランジスタは、トップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明により製造される薄膜トランジスタは高い移動度を有するため、低消費電力で且つ高品位な表示が可能となる。また、本発明によると、活性層を構成する第１の領域Ａ１及び第２の領域Ａ２は、比較的低温での成膜が可能な非晶質膜により形成することもできるため、基板として樹脂基板（プラスチック基板）を用いることができる。従って、本発明によれば、表示品質に優れフレキシブルな有機ＥＬ表示装置を提供することができる。
なお、図５に示した有機ＥＬ表示装置において、上部電極６３を透明電極としてトップエミッション型としてもよいし、下部電極６２及びＴＦＴ２ａ，２ｂの各電極を透明電極とすることによりボトムエミッション型としてもよい。
＜Ｘ線センサー＞
図７に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図８にその電気配線の概略構成図を示す。
本実施形態のＸ線センサー７は基板１１上に形成された薄膜トランジスタ２及びキャパシタ７０と、キャパシタ７０上に形成された電荷収集用電極７１と、Ｘ線変換層７２と、上部電極７３とを備えて構成される。薄膜トランジスタ２上にはパッシベーション膜７５が設けられている。
キャパシタ７０はキャパシタ用下部電極７６とキャパシタ用上部電極７７とで絶縁膜７８を挟んだ構造となっている。キャパシタ用上部電極７７は絶縁膜７８に設けられたコンタクトホール７９を介し、薄膜トランジスタ２のソース電極１３及びドレイン電極１４のいずれか一方（図７においてはドレイン電極１４）と接続されている。
電荷収集用電極７１は、キャパシタ７０におけるキャパシタ用上部電極７７上に設けられており、キャパシタ用上部電極７７に接している。Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ２及びキャパシタ７０を覆うように設けられている。上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。
図８に示すように、本実施形態のＸ線センサー７は、互いに平行な複数のゲート配線８１と、ゲート配線８１と交差する、互いに平行な複数のデータ配線８２とを備えている。ここでゲート配線８１とデータ配線８２は電気的に絶縁されている。ゲート配線８１とデータ配線８２との交差部付近に、薄膜トランジスタ２が備えられている。
薄膜トランジスタ２のゲート電極１６は、ゲート配線８１に接続されており、薄膜トランジスタ２のソース電極１３はデータ配線８２に接続されている。また、薄膜トランジスタ２のドレイン電極１４は電荷収集用電極７１に接続されており、さらにこの電荷収集用電極７１は、接地された対向電極７６とともにキャパシタ７０を構成している。
本構成のＸ線センサー７において、Ｘ線は図７中、上部（上部電極７３側）から照射され、Ｘ線変換層７２で電子−正孔対を生成する。このＸ線変換層７２に上部電極７３によって高電界を印加しておくことにより、生成した電荷はキャパシタ７０に蓄積され、薄膜トランジスタ２を順次走査することによって読み出される。
本発明のＸ線センサーは、オン電流が高く、信頼性に優れた薄膜トランジスタ２を備えるため、Ｓ／Ｎが高く、感度特性に優れているため、Ｘ線デジタル撮影装置に用いた場合に広ダイナミックレンジの画像が得られる。
特に本発明のＸ線デジタル撮影装置は、静止画撮影のみ可能なものではなく、動画による透視と静止画の撮影が１台で行えるＸ線デジタル撮影装置に用いるのが好適である。さらに薄膜トランジスタ２における活性層を構成する第１の領域Ａ１及び第２の領域Ａ２が非晶質である場合には均一性に優れた画像が得られる。
なお、図７に示した本実施形態のＸ線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
以下に実施例を説明するが、本発明はこれら実施例により何ら限定されるものではない。なお、以下の説明において、実施例７、８、９及び１４は、それぞれ参考例７、８、９、１４に相当する。
＜実験例１＞
（金属アルコキシドを用いた第１及び第２の酸化物前駆体膜の作製）
酢酸亜鉛二水和物１．３２ｇ、ガリウムイソプロポキシド０．７５ｇ、インジウムイソプロポキシ５．７９ｇを秤量し、ジエチルエタノールアミン１００ｍＬ中で１５０℃の温度にて攪拌し、淡黄色の第１の金属アルコキシド原料液を得た。この原料液は、膜にした際の金属組成比がＩｎ：Ｇａ：Ｚｎ＝０．７：０．１：０．２となるように調製したものである。
同様に酢酸亜鉛二水和物２．２０ｇ、ガリウムイソプロポキシド３．７３ｇ、インジウムイソプロポキシ１．３８ｇを秤量し、ジエチルエタノールアミン１００ｍＬ中で１５０℃の温度にて攪拌し、淡黄色の第２の金属アルコキシド原料液を得た。この原料液は、膜にした際の金属組成比がＩｎ：Ｇａ：Ｚｎ＝１／６：３／６：２／６となるように調製したものである。
熱酸化膜付ｐ−ｔｙｐｅシリコン基板上に、前記第１の金属アルコキシド原料液を３０００ｒｐｍの回転速度でスピンコートした後、５分間自然乾燥し、膜厚３５ｎｍの第１の酸化物前駆体膜を作製した。
次に前記第２の金属アルコキシド原料液を３０００ｒｐｍの回転速度でスピンコートをした後、５分間自然乾燥した。前記スピンコート及び自然乾燥を２回実施し、膜厚７０ｎｍの第２の酸化物前駆体膜を作製した。
得られた酸化物前駆体積層膜をボックス炉にて４５０℃で１時間熱処理を施した。
これにより、評価用の簡易型ＴＦＴを作製することができた。なお、酸化物半導体層を構成する第１の領域Ａ１の厚みは２５ｎｍであり、第２の領域Ａ１の厚みは５０ｎｍであった。
＜実験例２＞
（βジケトン錯体を用いた第１及び第２の酸化物前駆体膜の作製）
インジウムアセチルアセトン４．３２ｇ、ガリウムアセチルアセトン０．５５１ｇ、亜鉛アセチルアセトン０．７９１ｇを秤量し、アセチルアセトン１００ｍＬ中で室温にて攪拌し、無色の第１の金属βジケトン原料液を得た。この原料液は、膜にした際の金属組成比がＩｎ：Ｇａ：Ｚｎ＝０．７：０．１：０．２となるように調製したものである。
同様にインジウムアセチルアセトン１．０３ｇ、ガリウムアセチルアセトン２．７５ｇ、亜鉛アセチルアセトン１．３２ｇを秤量し、アセチルアセトン１００ｍＬ中で室温にて攪拌し、無色の第２の金属βジケトン原料液を得た。この原料液は、膜にした際の金属組成比がＩｎ：Ｇａ：Ｚｎ＝１／６：３／６：２／６となるように調製したものである。
熱酸化膜付ｐ−ｔｙｐｅシリコン基板上に、前記第１の金属βジケトン原料液を３０００ｒｐｍの回転速度でスピンコートした後、５分間自然乾燥し、膜厚３５ｎｍの第１の酸化物前駆体膜を作製した。
次に前記第２の金属βジケトン原料液を３０００ｒｐｍの回転速度でスピンコートをした後、５分間自然乾燥した。前記スピンコート及び自然乾燥を２回実施し、膜厚７０ｎｍの第２の酸化物前駆体膜を作製した。
得られた酸化物前駆体積層膜をボックス炉にて４５０℃で１時間熱処理を施した。
これにより、評価用の簡易型ＴＦＴを作製することができた。なお、酸化物半導体層を構成する第１の領域Ａ１の厚みは２５ｎｍであり、第２の領域Ａ１の厚みは５０ｎｍであった。
（第１の領域における組成依存性）
上記実験例１と同様の手法を用い、第１の領域の仕込み原料比だけを変化させ、第１の領域の組成がＴＦＴ特性にどのように影響するか評価した。第２の領域は膜にした際の金属組成比がＩｎ：Ｇａ：Ｚｎ＝１／６：３／６：２／６となるように固定した。
膜にした状態での金属組成比は蛍光Ｘ線分析装置（ＸＲＦ）を用いて確認した。
作製したＴＦＴについて、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、移動度μの測定を行った。ドレイン電圧（Ｖｄ）を１Ｖに固定した状態でゲート電圧（Ｖｇ）を−３０Ｖ〜＋３０Ｖの範囲内で掃引して得た、線形領域でのＶｇ−Ｉｄ特性から線形移動度を算出した。
第１の領域を組成変調した場合の移動度を以下の表１にまとめて示す。また、各ＴＦＴに関し、第１の領域Ａ１の組成範囲及び移動度を３元相図記法により図９に示した。
表１及び図９より、ｂ≦１／３、及び、ｂ≧−１０ａ／７＋１を満たす事によって１ｃｍ２／Ｖｓ超の電界効果移動度が実現できる事が分かる。
更に、ｂ≦ａ／２−１／１０、及び、ｂ≧−３ａ／２＋１１／１０を満たす組成範囲では、より高い電界効果移動度（１．４ｃｍ２／Ｖｓ以上）が得られる事が分かる。これは相対的にＩｎ含有率が増大する事によって酸化物半導体中にキャリアの供給源となる酸素欠陥が導入されやすくなるためであると考えられる。何故なら、酸化物半導体系ではパーコレーション伝導を示す事が報告されており、この場合にはキャリア濃度が高いほど移動度が向上する傾向があるためであると考えられる。同時に、キャリア伝導を担っているのはＩｎの５ｓ軌道であることから、膜中Ｉｎ含有率が増大すれば当然電子軌道の重なりが大きくなり、やはり移動度の向上に寄与しているものと考えられる。
一方、比較例１，２では比較的Ｉｎ含有量が低いために、電界効果移動度が低下している事が分かる。
なお、このような積層系における酸化物半導体層を、気相成膜法を用いて形成した場合と、本発明の様な液相法を用いて形成した場合には良好な組成範囲は異なる。これは気相成膜法に比べ、液相成膜法で作製した膜は、残留有機物質の混入や膜密度の低下の影響により膜中のトラップ準位量が大きいためであると考えられる。そのため液相成膜ではキャリア伝導を担う第１の酸化物半導体膜（第１の領域）の組成を気相成膜に比べてよりＩｎリッチ側に制御する事によって、伝導に寄与できるキャリア濃度量を増大させることができ、高い移動度を実現できる。
また、Ｇａ及びＩｎがそれぞれ５％以上含有されている事が望ましいが、これはＩｎ２Ｏ３やＩｎＺｎＯ系ではキャリアの制御が難しく、本発明で与えられる組成領域の様なＩｎリッチ領域では縮退伝導を示しやすくなるためである。また、酸素欠陥を形成しにくく構造安定性を担っているＧａを導入する事で経時や繰り返し駆動に対する安定性を高める事が可能である。
なお、比較例３，４は酸化物半導体層を積層とせず、単膜で構成した場合の例である。比較例３より同じ熱処理温度条件においては積層構造の方が高い移動度が得られる事が分かる。また、比較例４より、高い温度でアニールした単膜ＩＧＺＯ−ＴＦＴよりも、より低い温度でアニールした積層型ＩＧＺＯ−ＴＦＴの方が高い移動度が得られる事が分かる。
（第２の領域における組成依存性）
第１の領域の組成は実施例１と同様に固定（ａ：ｂ：ｃ＝２．１：０．３：０．６）し、第２の領域における組成をＩＧＺＯ系で変調した。
作製したＴＦＴについて、半導体パラメータ・アナライザー４１５６Ｃ（アジレントテクノロジー社製）を用い、前記と同様にして移動度を算出した。また、Ｉ−Ｖ特性から閾値電圧（Ｖｔｈ）を求めた。
第２の領域を組成変調した場合のＴＦＴ特性を以下の表２にまとめて示す。
Ｇａ含有率を高めたｆ／（ｅ＋ｆ）＝０．８７５（実施例１０）の場合には、高い移動度は得られるものの、他の実施例と比べて移動度が若干減少している事が分かる。これは第２の領域のＧａ含有率を増大させる事によって第２の領域の抵抗が増大し、第１の領域とソース・ドレイン電極との間の抵抗が増大する事によるものであると考えられる。
一方、実施例１４のようにＩｎ含有率を高めた場合（ｆ／（ｅ＋ｆ）＝０．２５０）には閾値が負の方向にシフトする傾向にある。この場合には第２の領域のキャリア濃度が比較的高くなっていることから、第１の領域への過剰なキャリアの流れ込みや、第２の領域内に一部チャネル形成が起こっている可能性が考えられる。このような結果から、高移動度とＶｔｈ＞０の観点から０．２５０＜ｆ／（ｅ＋ｆ）＜０．８７５の組成範囲にある事が望ましい事が分かる。
（繰り返し駆動に関する安定性）
実施例１及び実施例７のＴＦＴについてドレイン電圧Ｖｄを＋１０Ｖ、ゲート電圧Ｖｇを＋１５Ｖに固定したストレス条件の下で、３００秒間のストレス印加した後の初期値に対する閾値の変動量（ΔＶｔｈ）を測定した。結果を表３に示す。
第１の領域においてＧａを含有している実施例１の場合にはＧａを含有していない実施例７に対して閾値の変動量が小さくなる事から、繰り返し駆動に対する安定性が高い事が分かる。
本発明により製造される薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサー、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Micro Electro Mechanical System）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。
本発明により製造される薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも低い消費電力により良好な特性を示す。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
１、２ 薄膜トランジスタ（ＴＦＴ）
１１ 基板
１２ 酸化物半導体層
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極
Ａ１ 酸化物半導体層の第１の領域
Ａ２ 酸化物半導体層の第２の領域

Claims (12)

  1. ゲート電極を形成する工程と、
    前記ゲート電極に接するゲート絶縁膜を形成する工程と、
    Ｉｎ（ａ）Ｇａ（ｂ）Ｚｎ（ｃ）Ｏ（ｄ）（ａ≧０，ｂ≧０，ｃ≧０，ａ＋ｂ＋ｃ＝１，ｄ＞０）で表され、ｂ≦ａ／２−１／１０、ｂ≧−３ａ／２＋１１／１０、ｂ≧１／２０、及び、ｃ≧１／２０ を満たす第１の領域、並びに、Ｉｎ（ｅ）Ｇａ（ｆ）Ｚｎ（ｇ）Ｏ（ｈ）（ｅ≧０，ｆ≧０，ｇ≧０，ｅ＋ｆ＞０，ｈ＞０）で表され、ｆ／（ｅ＋ｆ）＞０．２５０を満たし、前記ゲート電極に対して前記第１の領域よりも遠くに位置する第２の領域を有し、前記ゲート絶縁膜を介して前記ゲート電極に対向配置されている酸化物半導体層を液相法によって形成する工程と、
    互いに離間して配置されており、前記酸化物半導体層を介して導通可能なソース電極及びドレイン電極を形成する工程と、
    を含む薄膜トランジスタの製造方法。
  2. 前記酸化物半導体層を形成する工程において、金属アルコキシド、βジケトン錯体、及び硝酸塩から選ばれる少なくとも一種と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記酸化物半導体層を形成する工程において、金属アルコキシド及びβジケトン錯体から選ばれる少なくとも一種と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記酸化物半導体層を形成する工程において、金属アルコキシドと溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記原料溶液が、前記溶媒としてアミノエタノール類を含む請求項４に記載の薄膜トランジスタの製造方法。
  6. 前記酸化物半導体層を形成する工程において、βジケトン錯体と溶媒とを含む原料溶液を用いて前記酸化物半導体層を形成する請求項１に記載の薄膜トランジスタの製造方法。
  7. 前記原料溶液が、前記溶媒としてβジケトンを含む前記酸化物半導体層を形成する請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記酸化物半導体層の前記第２の領域は、ｆ／（ｅ＋ｆ）＜０．８７５を満たす組成を有する請求項１〜請求項７のいずれか１項に記載の薄膜トランジスタの製造方法。
  9. 前記第２の領域の膜厚は、１０ｎｍ超、７０ｎｍ未満である請求項１〜請求項８のいずれか１項に記載の薄膜トランジスタの製造方法。
  10. 前記酸化物半導体層は非晶質である請求項１〜請求項９のいずれか１項に記載の薄膜トランジスタの製造方法。
  11. 前記酸化物半導体層を形成する工程において、金属アルコキシド及びβジケトン錯体から選ばれる少なくとも一種の金属有機化合物を含む酸化物前駆体膜を形成し、前記酸化物前駆体膜を前記金属有機化合物の熱分解温度以上の温度で熱処理する工程を含む請求項１〜請求項１０のいずれか１項に記載の薄膜トランジスタの製造方法。
  12. 前記熱処理する工程は４００℃以上である請求項１１に記載の薄膜トランジスタの製造方法。
JP2012139187A 2012-06-20 2012-06-20 薄膜トランジスタの製造方法 Active JP5972065B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012139187A JP5972065B2 (ja) 2012-06-20 2012-06-20 薄膜トランジスタの製造方法
PCT/JP2013/065489 WO2013190992A1 (ja) 2012-06-20 2013-06-04 薄膜トランジスタの製造方法
KR1020147035502A KR101634482B1 (ko) 2012-06-20 2013-06-04 박막 트랜지스터의 제조 방법
TW102121005A TWI613826B (zh) 2012-06-20 2013-06-14 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器
US14/571,293 US9673048B2 (en) 2012-06-20 2014-12-16 Method of producing thin film transistor, thin film transistor, display device, image sensor, and X-ray sensor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012139187A JP5972065B2 (ja) 2012-06-20 2012-06-20 薄膜トランジスタの製造方法

Publications (3)

Publication Number Publication Date
JP2014003244A JP2014003244A (ja) 2014-01-09
JP2014003244A5 JP2014003244A5 (ja) 2015-01-08
JP5972065B2 true JP5972065B2 (ja) 2016-08-17

Family

ID=49768594

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012139187A Active JP5972065B2 (ja) 2012-06-20 2012-06-20 薄膜トランジスタの製造方法

Country Status (5)

Country Link
US (1) US9673048B2 (ja)
JP (1) JP5972065B2 (ja)
KR (1) KR101634482B1 (ja)
TW (1) TWI613826B (ja)
WO (1) WO2013190992A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9377419B2 (en) * 2012-12-12 2016-06-28 Jose Maria Las Navas Garcia Method and apparatus for multiple sample preparation and simultaneous loss of ignition/gain on ignition analysis, for use in X-ray fluorescence spectrometry
KR20140078543A (ko) * 2012-12-14 2014-06-25 한국화학연구원 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
US9670232B2 (en) * 2014-02-06 2017-06-06 Transtron Solutions Llc Molecular precursor compounds for zinc-group 13 mixed oxide materials
US9404002B2 (en) 2014-02-06 2016-08-02 Transtron Solutions Llc Molecular precursor compounds for indium gallium zinc oxide materials
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
US9379190B2 (en) * 2014-05-08 2016-06-28 Flosfia, Inc. Crystalline multilayer structure and semiconductor device
EP3195364A4 (en) 2014-09-18 2018-04-25 Intel Corporation Wurtzite heteroepitaxial structures with inclined sidewall facets for defect propagation control in silicon cmos-compatible semiconductor devices
US10229991B2 (en) 2014-09-25 2019-03-12 Intel Corporation III-N epitaxial device structures on free standing silicon mesas
JP2016092413A (ja) * 2014-10-29 2016-05-23 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
KR102309482B1 (ko) 2014-12-18 2021-10-07 인텔 코포레이션 N-채널 갈륨 질화물 트랜지스터들
WO2016121230A1 (ja) * 2015-01-28 2016-08-04 富士フイルム株式会社 酸化物保護膜の製造方法、酸化物保護膜、薄膜トランジスタの製造方法、薄膜トランジスタ、及び電子デバイス
CN104716152B (zh) * 2015-04-01 2018-09-14 京东方科技集团股份有限公司 X射线平板探测器及其制备方法与白色绝缘材料
WO2016167277A1 (ja) * 2015-04-17 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
US10211327B2 (en) * 2015-05-19 2019-02-19 Intel Corporation Semiconductor devices with raised doped crystalline structures
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
KR20230043237A (ko) * 2016-03-11 2023-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN106927689A (zh) * 2017-04-17 2017-07-07 华南理工大学 一种氧化物半导体薄膜及其制备工艺
TWI613804B (zh) 2017-09-04 2018-02-01 友達光電股份有限公司 光感測裝置
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
CN109980086A (zh) * 2017-12-28 2019-07-05 深圳Tcl工业研究院有限公司 氧化物薄膜晶体管及其制备方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN109860106B (zh) * 2019-02-28 2020-11-03 合肥京东方光电科技有限公司 一种显示基板的制备方法
EP3790057A1 (en) * 2019-09-06 2021-03-10 SABIC Global Technologies B.V. Low temperature processed semiconductor thin-film transistor
WO2021046734A1 (zh) * 2019-09-11 2021-03-18 咸阳彩虹光电科技有限公司 开关元件和显示面板
US20220045069A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Source/drain integration in a three-node access device for vertical three dimensional (3d) memory
US20220045061A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Three-node access device for vertical three dimensional (3d) memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US20080286907A1 (en) * 2007-05-16 2008-11-20 Xerox Corporation Semiconductor layer for thin film transistors
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5123768B2 (ja) 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
WO2010061721A1 (ja) * 2008-11-27 2010-06-03 コニカミノルタホールディングス株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5763876B2 (ja) * 2009-05-08 2015-08-12 コニカミノルタ株式会社 薄膜トランジスタ、及びその製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
CN102858690B (zh) * 2010-04-28 2014-11-05 巴斯夫欧洲公司 制备呈溶液的锌配合物的方法
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
WO2012040637A2 (en) * 2010-09-24 2012-03-29 The Regents Of The University Of California Nanowire-polymer composite electrodes
CN103299430A (zh) * 2010-12-30 2013-09-11 周星工程股份有限公司 薄膜晶体管及其制造方法
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
WO2013073711A1 (ja) * 2011-11-18 2013-05-23 独立行政法人科学技術振興機構 アモルファス導電性酸化物膜の形成方法
KR101301215B1 (ko) * 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6117124B2 (ja) * 2013-03-19 2017-04-19 富士フイルム株式会社 酸化物半導体膜及びその製造方法
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
US20150087110A1 (en) * 2013-09-21 2015-03-26 Northwestern University Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Also Published As

Publication number Publication date
WO2013190992A1 (ja) 2013-12-27
TWI613826B (zh) 2018-02-01
TW201405832A (zh) 2014-02-01
US20150103977A1 (en) 2015-04-16
KR20150021051A (ko) 2015-02-27
JP2014003244A (ja) 2014-01-09
KR101634482B1 (ko) 2016-07-08
US9673048B2 (en) 2017-06-06

Similar Documents

Publication Publication Date Title
JP5972065B2 (ja) 薄膜トランジスタの製造方法
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US8963147B2 (en) Thin film transistor, method of manufacturing the same, and image display device equipped with thin film transistor
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
WO2012173064A1 (ja) 非晶質酸化物薄膜の製造方法及び薄膜トランジスタ
TWI575754B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5995698B2 (ja) 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
TWI509812B (zh) 場效電晶體、顯示裝置以及感測器
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141117

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150310

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150507

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160621

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160712

R150 Certificate of patent or registration of utility model

Ref document number: 5972065

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250