TW201405832A - 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器 - Google Patents

薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器 Download PDF

Info

Publication number
TW201405832A
TW201405832A TW102121005A TW102121005A TW201405832A TW 201405832 A TW201405832 A TW 201405832A TW 102121005 A TW102121005 A TW 102121005A TW 102121005 A TW102121005 A TW 102121005A TW 201405832 A TW201405832 A TW 201405832A
Authority
TW
Taiwan
Prior art keywords
thin film
film transistor
oxide semiconductor
region
semiconductor layer
Prior art date
Application number
TW102121005A
Other languages
English (en)
Other versions
TWI613826B (zh
Inventor
Masashi Ono
Masahiro Takata
Toshiya Ideue
Atsushi Tanaka
Masayuki Suzuki
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201405832A publication Critical patent/TW201405832A/zh
Application granted granted Critical
Publication of TWI613826B publication Critical patent/TWI613826B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/24—Measuring radiation intensity with semiconductor detectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H01L27/14676—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/263—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Toxicology (AREA)
  • General Health & Medical Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Molecular Biology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本發明的薄膜電晶體的製造方法包括：形成閘極電極的步驟；形成與上述閘極電極接觸的閘極絕緣膜的步驟；藉由液相法形成氧化物半導體層的步驟，上述氧化物半導體層具有第1區域及第2區域，並隔著上述閘極絕緣膜而與上述閘極電極對向配置，上述第1區域以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d＞0)表示，並滿足b≦1/3、且b≧-10a/7+1，上述第2區域以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f＞0、h＞0)表示，且相對於上述閘極電極而位於比上述第1區域遠的位置；形成源極電極及汲極電極的步驟，上述源極電極及汲極電極彼此隔開而配置，並可經由上述氧化物半導體層而導通。

Description

薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、 影像感測器及X線感測器
本發明是有關於一種薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及X線感測器。
以In-Ga-Zn-O系(以下稱為InGaZnO)為代表的透明非晶氧化物半導體材料(transparent amorphous oxide semiconductors，TAOS)，與a-Si相比表現出高的遷移率，因此作為構成大型、高精細顯示器驅動用薄膜電晶體(Thin-Film Transistor，TFT)的活性層(通道層)的材料而非常地受關注。特別是藉由濺鍍法等的真空成膜的InGaZnO-TFT(TAOS-TFT)，面向量產化的技術研究亦取得進展，並達到了接近實用化的水準(例如參照日本專利特開2010-21555號公報)。
另一方面，作為以低成本大面積地製作TAOS-TFT的方法，藉由液相法的研究開發亦積極地進行(例如參照日本專利特開2010-21333號公報、日本專利特開2010-18479號公報)。
在液相法中，為了獲得高的遷移率而需要高溫下的退火 處理，並且難以藉由液相法實現高的遷移率。
本發明的目的是提供一種藉由液相法形成透明非晶氧化物半導體層、藉由相對低溫的退火處理而表現出高的遷移率(≧1cm2/Vs)的薄膜電晶體的製造方法、以及由其製造的薄膜電晶體、具備其的顯示裝置、影像感測器及X線感測器。
為了達成上述目的，而提供以下的發明。
<1>一種薄膜電晶體的製造方法，其包括：形成閘極電極的步驟；形成與上述閘極電極接觸的閘極絕緣膜的步驟；藉由液相法形成氧化物半導體層的步驟，上述氧化物半導體層具有第1區域及第2區域，並隔著上述閘極絕緣膜而與上述閘極電極對向配置，上述第1區域以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d>0)表示，並滿足b≦1/3、且b≧-10a/7+1，上述第2區域以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f>0、h>0)表示，且相對於上述閘極電極而位於比上述第1區域遠的位置；形成源極電極及汲極電極的步驟，上述源極電極及汲極電極彼此隔開而配置，並可經由上述氧化物半導體層而導通。
<2>如<1>所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含選自金屬烷氧化物、β二酮錯合物、及硝酸鹽的至少一種與溶劑的原料溶液來形成上述氧化 物半導體層。
<3>如<1>所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含選自金屬烷氧化物及β二酮錯合物的至少一種與溶劑的原料溶液來形成上述氧化物半導體層。
<4>如<1>所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含金屬烷氧化物與溶劑的原料溶液來形成上述氧化物半導體層。
<5>如<4>所述的薄膜電晶體的製造方法，其中上述原料溶液包含胺基乙醇類作為上述溶劑。
<6>如<1>所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含β二酮錯合物與溶劑的原料溶液來形成上述氧化物半導體層。
<7>如<6>所述的薄膜電晶體的製造方法，其形成上述氧化物半導體層，上述氧化物半導體層中，上述原料溶液包含β二酮作為上述溶劑。
<8>如<1>至<7>中任一項所述的薄膜電晶體的製造方法，其中上述第1區域為進一步滿足b≦a/2-1/10、且b≧-3a/2+11/10的組成範圍內。
<9>如<8>所述的薄膜電晶體的製造方法，其中上述第1區域為進一步滿足b≧1/20、且c≧1/20的組成範圍內。
<10>如<1>至<9>中任一項所述的薄膜電晶體的製造方 法，其中上述第2區域具有滿足f/(e+f)>0.250的組成。
<11>如<1>至<10>中任一項所述的薄膜電晶體的製造方法，其中上述氧化物半導體的上述第2區域具有滿足f/(e+f)<0.875的組成。
<12>如<1>至<11>中任一項所述的薄膜電晶體的製造方法，其中上述第2區域的膜厚超過10nm、且小於70nm。
<13>如<1>至<12>中任一項所述的薄膜電晶體的製造方法，其中上述氧化物半導體層為非晶質。
<14>如<1>至<13>中任一項所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中包括：形成包含選自金屬烷氧化物及β二酮錯合物的至少一種金屬有機化合物的氧化物前驅物膜，並將上述氧化物前驅物膜在上述金屬有機化合物的熱分解溫度以上的溫度下進行熱處理的步驟。
<15>如<14>所述的薄膜電晶體的製造方法，其中上述熱處理步驟為400℃以上。
<16>一種薄膜電晶體，其使用如<1>至<15>中任一項所述的製造方法而製造。
<17>一種顯示裝置，其具備如<16>所述的薄膜電晶體。
<18>一種影像感測器，其具備如<16>所述的薄膜電晶體。
<19>一種X線感測器，其具備如<16>所述的薄膜電晶體。
<20>一種X線數位攝影裝置，其具備如<19>所述的X線感測器。
<21>如<20>所述的X線數位攝影裝置，其可進行動態影像攝影。
根據本發明，可提供一種藉由液相法形成透明非晶氧化物半導體層，藉由相對低溫的退火處理而表現出高的遷移率(≧1cm2/Vs)的薄膜電晶體的製造方法、及由其製造的薄膜電晶體、具備其的顯示裝置、影像感測器及X線感測器。
1、2、2a、2b‧‧‧薄膜電晶體
5‧‧‧液晶顯示裝置
6‧‧‧有機EL顯示裝置
7‧‧‧X線感測器
11、60‧‧‧基板
12‧‧‧氧化物半導體層
13、13a、13b‧‧‧源極電極
14、14a、14b‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16、16a、16b‧‧‧閘極電極
A1‧‧‧第1區域
A2‧‧‧第2區域
19、79‧‧‧接觸孔
51、66、81‧‧‧閘極配線
52、67、82‧‧‧資料配線
53、69、70‧‧‧電容器
54、61a、61b‧‧‧鈍化層
55‧‧‧畫素下部電極
56‧‧‧對向上部電極
57‧‧‧液晶層
58‧‧‧RGB彩色濾光片
59a、59b‧‧‧偏光板
62‧‧‧下部電極
63、73‧‧‧上部電極
64‧‧‧有機發光層
65‧‧‧有機發光元件
68‧‧‧驅動配線
71‧‧‧電荷收集用電極
72‧‧‧X線轉換層
75‧‧‧鈍化膜
76‧‧‧電容器用下部電極
77‧‧‧電容器用上部電極
78‧‧‧絕緣膜
圖1是表示藉由本發明而製造的薄膜電晶體的一例(底部閘極-頂部接觸型)的構成的概略圖。
圖2是表示藉由本發明而製造的薄膜電晶體的一例(頂部閘極-底部接觸型)的構成的概略圖。
圖3是表示實施方式的液晶顯示裝置的一部分的概略剖面圖。
圖4是圖3的液晶顯示裝置的電氣配線的概略構成圖。
圖5是表示實施方式的有機電致發光(electroluminescence，EL)顯示裝置的一部分的概略剖面圖。
圖6是圖5的有機EL顯示裝置的電氣配線的概略構成圖。
圖7是表示實施方式的X線感測器陣列的一部分的概略剖面圖。
圖8是圖7的X線感測器陣列的電氣配線的概略構成圖。
圖9是藉由3元相圖記法表示本發明的薄膜電晶體的氧化物 半導體層中的第1區域的組成範圍及實施例、比較例的氧化物半導體層中的第1區域的組成及遷移率的圖。
以下，一邊參照隨附的圖式，一邊對本發明的薄膜電晶體的製造方法、以及具備藉由本發明而製造的薄膜電晶體的顯示裝置、感測器及X線感測器(數位攝影裝置)進行具體地說明。另外，圖中，對具有相同或對應的功能的構件(構成要素)給予相同的符號，並適當省略說明。
本發明者等人對藉由液相法形成氧化物半導體層，而製造具有1cm2/Vs以上的遷移率的薄膜電晶體的方法反覆進行銳意研究，結果發現，藉由將氧化物半導體層製成積層結構，將閘極電極側的區域控制在特定的組成範圍內，而可在相對低溫下製造具有1cm2/Vs以上的遷移率的薄膜電晶體。
即，本發明的薄膜電晶體的製造方法包括以下步驟而構成：形成閘極電極的步驟；形成與閘極電極接觸的閘極絕緣膜的步驟；藉由液相法形成氧化物半導體層的步驟，該氧化物半導體層具有第1區域及第2區域，並隔著閘極絕緣膜而與閘極電極對向配置，上述第1區域以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d>0)表示，並滿足b≦1/3、且b≧-10a/7+1，上述第2區域以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f>0、h>0)表示，且相對於閘極電極而位於比離第1區域遠的位置；形成源極電極及汲極電極的步驟，上述源極電極及汲極電極彼此隔開而配 置，並可經由氧化物半導體層而導通。
<薄膜電晶體>
首先，參照圖對藉由本發明的薄膜電晶體的製造方法而製造的薄膜電晶體(適當記為「TFT」)的構成進行說明。另外，對作為代表例的圖1、圖2所示的TFT進行具體地說明，但本發明亦可應用於其他形態(結構)的TFT的製造。
藉由本發明而製造的TFT的元件結構可為根據閘極電極的位置的所謂底部閘極型(亦稱為逆交錯結構)及頂部閘極型(亦稱為交錯(stagger)結構)的任一種形態。所謂頂部閘極型，是將形成有TFT的基板設為最下層時，在閘極絕緣膜的上側配置有閘極電極，在閘極絕緣膜的下側形成有活性層的形態，所謂底部閘極型，是在閘極絕緣膜的下側配置有閘極電極，在閘極絕緣膜的上側形成有活性層的形態。
另外，根據氧化物半導體層與源極電極及汲極電極(適當稱為「源極-汲極電極」)的接觸部分，亦可為所謂的頂部接觸型、底部接觸型的任一種形態。所謂底部接觸型，是源極-汲極電極較活性層先形成而活性層的下表面與源極-汲極電極接觸的形態，所謂頂部接觸型，是活性層較源極-汲極電極先形成而活性層的上表面與源極-汲極電極接觸的形態。
另外，本發明的TFT除了上述以外，亦可採用各種構成，亦可適當為在活性層上具備保護層或在基板上具備絕緣層等的構成。
圖1是示意性表示本發明的第1實施方式的薄膜電晶體1的構成的剖面圖，圖2是示意性表示本發明的第2實施方式的薄膜電晶體2的構成的剖面圖。圖1的薄膜電晶體1、圖2的薄膜電晶體2中，對共通的要素給予相同的符號。
圖1所示的第1實施方式的薄膜電晶體1是底部閘極-頂部接觸型電晶體，圖2所示的第2實施方式的薄膜電晶體2是頂部閘極-底部接觸型電晶體。圖1、圖2所示的實施方式中，閘極電極16、源極電極13及汲極電極14相對於氧化物半導體層12的配置不同，但給予相同符號的各要素的功能相同，可應用相同的材料。
本發明的實施方式的薄膜電晶體1、薄膜電晶體2具有：閘極電極16、閘極絕緣膜15、氧化物半導體層12(活性層)、源極電極13、汲極電極14，氧化物半導體層12在膜厚方向自靠近閘極電極16之側起具備第1區域A1與第2區域A2。構成氧化物半導體層12的第1區域A1與第2區域A2分別藉由液相法而形成。
以下，亦包括形成有本發明的TFT 1、TFT 2的基板，對各構成要素進行詳細闡述。
(基板)
關於本發明的形成有薄膜電晶體1的基板11的形狀、結構、大小等，並無特別限制，可根據目的進行適當選擇。基板11的結構可為單層結構，亦可為積層結構。
作為基板11的材質，例如可使用玻璃、釔穩定氧化鋯(Yttria Stabilized Zirconia，YSZ)等無機基板，樹脂基板，或其複合材料等。
具體可使用：聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、烯丙基二甘醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚苯并唑、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯三氟乙烯等氟樹脂、液晶聚合物、丙烯酸系樹脂、環氧樹脂、矽酮樹脂、離子聚合物樹脂、氰酸酯樹脂、交聯反丁烯二酸二酯、環狀聚烯烴、芳香族醚、順丁烯二醯亞胺-烯烴、纖維素、環硫化合物(episulfide compound)等合成樹脂基板，與氧化矽粒子的複合塑膠材料，與金屬奈米粒子、無機氧化物奈米粒子、無機氮化物奈米粒子等的複合塑膠材料，與碳纖維、碳奈米管的複合塑膠材料，與玻璃薄片、玻璃纖維、玻璃珠的複合塑膠材料，與黏土礦物或具有雲母派生結晶結構的粒子的複合塑膠材料，在薄的玻璃與上述單獨有機材料之間具有至少1次的接合界面的積層塑膠材料，藉由將無機層與有機層交替積層而具有至少1次以上的接合界面的具有阻隔性能的複合材料，不鏽鋼基板或不鏽鋼與不同種金屬積層而成的金屬多層基板，鋁基板或在表面實施氧化處理(例如陽極氧化處理)而提高了表面的絕緣性的附有氧化皮膜的鋁基板等。
另外，樹脂基板較佳為耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低通氣性、或低吸濕性等優異。樹脂基板可具 備：用以防止水分或氧氣透過的氣體阻隔層、或用以提高樹脂基板的平坦性或與下部電極的密接性的底塗層等。
(氧化物半導體層)
氧化物半導體層12(活性層)自靠近閘極電極16起依序包含第1區域A1(適當記為「A1層」)、及第2區域A2(適當記為「A2層」)，隔著閘極絕緣膜15而與閘極電極16對向配置。第1區域A1及第2區域A2均藉由液相法而成膜。
第1區域A1以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d>0)表示，並為滿足b≦1/3、且b≧-10a/7+1的組成範圍。另外，d的上限為d≦3/2。另一方面，相對於閘極電極16而位於比第1區域A1遠之側、即第1區域A1的與閘極絕緣膜15接觸之面的相反側的第2區域A2，以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f>0、h>0)表示，並具有與第1區域A1不同的組成。另外，滿足e+f+g=1的條件，且h的上限為h≦3/2。
-第1區域-
第1區域A1以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d>0)表示，並為滿足b≦1/3、且b≧-10a/7+1的組成範圍。就對於反覆驅動的穩定性而言，第1區域A1理想為b>0。另外，就達成更高的遷移率的觀點而言，第1區域A1更理想為滿足b≦a/2-1/10、且b≧-3a/2+11/10的組成範圍，尤其理想為亦滿足b≧1/20、且c≧1/20的組成範圍。若第1區域A1為該範圍內，則可達成更高的場效遷移率(1.4cm2/Vs以上)。
第1區域A1的厚度理想為小於30nm。第1區域A1較佳為使用容易實現高遷移率化的極富有In的InGaZnO膜，但此種高遷移率膜由於載子濃度高，因此有臨限值大且向負側位移的可能性。若第1區域A1的厚度為30nm以上，則成為活性層中的總載子濃度過量的狀態，而相對難以夾止(pinch-off)。
另一方面，就獲得氧化物半導體層12的均勻性及高的遷移率的觀點而言，第1區域A1的厚度較佳為5nm以上。
-第2區域-
氧化物半導體層12的第2區域A2相對於閘極電極16而位於第1區域A1遠之側、即第1區域A1的與閘極絕緣膜15接觸之面的相反側。第2區域A2以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f>0、h>0)表示，是至少包含In及Ga的任一種的氧化物半導體膜。
第2區域A2的組成理想為滿足f/(e+f)>0.25。若第2區域A2的組成為滿足f/(e+f)>0.25的範圍，則可抑制過量的載子向第1區域A1流入或在第2區域內引起通道形成，並可有效地抑制臨限值電壓Vth向負側位移。
另一方面，第2區域A2的組成理想為滿足f/(e+f)<0.875。若第2區域A2的組成為f/(e+f)<0.875，則可抑制因Ga含有率的增大引起的第2區域的電阻的增大，並可達成高的遷移率。
第2區域A2的厚度理想為30nm以上。若第2區域A2的厚度為30nm以上，則可更可靠地期待開路電流的降低。另一 方面，若第2區域A2的厚度為10nm以下，則有引起開路電流的增大、或S值的劣化的擔憂。另外，第2區域A2的厚度理想為小於70nm。若第2區域的厚度為70nm以上，則雖然可期待開路電流的降低，但源極-汲極電極層與第1區域A1間的電阻增大，結果有導致遷移率降低的擔憂。因此，第2區域A2的厚度理想為大於10nm、且小於70nm。
另外，各區域A1、區域A2的厚度例如可藉由旋塗的轉數等進行控制。
-氧化物半導體層整體-
就膜的均勻性、圖案化性的觀點而言，氧化物半導體層12整體的膜厚(總膜厚)較佳為10nm~200nm左右，更佳為35nm以上、且小於80nm。
氧化物半導體層12(第1區域A1、第2區域A2)理想為非晶質。若第1區域A1、第2區域A2為非晶質膜，則不存在結晶晶界(grain boundary)，而可獲得均勻性高的膜。
另外，包含第1區域A1、第2區域A2的積層膜是否為非晶質，可藉由X線繞射測定而確認。即在藉由X線繞射測定，未檢測到表現出結晶結構的明確的峰值時，可判斷該積層膜為非晶質。
(源極-汲極電極)
源極電極13及汲極電極14若均具有高的導電性，則材料、結構並無特別限制。例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd，氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide，ITO)、氧化銦鋅(InZnO)等金屬氧化物導電膜等製成單層或2層以上的積層結構，而形成源極電極13、汲極電極14。
在由上述金屬或金屬氧化物構成源極電極13及汲極電極14時，若考慮到成膜性、藉由蝕刻或剝離法的圖案化性及導電性等，則其厚度較佳為設為10nm以上、1000nm以下，更佳為設為50nm以上、100nm以下。
(閘極絕緣膜)
閘極絕緣膜15是將閘極電極16、與氧化物半導體12、源極電極13、汲極電極14隔開成為絕緣的狀態的層，較佳為具有高的絕緣性者，例如可由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等絕緣膜、或包含二種以上的這些化合物的絕緣膜等構成。
另外，閘極絕緣膜15為了降低洩漏電流及提高電壓耐性，而必須具有充分的厚度，另一方面，若厚度過大，則會導致驅動電壓的上升。閘極絕緣膜15的厚度亦取決於材質，較佳為10nm~10μm，更佳為50nm~1000nm，特佳為100nm~400nm。
(閘極電極)
作為閘極電極16，若具有高的導電性，則並無特別限制。例如可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd，氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化銦鋅(InZnO)等金屬氧化物導電膜等製成單層或2層以上的積層結構，而形成閘極電極。
在由上述金屬或金屬氧化物構成閘極電極16時，若考慮到成膜性、藉由蝕刻或剝離法的圖案化性及導電性等，則其厚 度較佳為設為10nm以上、1000nm以下，更佳為設為50nm以上、200nm以下。
<薄膜電晶體的製造方法>
接著，對藉由本發明而製造圖1所示的底部閘極-頂部接觸型薄膜電晶體1的方法進行說明。另外，各部的構成材料、厚度等如上所述，為了避免重複記載而在以下的說明中省略。
(閘極電極的形成)
首先，準備基板11，根據需要在基板11上形成薄膜電晶體1以外的層後，形成閘極電極16。
閘極電極16根據考慮到與所使用的材料的適性，而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍覆(Ion Plating)法等物理方式，化學氣相沈積(Chemical vapor deposition，CVD)、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。例如在將電極膜成膜後藉由蝕刻或剝離法圖案化為特定的形狀，而形成閘極電極16。此時，較佳為將閘極電極16及閘極配線同時圖案化。
(閘極絕緣膜的形成)
在形成閘極電極16後，形成閘極絕緣膜15。
閘極絕緣膜15根據考慮到與所使用的材料的適性，而自印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍覆法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。例如閘極絕緣膜15可藉由光刻法 (photolithography)及蝕刻而圖案化為特定的形狀。
(氧化物半導體層的形成)
接著，在閘極絕緣膜15上的與閘極電極16對向的位置，將第1區域A1、第2區域A2依序成膜，而作為氧化物半導體層12。
另外，分別形成第1區域A1、第2區域A2的順序根據與閘極電極16的位置關係進行確定即可。例如在如圖1所示的底部閘極型薄膜電晶體1的製造時，氧化物半導體層12按第1區域A1、第2區域A2的順序成膜，在如圖2所示的頂部閘極型薄膜電晶體2的製造時，按第2區域A2、第1區域A1的順序成膜即可。
首先，例如準備包含金屬有機化合物與溶劑的原料溶液，上述金屬有機化合物包含用以形成氧化物半導體層12的各區域A1、區域A2的金屬元素及有機成分。並且，例如使用旋塗、棒塗、浸塗、噴塗、噴墨、分配器(dispenser)、網版印刷、凸版印刷或凹版印刷等液相法，在形成有閘極絕緣膜15的基板11上，形成包含有機成分、與至少In的第1氧化物前驅物膜，在第1氧化物前驅物膜上同樣地使用液相法形成第2氧化物前驅物膜。
藉由液相法形成第1氧化物前驅物膜及第2氧化物前驅物膜時所用的原料溶液，若在分別形成為第1區域A1、第2區域A1時具有目標組成，則並無特別限定，可使用包含選自金屬烷氧化物、β二酮錯合物、及硝酸鹽的至少一種與溶劑的原料溶液。
例如可較佳地使用包含在500℃以下的溫度區域熱分解，而可形成氧化物的金屬有機化合物者。更佳為含有構成目標 氧化物半導體的包含金屬元素的金屬烷氧化物或有機酸鹽的溶液。若為包含金屬烷氧化物或有機酸鹽的溶液，則無需除去使用硝酸鹽或氯化物時可產生的硝酸或氯氣等雜質成分的製程，且可抑制有害氣體的產生。
-有機酸鹽-
作為有機酸鹽，可列舉：β-二酮錯合物基、β-酮羧酸酯錯合物基、β-酮羧酸錯合物基及酮氧基(ketoxy)(酮氧基(keto oxy)錯合物基)。
作為β-二酮錯合物基，例如可列舉：2,4-戊烷二酮(亦稱為乙醯丙酮(acetylacetone)或乙醯丙酮(acetoacetone))、1,1,1,5,5,5-六甲基-2,4-戊烷二酮、2,2,6,6-四甲基-3,5-庚烷二酮、1,1,1-三氟-2,4-戊烷二酮等。
在使用β-二酮錯合物作為形成氧化物前驅物膜的原料時，較佳為使用β-二酮作為溶劑。
作為β-酮羧酸酯錯合物基，例如可列舉：乙醯乙酸甲酯、乙醯乙酸乙酯、乙醯乙酸丙酯、三甲基乙醯乙酸乙酯、三氟乙醯乙酸甲酯等。
作為β-酮羧酸，例如可列舉：乙醯乙酸、三甲基乙醯乙酸等。
另外，作為酮氧基，例如可列舉：乙醯氧基(aceto oxy)(或乙醯氧基(acetoxy))、丙醯氧基、丁醯氧基、丙烯醯氧基、甲基丙烯醯氧基等。這些基團的碳原子數較佳為18以下。另外，可為直鏈或支鏈者、且使氫原子變為氟原子者。
-金屬烷氧化物-
作為金屬烷氧化物溶液，可使用至少含有下述通式(I)所示的金屬烷氧化物化合物的溶液。
M(OR)n (I)
(式(I)中，M為In、Ga或Zn，R為有機基，n為1以上的整數。)
另外，本發明中所用的金屬烷氧化物可單獨存在，亦可其一部分連結而形成複合烷氧化物。
另外，金屬烷氧化物溶液較佳為具有1mPa．s~100mPa．s的黏度者。另外，上述通式(I)中的R所示的有機基在全部的金屬元素中可相同，亦可不同，較佳為碳數為1~20、更佳為1~6的烷基。
作為相當於通式(I)的具體的金屬烷氧化物的例子，可列舉：乙氧化鋅、乙氧基乙氧化鋅、二甲基胺基乙氧化鋅、甲氧基乙氧化鋅、異丙氧化銦、正丁氧化銦、甲氧基乙氧化銦、二乙基胺基乙氧化銦、乙氧化鎵、異丙氧化鎵等。
金屬烷氧化物溶液以全部的金屬烷氧化物化合物的合計重量濃度計，較佳為含有0.5質量%~20質量%、更佳為含有1質量%~10質量%。在溶液中的金屬烷氧化物化合物的含量小於0.5質量%時，有難以形成均勻的薄膜的情況，若超過20質量%， 則有難以構成充分薄的膜的情況。
金屬烷氧化物溶液包含用以溶解上述金屬烷氧化物化合物的適當的溶劑。作為該溶劑，可列舉：水、醇類、胺基醇類、二醇類等，就溶解性、潤濕性、具有沸點的程度高，防止在液中的水解的觀點而言，較佳為胺基醇類，就分散液的穩定性、乾燥性的觀點而言，更佳為包含至少1種高沸點溶劑者。
上述高沸點溶劑的沸點例如為120℃~250℃，就減輕乾燥時的負載的觀點而言，較佳為130℃~200℃。在沸點小於120℃時，乾燥速度快而難以獲得充分的平滑性，若超過250℃，則在形成薄膜時容易殘存。
作為上述高沸點溶劑，具體可列舉：2-乙氧基乙醇、2-(甲氧基乙氧基)乙醇、2-(乙氧基乙氧基)乙醇、2-異丙氧基乙醇、1-乙氧基-2-丙醇、2-二乙基胺基乙醇、2-二丙基胺基乙醇、環己醇、乙二醇、二乙二醇、苄醇等。
另外，金屬烷氧化物溶液中根據目的可添加抗靜電劑、塑化劑、高分子黏合劑、增黏劑等各種添加劑，而在物性調整後用作塗佈用溶液。
另外，較佳為對藉由液相法而形成的氧化物前驅物膜實施提高膜密度的處理。具體可列舉：光處理步驟或電漿處理步驟，就處理成本的觀點等而言，較佳為光處理步驟。在光處理步驟中，較佳為對上述氧化物前驅物膜照射紫外線。若為紫外線，則容易改變膜中的有機成分的結合狀態，而可期待膜密度的提高。作為 光源，可使用：低壓水銀燈、氘燈、氙準分子燈、金屬鹵化物燈、準分子雷射等。
提高膜密度的處理可在第1氧化物前驅物膜、及第2氧化物前驅物膜的各自的形成中分別進行，亦可在全部的氧化物前驅物膜的形成結束後進行。
為了除去氧化物前驅物膜中的殘存有機成分而實施熱處理。熱處理方法並無特別限定，可列舉：藉由電爐或馬弗爐(muffle furnace)加熱的方法，或燈加熱、藉由加熱板的加熱等。
熱處理溫度為所用的金屬有機化合物的熱分解溫度以上即可，例如在使用金屬烷氧化物或β二酮錯合物時，較佳為實施400℃以上的熱處理。
但是，熱處理溫度較佳為600℃以下。原因是，在熱處理溫度超過600℃時，在第1氧化物膜與第2氧化物膜間會顯著地引起金屬元素的擴散，而難以維持積層結構。
另外，熱分解溫度因錯合物結構而變化，但例如可藉由進行熱重量測定(Thermogravimetric，TG)而進行評價。
在熱處理後，將氧化物半導體層12圖案化。圖案化可藉由光刻法及蝕刻而進行。具體而言，在殘存的部分藉由光刻法形成抗蝕劑圖案，藉由鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液進行蝕刻，而形成氧化物半導體層12的圖案。
另外，亦可在上述熱處理步驟前進行氧化物半導體層12的圖案化，並在圖案化後進行上述熱處理步驟。
經過上述步驟，藉由液相法而可形成具有分別由氧化物半導體形成的第1區域A1及第2區域A2的氧化物半導體層12。
另外，用以藉由本發明而形成氧化物半導體層12的原料，並不限定於金屬烷氧化物或有機酸鹽，例如亦可使用硝酸鹽。在使用硝酸鹽作為原料時，與使用金屬烷氧化物或有機酸鹽的情形相比，具有在膜形成時不會混入成為雜質的碳成分的優點。
另外，硝酸鹽與金屬烷氧化物或有機酸鹽相比，通常熱分解溫度低(250℃左右)，因此可在更低溫下實現高的TFT特性。
(源極-汲極電極的形成)
接著，在氧化物半導體層12上形成用以形成源極電極13、汲極電極14的金屬膜。
源極電極13及汲極電極14均只要根據考慮到與所使用的材料的適性，而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍覆法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法進行成膜即可。
例如藉由蝕刻或剝離法將金屬膜圖案化為特定的形狀，而形成源極電極13及汲極電極14。此時，較佳為將源極電極13、汲極電極14、以及與這些電極13、電極14連接的配線(未圖示)同時圖案化。
根據以上順序，可製作具有如圖1所示的構成的薄膜電晶體1。
藉由本發明而製造的薄膜電晶體，可藉由液相法在相對低溫 下製造，且由於表現出高的遷移率(≧1cm2/Vs)，而可應用於各種元件。使用藉由本發明而製造的薄膜電晶體的顯示裝置及感測器，均藉由低的消耗電力而表現出良好的特性。另外，此處所謂「特性」，在顯示裝置時為顯示特性，在感測器時為感度特性。
<液晶顯示裝置>
圖3表示作為具備藉由本發明而製造的薄膜電晶體的顯示裝置的一個實施方式的液晶顯示裝置的一部分的概略剖面圖，圖4表示其電氣配線的概略構成圖。
如圖3、圖4所示，本實施方式的液晶顯示裝置5具備：圖2所示的頂部閘極-底部接觸型薄膜電晶體2、在薄膜電晶體2的由鈍化層(passivation layer)54保護的閘極電極16上由畫素下部電極55及其對向上部電極56夾持的液晶層57、與各畫素對應而用以發出不同顏色的光的RGB彩色濾光片58，並且是在TFT 2的基板11側及彩色濾光片58上分別具備偏光板59a、偏光板59b的構成。另外，頂部閘極-底部接觸型薄膜電晶體2具有氧化物半導體層12，氧化物半導體層12在膜厚方向自靠近閘極電極16之側起具備第1區域A1與第2區域A2。
另外，如圖4所示，本實施方式的液晶顯示裝置5具備：彼此平行的多個閘極配線51、與該閘極配線51交叉且彼此平行的資料配線52。此處，閘極配線51與資料配線52電性絕緣。在閘極配線51與資料配線52的交叉部附近，具備薄膜電晶體2。
如圖3、圖4所示，薄膜電晶體2的閘極電極16與閘極 配線51連接，薄膜電晶體2的源極電極13與資料配線52連接。另外，薄膜電晶體2的汲極電極14經由設置於閘極絕緣膜15的接觸孔19(在接觸孔19中嵌入導電體)而與畫素下部電極55電性連接。該畫素下部電極55與接地的對向電極56一起構成電容器(condenser)53。
在圖3所示的本實施方式的液晶裝置中，具備頂部閘極型薄膜電晶體，但作為本發明的顯示裝置的液晶裝置中所用的薄膜電晶體，並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
藉由本發明而製造的薄膜電晶體由於具有高的遷移率，因此在液晶顯示裝置中可實現高精細、高速響應、高對比度等高品質顯示，亦適於大畫面化。另外，特別是在活性層(氧化物半導體層)12為非晶質時，可抑制元件特性的不均，而實現大畫面中無不均的優異的顯示品質。且由於特性位移少，因此可降低閘極電壓，進而可降低顯示裝置的消耗電力。
另外，根據本發明，構成活性層的第1區域A1及第2區域A2可使用能在低溫(例如200℃以下)下成膜的非晶質膜而形成，因此可使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，亦可提供顯示品質優異、且可撓性的液晶顯示裝置。
<有機EL顯示裝置>
作為具備藉由本發明而製造的TFT的顯示裝置的一個實施方式，圖5表示主動矩陣方式的有機EL顯示裝置的一部分的概略剖 面圖，圖6表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有可低成本地製作的優點，但由於逐一選擇掃描線而使畫素發光，因此掃描線數與每條掃描線的發光時間成反比例。因此難以實現高精細化、大畫面化。主動矩陣方式由於在每個畫素中形成電晶體或電容器(capacitor)，因此製造成本變高，但不具有如單純矩陣方式般掃描線數無法增加的問題，因此適於高精細化、大畫面化。
本實施方式的主動矩陣方式的有機EL顯示裝置6中，在具備鈍化層61a的基板60上，分別具備頂部閘極-頂部接觸型薄膜電晶體作為驅動用TFT 2a及開關用TFT 2b。在驅動用薄膜電晶體2a、開關用薄膜電晶體2b上具備有機發光元件65，其包含由下部電極62及上部電極63夾持的有機發光層64，並成為上表面亦由鈍化層61b保護的構成。另外，驅動用薄膜電晶體2a、開關用薄膜電晶體2b分別具有氧化物半導體層12，各氧化物半導體層12在膜厚方向自靠近各閘極電極16a、閘極電極16b之側起具備第1區域A1與第2區域A2。
另外，如圖5及圖6所示，本實施方式的有機EL顯示裝置6具備：彼此平行的多個閘極配線66、與該閘極配線66交叉且彼此平行的資料配線67及驅動配線68。此處，閘極配線66與資料配線67、驅動配線68電性絕緣。開關用薄膜電晶體2b的閘極電極16b與閘極配線66連接，開關用薄膜電晶體2b的源極電 極13b與資料配線67連接。另外，開關用薄膜電晶體2b的汲極電極14b與驅動用薄膜電晶體2a的閘極電極16a連接，並且藉由使用電容器69而將驅動用薄膜電晶體2a保持為接通狀態。驅動用薄膜電晶體2a的源極電極13a與驅動配線68連接，汲極電極14a與有機EL發光元件65連接。
在圖5所示的本實施方式的有機EL裝置中，亦具備頂部閘極型驅動用薄膜電晶體2a、頂部閘極型開關用薄膜電晶體2b，但在作為本發明的顯示裝置的有機EL裝置中所用的薄膜電晶體，並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
藉由本發明而製造的薄膜電晶體由於具有高的遷移率，因此消耗電力低且可實現高品質的顯示。另外，根據本發明，構成活性層的第1區域A1及第2區域A2，亦可由能在相對低溫下成膜的非晶質膜形成，因此可使用樹脂基板(塑膠基板)作為基板。因此，根據本發明，可提供顯示品質優異的可撓性的有機EL顯示裝置。
另外，在圖5所示的有機EL顯示裝置中，可將上部電極63作為透明電極而製成頂部發光型，亦可藉由將下部電極62及驅動用TFT 2a、開關用TFT 2b的各電極作為透明電極而製成底部發光型。
<X線感測器>
圖7表示作為本發明的感測器的一個實施方式的X線感測器的一部分的概略剖面圖，圖8表示其電氣配線的概略構成圖。
本實施方式的X線感測器7具備形成於基板11上的薄膜電晶體2及電容器70、形成於電容器70上的電荷收集用電極71、X線轉換層72、以及上部電極73而構成。在薄膜電晶體2上設置有鈍化膜75。
電容器70成為由電容器用下部電極76與電容器用上部電極77夾持絕緣膜78而成的結構。電容器用上部電極77經由設置於絕緣膜78與閘極絕緣膜15之間的接觸孔79，而與薄膜電晶體2的源極電極13及汲極電極14的任一電極(圖7中為汲極電極14)連接。另外，薄膜電晶體2具有氧化物半導體層12，氧化物半導體層12在膜厚方向自靠近閘極電極16之側起具備第1區域A1與第2區域A2。
電荷收集用電極71設置於電容器70中的電容器用上部電極77上，並與電容器用上部電極77接觸。X線轉換層72是由非晶硒形成的層，以覆蓋薄膜電晶體2及電容器70的方式設置。上部電極73設置於X線轉換層72上，並與X線轉換層72接觸。
如圖8所示，本實施方式的X線感測器7具備：彼此平行的多個閘極配線81、與閘極配線81交叉且彼此平行的多個資料配線82。此處，閘極配線81與資料配線82電性絕緣。在閘極配線81與資料配線82的交叉部附近，具備薄膜電晶體2。
薄膜電晶體2的閘極電極16與閘極配線81連接，薄膜電晶體2的源極電極13與資料配線82連接。另外，薄膜電晶體2的汲極電極14與電荷收集用電極71連接，而且該電荷收集用電 極71與接地的電容器用下部電極76一起構成電容器70。
在本構成的X線感測器7中，X線在圖7中自上部(上部電極73側)照射，而在X線轉換層72中生成電子-電洞對。藉由利用上部電極73對該X線轉換層72預先施加高電場，而所生成的電荷被蓄積於電容器70，並依序掃描薄膜電晶體2而被讀出。
本發明的X線感測器由於具備接通電流高、可靠性優異的薄膜電晶體2，並且由於S/N高、且感度特性優異，因此在用於X線數位攝影裝置時可獲得寬動態範圍的圖像。
特別是本發明的X線數位攝影裝置較佳為用於如下的X線數位攝影裝置：其可用1台進行動態影像的透視與靜態影像的攝影，而並非僅可進行靜態影像攝影。而且在薄膜電晶體2中的構成活性層的第1區域A1及第2區域A2為非晶質時，可獲得均勻性優異的圖像。
另外，在圖7所示的本實施方式的X線感測器中，具備頂部閘極型薄膜電晶體，但本發明的感測器中所用的薄膜電晶體並不限定於頂部閘極型，亦可為底部閘極型薄膜電晶體。
[實施例]
以下對實施例進行說明，但本發明並不受這些實施例任何限定。
<實驗例1>
(使用金屬烷氧化物的第1氧化物前驅物膜及第2氧化物前驅物膜的製作)
秤量乙酸鋅二水合物1.32g、異丙氧化鎵0.75g、異丙氧化銦5.79g，在二乙基乙醇胺100mL中在150℃的溫度下攪拌，而獲得淡黃色的第1金屬烷氧化物原料液。該原料液是以製成膜時的金屬組成比為In：Ga：Zn=0.7：0.1：0.2的方式而製備者。
同樣，秤量乙酸鋅二水合物2.20g、異丙氧化鎵3.73g、異丙氧化銦1.38g，在二乙基乙醇胺100mL中在150℃的溫度下攪拌，而獲得淡黃色的第2金屬烷氧化物原料液。該原料液是以製成膜時的金屬組成比為In：Ga：Zn=1/6：3/6：2/6的方式而製備者。
在附有熱氧化膜的p-型矽基板上，藉由3000rpm的旋轉速度旋塗上述第1金屬烷氧化物原料液後，進行5分鐘自然乾燥，而製作膜厚為35nm的第1氧化物前驅物膜。
接著，藉由3000rpm的旋轉速度旋塗上述第2金屬烷氧化物原料液後，進行5分鐘自然乾燥。將上述旋塗及自然乾燥實施2次，而製作膜厚為70nm的第2氧化物前驅物膜。
將所得的氧化物前驅物積層膜藉由箱式爐在450℃下實施1小時熱處理。
藉此，可製作評價用簡易型TFT。另外，構成氧化物半導體層的第1區域A1的厚度為25nm，第2區域A1的厚度為50nm。
<實驗例2>
(使用β二酮錯合物的第1氧化物前驅物膜及第2氧化物前驅物膜的製作)
秤量乙醯丙酮銦4.32g、乙醯丙酮鎵0.551g、乙醯丙酮鋅0.791g，在乙醯丙酮100mL中在室溫下攪拌，而獲得無色的第1金屬β二酮原料液。該原料液是以製成膜時的金屬組成比為In：Ga：Zn=0.7：0.1：0.2的方式而製備者。
同樣，秤量乙醯丙酮銦1.03g、乙醯丙酮鎵2.75g、乙醯丙酮鋅1.32g，在乙醯丙酮100mL中在室溫下攪拌，而獲得無色的第2金屬β二酮原料液。該原料液是以製成膜時的金屬組成比為In：Ga：Zn=1/6：3/6：2/6的方式而製備者。
在附有熱氧化膜的p-型矽基板上，藉由3000rpm的旋轉速度旋塗上述第1金屬β二酮原料液後，進行5分鐘自然乾燥，而製作膜厚為35nm的第1氧化物前驅物膜。
接著，藉由3000rpm的旋轉速度旋塗上述第2金屬β二酮原料液後，進行5分鐘自然乾燥。將上述旋塗及自然乾燥實施2次，而製作膜厚為70nm的第2氧化物前驅物膜。
將所得的氧化物前驅物積層膜藉由箱式爐在450℃下實施1小時熱處理。
藉此，可製作評價用簡易型TFT。另外，構成氧化物半導體層的第1區域A1的厚度為25nm，第2區域A1的厚度為50nm。
(第1區域中的組成依存性)
使用與上述實驗例1相同的方法，僅改變第1區域的投入原料比，並評價第1區域的組成對TFT特性造成何種影響。第2區域是以製成膜時的金屬組成比為In：Ga：Zn=1/6：3/6：2/6的方 式固定。
在製成膜的狀態下的金屬組成比是使用螢光X線分析裝置(X-ray Fluorescence，XRF)來確認。
對於所製作的TFT，使用半導體參數分析儀4156C(安捷倫科技(Agilent Technologies)公司製造)，進行遷移率μ的測定。在將汲極電壓(Vd)固定為1V的狀態下，在-30V~+30V的範圍內掃描閘極電壓(Vg)，根據所得的線形區域的Vg-Id特性算出線形遷移率。
將對第1區域進行了組成調變時的遷移率匯總表示於以下的表1。另外，關於各TFT，藉由3元相圖記法將第1區域A1的組成範圍及遷移率表示於圖9。
根據表1及圖9可知，藉由滿足b≦1/3、及b≧-10a/7+1，而可實現超過1cm2/Vs的場效遷移率。
而且可知，在滿足b≦a/2-1/10、及b≧-3a/2+11/10的組成範 圍中，可獲得更高的場效遷移率(1.4cm2/Vs以上)。其原因認為，由於In含有率相對增大，而在氧化物半導體中容易導入成為載子的供給源的氧缺陷。並且認為原因是，由於在氧化物半導體系中報告有表現出滲透(percolation)傳導，因而此時載子濃度越高則有遷移率越提高的傾向。同時認為，由於承擔載子傳導的是In的5s軌道，因此若膜中In含有率增大，則當然電子軌道的重疊變大，而仍然有助於遷移率的提高。
另一方面可知，比較例1、比較例2中，由於In含量相對低，因此場效遷移率降低。
另外，在使用氣相成膜法形成此種積層系中的氧化物半導體層時、與在使用如本發明的液相法而形成時，良好的組成範圍不同。其原因認為，與氣相成膜法相比，藉由液相成膜法而製作的膜由於殘留有機物質的混入或膜密度的降低的影響，而膜中的陷阱能階量大。因此在液相成膜中，與氣相成膜相比，將承擔載子傳導的第1氧化物半導體膜(第1區域)的組成控制在更富有In之側，而可增大能有助於傳導的載子濃度量，並可實現高的遷移率。
另外，理想為Ga及In分別含有5%以上，其原因是，在In2O3或InZnO系中難以控制載子，在如本發明中所形成的組成區域的富有In的區域中，容易表現出簡併性傳導(degenerate conduction)。另外，藉由難以形成氧缺陷且導入承擔結構穩定性的Ga，而可提高對經時或反覆驅動的穩定性。
另外，比較例3、比較例4是不積層氧化物半導體層而由單膜構成的情形的例子。根據比較例3可知，在相同的熱處理溫度條件下積層結構可獲得高的遷移率。另外，根據比較例4可知，與在高的溫度下退火的單膜InGaZnO-TFT相比，在更低溫度下退火的積層型InGaZnO-TFT可獲得高的遷移率。
(第2區域中的組成依存性)
第1區域的組成以與實施例1相同的方式進行固定(a：b：c=2.1：0.3：0.6)，並在InGaZnO系中調變第2區域中的組成。
對於所製作的TFT，使用半導體參數分析儀4156C(安捷倫科技公司製造)，以與上述相同的方式算出遷移率。另外，根據I-V特性求出臨限值電壓(Vth)。
將對第2區域進行了組成調變時的TFT特性匯總表示於以下表2。
在提高了Ga含有率的f/(e+f)=0.875(實施例10)時，雖然可獲得高的遷移率，但與其他實施例相比可知，遷移率稍有減少。其原因認為，藉由增大第2區域的Ga含有率，而第2區域的電阻增大，從而第1區域與源極-汲極電極之間的電阻增大。
另一方面，在如實施例14般提高了In含有率的情形(f/(e+f)=0.250)時，有臨限值向負方向位移的傾向。此時，由於第2區域的載子濃度相對變高，因此認為過量的載子可能流入至第1區域、或可能在第2區域內引起一部分通道的形成。根據此種結果可知，就高遷移率與Vth>0的觀點而言，理想為0.250<f/(e+f)<0.875的組成範圍。
(關於反覆驅動的穩定性)
對於實施例1及實施例7的TFT，在將汲極電壓Vd固定為+10V、將閘極電壓Vg固定為+15V的應力條件下，測定施加300秒鐘的應力後的臨限值相對於初期值的變動量(△Vth)。將結果表示於表3。
在第1區域中含有Ga的實施例1的情形時，相對於不 含有Ga的實施例7，臨限值的變動量變小，據此可知對於反覆驅動的穩定性高。
藉由本發明而製造的薄膜電晶體適合用作使用樹脂基板的可藉由低溫製程製作的可撓性顯示器等的元件、電荷耦合元件(Charge Coupled Device，CCD)、互補金屬氧化物半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器、X線感測器等各種感測器，微機電系統(Micro Electro Mechanical System，MEMS)等各種電子元件中的驅動元件(驅動電路)。
使用藉由本發明而製造的薄膜電晶體的本發明的顯示裝置及感測器，均藉由低的消耗電力而表現出良好的特性。另外，此處所謂的「特性」，在顯示裝置時為顯示特性，在感測器時為感度特性。
1‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧氧化物半導體層
13‧‧‧源極電極
14‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16‧‧‧閘極電極
A1‧‧‧第1區域
A2‧‧‧第2區域

Claims (21)

  1. 一種薄膜電晶體的製造方法，其包括：形成閘極電極的步驟；形成與上述閘極電極接觸的閘極絕緣膜的步驟；藉由液相法形成氧化物半導體層的步驟，上述氧化物半導體層具有第1區域以及第2區域，並隔著上述閘極絕緣膜而與上述閘極電極對向配置，上述第1區域以In(a)Ga(b)Zn(c)O(d)(a≧0、b≧0、c≧0、a+b+c=1、d>0)表示，並滿足b≦1/3、且b≧-10a/7+1，上述第2區域以In(e)Ga(f)Zn(g)O(h)(e≧0、f≧0、g≧0、e+f>0、h>0)表示，且相對於上述閘極電極而位於比上述第1區域遠的位置；形成源極電極及汲極電極的步驟，上述源極電極及汲極電極彼此隔開而配置，並可經由上述氧化物半導體層而導通。
  2. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含選自金屬烷氧化物、β二酮錯合物、及硝酸鹽的至少一種與溶劑的原料溶液來形成上述氧化物半導體層。
  3. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含選自金屬烷氧化物及β二酮錯合物的至少一種與溶劑的原料溶液來形成上述氧化物半導體層。
  4. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其 中在形成上述氧化物半導體層的步驟中，使用包含金屬烷氧化物與溶劑的原料溶液來形成上述氧化物半導體層。
  5. 如申請專利範圍第4項所述的薄膜電晶體的製造方法，其中上述原料溶液包含胺基乙醇類作為上述溶劑。
  6. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中，使用包含β二酮錯合物與溶劑的原料溶液來形成上述氧化物半導體層。
  7. 如申請專利範圍第6項所述的薄膜電晶體的製造方法，其形成上述氧化物半導體層，上述氧化物半導體層中，上述原料溶液包含β二酮作為上述溶劑。
  8. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第1區域為進一步滿足b≦a/2-1/10、且b≧-3a/2+11/10的組成範圍內。
  9. 如申請專利範圍第8項所述的薄膜電晶體的製造方法，其中上述第1區域為進一步滿足b≧1/20、且c≧1/20的組成範圍內。
  10. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第2區域具有滿足f/(e+f)>0.250的組成。
  11. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述氧化物半導體的上述第2區域具有滿足f/(e+f)<0.875的組成。
  12. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述第2區域的膜厚超過10nm、且小於70nm。
  13. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述氧化物半導體層為非晶質。
  14. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在形成上述氧化物半導體層的步驟中包括：形成包含選自金屬烷氧化物及β二酮錯合物的至少一種金屬有機化合物的氧化物前驅物膜，並將上述氧化物前驅物膜在上述金屬有機化合物的熱分解溫度以上的溫度下進行熱處理的步驟。
  15. 如申請專利範圍第14項所述的薄膜電晶體的製造方法，其中上述熱處理步驟為400℃以上。
  16. 一種薄膜電晶體，其使用如申請專利範圍第1項至第15項中任一項所述的製造方法而製造。
  17. 一種顯示裝置，其具備如申請專利範圍第16項所述的薄膜電晶體。
  18. 一種影像感測器，其具備如申請專利範圍第16項所述的薄膜電晶體。
  19. 一種X線感測器，其具備如申請專利範圍第16項所述的薄膜電晶體。
  20. 一種X線數位攝影裝置，其具備如申請專利範圍第19項所述的X線感測器。
  21. 如申請專利範圍第20項所述的X線數位攝影裝置，其可進行動態影像攝影。
TW102121005A 2012-06-20 2013-06-14 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器 TWI613826B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-139187 2012-06-20
JP2012139187A JP5972065B2 (ja) 2012-06-20 2012-06-20 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201405832A true TW201405832A (zh) 2014-02-01
TWI613826B TWI613826B (zh) 2018-02-01

Family

ID=49768594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102121005A TWI613826B (zh) 2012-06-20 2013-06-14 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器

Country Status (5)

Country Link
US (1) US9673048B2 (zh)
JP (1) JP5972065B2 (zh)
KR (1) KR101634482B1 (zh)
TW (1) TWI613826B (zh)
WO (1) WO2013190992A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
KR102279459B1 (ko) 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9377419B2 (en) * 2012-12-12 2016-06-28 Jose Maria Las Navas Garcia Method and apparatus for multiple sample preparation and simultaneous loss of ignition/gain on ignition analysis, for use in X-ray fluorescence spectrometry
KR20140078543A (ko) * 2012-12-14 2014-06-25 한국화학연구원 자발적 연소 반응이 발생하는 인듐아연 산화물계 반도체 잉크 조성물 및 이를 통해 제조되는 무기 반도체 박막
US9670232B2 (en) * 2014-02-06 2017-06-06 Transtron Solutions Llc Molecular precursor compounds for zinc-group 13 mixed oxide materials
US9404002B2 (en) 2014-02-06 2016-08-02 Transtron Solutions Llc Molecular precursor compounds for indium gallium zinc oxide materials
WO2015132694A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
EP2942803B1 (en) * 2014-05-08 2019-08-21 Flosfia Inc. Crystalline multilayer structure and semiconductor device
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
WO2016048328A1 (en) 2014-09-25 2016-03-31 Intel Corporation Iii-n epitaxial device structures on free standing silicon mesas
JP2016092413A (ja) * 2014-10-29 2016-05-23 株式会社半導体エネルギー研究所 撮像装置および電子機器
CN107078098B (zh) 2014-11-18 2021-04-06 英特尔公司 使用n沟道和p沟道氮化镓晶体管的cmos电路
US10056456B2 (en) 2014-12-18 2018-08-21 Intel Corporation N-channel gallium nitride transistors
KR20170093912A (ko) * 2015-01-28 2017-08-16 후지필름 가부시키가이샤 산화물 보호막의 제조 방법, 산화물 보호막, 박막 트랜지스터의 제조 방법, 박막 트랜지스터, 및 전자 디바이스
CN104716152B (zh) * 2015-04-01 2018-09-14 京东方科技集团股份有限公司 X射线平板探测器及其制备方法与白色绝缘材料
US20180097027A1 (en) * 2015-04-17 2018-04-05 Sharp Kabushiki Kaisha Imaging panel and x-ray imaging device including same
WO2016186654A1 (en) * 2015-05-19 2016-11-24 Intel Corporation Semiconductor devices with raised doped crystalline structures
CN107667424B (zh) 2015-06-26 2022-02-18 英特尔公司 具有高温稳定基板界面材料的异质外延结构
US9496415B1 (en) 2015-12-02 2016-11-15 International Business Machines Corporation Structure and process for overturned thin film device with self-aligned gate and S/D contacts
KR102513161B1 (ko) 2016-03-11 2023-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합체 및 트랜지스터
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
CN106927689A (zh) * 2017-04-17 2017-07-07 华南理工大学 一种氧化物半导体薄膜及其制备工艺
TWI613804B (zh) 2017-09-04 2018-02-01 友達光電股份有限公司 光感測裝置
WO2019066953A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING SAME
WO2019066935A1 (en) 2017-09-29 2019-04-04 Intel Corporation REDUCED CONTACT RESISTANCE GROUP III (N-N) NITRIDE DEVICES AND METHODS OF MAKING THE SAME
CN109980086A (zh) * 2017-12-28 2019-07-05 深圳Tcl工业研究院有限公司 氧化物薄膜晶体管及其制备方法
JP6706638B2 (ja) * 2018-03-07 2020-06-10 シャープ株式会社 半導体装置およびその製造方法
CN109860106B (zh) * 2019-02-28 2020-11-03 合肥京东方光电科技有限公司 一种显示基板的制备方法
EP3790057A1 (en) * 2019-09-06 2021-03-10 SABIC Global Technologies B.V. Low temperature processed semiconductor thin-film transistor
WO2021046734A1 (zh) * 2019-09-11 2021-03-18 咸阳彩虹光电科技有限公司 开关元件和显示面板
US20220045061A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Three-node access device for vertical three dimensional (3d) memory
US20220045069A1 (en) * 2020-08-06 2022-02-10 Micron Technology, Inc. Source/drain integration in a three-node access device for vertical three dimensional (3d) memory

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7674662B2 (en) * 2006-07-19 2010-03-09 Applied Materials, Inc. Process for making thin film field effect transistors using zinc oxide
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US20080286907A1 (en) * 2007-05-16 2008-11-20 Xerox Corporation Semiconductor layer for thin film transistors
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP5123768B2 (ja) 2008-07-10 2013-01-23 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
US20110220895A1 (en) * 2008-11-27 2011-09-15 Konica Minolta Holdings, Inc. Thin film transistor and method of manufacturing thin film transistor
US8367486B2 (en) * 2009-02-05 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the transistor
JP5328414B2 (ja) * 2009-02-25 2013-10-30 富士フイルム株式会社 トップゲート型の電界効果型トランジスタ及びその製造方法並びにそれを備えた表示装置
JP5763876B2 (ja) * 2009-05-08 2015-08-12 コニカミノルタ株式会社 薄膜トランジスタ、及びその製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP4571221B1 (ja) * 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR20130057439A (ko) * 2010-04-28 2013-05-31 바스프 에스이 아연 착물 용액의 제조 방법
EP2426720A1 (en) * 2010-09-03 2012-03-07 Applied Materials, Inc. Staggered thin film transistor and method of forming the same
JP5626978B2 (ja) * 2010-09-08 2014-11-19 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI405335B (zh) * 2010-09-13 2013-08-11 Au Optronics Corp 半導體結構及其製造方法
EP2619816A4 (en) * 2010-09-24 2014-06-11 Univ California NANO WIRE POLYMER COMPOSITE ELECTRODES
US20130280859A1 (en) * 2010-12-30 2013-10-24 Jae-ho Kim Thin-film transistor and method for manufacturing same
JP5871263B2 (ja) * 2011-06-14 2016-03-01 富士フイルム株式会社 非晶質酸化物薄膜の製造方法
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5863126B2 (ja) * 2011-11-18 2016-02-16 国立研究開発法人科学技術振興機構 アモルファス導電性酸化物膜の形成方法
KR101301215B1 (ko) * 2011-12-27 2013-08-29 연세대학교 산학협력단 산화물 박막용 조성물, 산화물 박막용 조성물 제조 방법, 산화물 박막용 조성물을 이용한 산화물 박막 및 전자소자
WO2013183733A1 (ja) * 2012-06-06 2013-12-12 株式会社神戸製鋼所 薄膜トランジスタ
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
JP6117124B2 (ja) * 2013-03-19 2017-04-19 富士フイルム株式会社 酸化物半導体膜及びその製造方法
JP6454974B2 (ja) * 2013-03-29 2019-01-23 株式会社リコー 金属酸化物膜形成用塗布液、金属酸化物膜の製造方法、及び電界効果型トランジスタの製造方法
US20150087110A1 (en) * 2013-09-21 2015-03-26 Northwestern University Low-Temperature Fabrication of Spray-Coated Metal Oxide Thin Film Transistors
JPWO2015059850A1 (ja) * 2013-10-24 2017-03-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタの製造方法
JP6180908B2 (ja) * 2013-12-06 2017-08-16 富士フイルム株式会社 金属酸化物半導体膜、薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Also Published As

Publication number Publication date
US9673048B2 (en) 2017-06-06
TWI613826B (zh) 2018-02-01
KR20150021051A (ko) 2015-02-27
JP2014003244A (ja) 2014-01-09
WO2013190992A1 (ja) 2013-12-27
US20150103977A1 (en) 2015-04-16
JP5972065B2 (ja) 2016-08-17
KR101634482B1 (ko) 2016-07-08

Similar Documents

Publication Publication Date Title
TWI613826B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
TWI491049B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
TWI587395B (zh) 非晶質氧化物薄膜的製造方法
WO2012124434A1 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
TWI575754B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
TWI585986B (zh) 薄膜電晶體的製造方法
TWI601212B (zh) 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP6257799B2 (ja) 金属酸化物半導体膜、薄膜トランジスタおよび電子デバイス