TWI601212B - 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器 - Google Patents

薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器 Download PDF

Info

Publication number
TWI601212B
TWI601212B TW102143355A TW102143355A TWI601212B TW I601212 B TWI601212 B TW I601212B TW 102143355 A TW102143355 A TW 102143355A TW 102143355 A TW102143355 A TW 102143355A TW I601212 B TWI601212 B TW I601212B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
thin film
film transistor
amorphous oxide
semiconductor layer
Prior art date
Application number
TW102143355A
Other languages
English (en)
Other versions
TW201423870A (zh
Inventor
小野雅司
高田真宏
田中淳
鈴木真之
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201423870A publication Critical patent/TW201423870A/zh
Application granted granted Critical
Publication of TWI601212B publication Critical patent/TWI601212B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)

Description

薄膜電晶體及其製造方法、結晶性氧化物半導體薄 膜及其製造方法、顯示裝置及X線感測器
本發明是有關於一種薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置、及X線感測器。
近年來，將包含In、Ga、Zn及O的In-Ga-Zn-O系(以下，有時簡記作InGaZnO)的氧化物半導體膜用於通道層(活性層)的薄膜電晶體(Thin film transistor：TFT)的研究．開發正在盛行。上述氧化物半導體膜可低溫成膜，且顯示出比非晶形矽高的遷移率，進而可見光下為透明，因此可在塑膠板或膜等基板上形成可撓性透明薄膜電晶體。
此處，表1中表示各種電晶體特性的遷移率、製程溫度等的比較表。
通道層中使用了多晶矽的薄膜電晶體雖可獲得100cm2/Vs左右的遷移率，但因製程溫度為450度以上，非常高，而僅可形成在玻璃等耐熱性高的基板上，從而並不適合於廉價、大面積、可撓性化。
而且，通道層中使用了非晶形矽的薄膜電晶體以300度左右的相對低的溫度便可形成，因而基板的選擇性比多晶矽廣，但最多僅獲得1cm2/Vs左右的遷移率，從而不適合於高精細的顯示器用途。
另一方面，就低溫成膜的觀點而言，通道層中使用了有機半導體的薄膜電晶體在100度以下便可形成，因而期待應用於使用了耐熱性低的塑膠膜基板等的可撓性顯示器用途等中，但就遷移率而言’僅獲得與非晶形矽相同程度的結果。
記載了如下內容的文獻亦到處可見，即，在如InGaZnO般的氧化物半導體系中，即便為非晶形狀態亦可獲得高遷移率，但另一方面，為了進一步提高遷移率．特性穩定性，而使氧化物半導體結晶化(參照日本專利第4164562號公報、及K.野村(Nomura) 等人著「用於高性能可撓性薄膜電晶體的非晶形氧化物半導體(Amorphous Oxide Semiconductors for High-Performance Flexible Thin-Film Transistors)」日本應用物理學會雜誌(Japanese Journal of Applied Physics)，第45卷，第4303-4308頁，2006年)。
例如，在導入結晶化製程來作為用以提高半導體特性(遷移率及相對於經時或驅動應力的特性穩定性)的製程的情況下，在日本專利第4164562號公報、及K.Nomura等人著「Amorphous Oxide Semiconductors for High-Performance Flexible Thin-Film Transistors」Japanese Journal of Applied Physics，第45卷，第4303-4308頁，2006年中，非常高的製程溫度(600℃以上)成為必需。而且，在如日本專利第4164562號公報般以實現達成了與基板的晶格匹配的磊晶膜為目標的情況下，需要初始層的成膜或基板的分步形成等更為煩雜的製程。
本發明的目的在於提供一種使非晶形(非晶質)InGaZnO(以下，有時記作a-InGaZnO)等非晶形氧化物半導體在低溫下結晶化而得、且電性穩定的結晶性氧化物半導體膜的製造方法，及具有使非晶形氧化物半導體在低溫下結晶化而得、且電性穩定的活性層的薄膜電晶體的製造方法。
而且，本發明的目的在於提供一種可在低溫下製造且電性穩定的結晶性氧化物半導體薄膜、薄膜電晶體、顯示裝置、及X線感測器。
為了達成上述目的，而提供以下的發明。
<1>一種薄膜電晶體的製造方法，包括：形成閘極電極的步驟；形成閘極絕緣膜的步驟；形成包含選自由In、Ga、Zn、及Sn所組成的群組中的至少一種元素的非晶形氧化物半導體層的步驟；形成藉由對非晶形氧化物半導體層施加電壓而使非晶形氧化物半導體層的至少一部分結晶化所得的活性層的步驟；以及形成源極電極及汲極電極的步驟。
<2>如<1>所述的薄膜電晶體的製造方法，非晶形氧化物半導體層包含選自由In、Ga、及Zn所組成的群組中的至少一種元素。
<3>如<2>所述的薄膜電晶體的製造方法，非晶形氧化物半導體層包含In、Ga、及Zn。
<4>如<1>至<3>中任一項所述的薄膜電晶體的製造方法，活性層包含由(In1-xGax)2O3(ZnO)m表示的組成(其中，0≦x≦1，m為1以上且5以下)的結晶相。
<5>如<1>至<3>中任一項所述的薄膜電晶體的製造方法，活性層包含由InGaO3(ZnO)m表示的組成(其中，m為1以上且5以下)的結晶相。
<6>如<1>至<5>中任一項所述的薄膜電晶體的製造方法，對非晶形氧化物半導體層施加電壓時的電流密度為6.7×10-4 A/cm2以上。
<7>如<1>至<6>中任一項所述的薄膜電晶體的製造方法，在對非晶形氧化物半導體層施加電壓時，一邊將非晶形氧化物半導體層的溫度控制為室溫以上且結晶化溫度以下，一邊使非晶形氧化物半導體層結晶化。
<8>如<1>至<6>中任一項所述的薄膜電晶體的製造方法，在對非晶形氧化物半導體層施加電壓時，一邊將非晶形氧化物半導體層的溫度控制為室溫以上且250℃以下，一邊使非晶形氧化物半導體層結晶化。
<9>如<1>至<8>中任一項所述的薄膜電晶體的製造方法，在形成源極電極及汲極電極的步驟之後，藉由對源極電極及汲極電極間施加電壓而使非晶形氧化物半導體層的至少一部分結晶化。
<10>一種結晶性氧化物半導體膜，其包含選自由In、Ga、Zn、及Sn所組成的群組中的至少一種元素，且具有層狀的結晶相、及顆粒狀的結晶相。
<11>如<10>所述的結晶性氧化物半導體膜，其包含In、Ga、Zn及O。
<12>如<11>所述的結晶性氧化物半導體膜，其包含由InGaO3(ZnO)m表示的組成(其中，m為1以上且5以下)的結晶相。
<13>一種結晶性氧化物半導體膜的製造方法，其包括： 形成包含選自由In、Ga、Zn、及Sn所組成的群組中的至少一種元素的非晶形氧化物半導體膜的步驟；藉由對非晶形氧化物半導體膜施加電壓而使非晶形氧化物半導體膜的至少一部分結晶化的步驟。
<14>一種薄膜電晶體，其藉由如<1>至<9>中任一項所述的薄膜電晶體的製造方法而製造。
<15>一種薄膜電晶體，其包括如<10>至<12>中任一項所述的結晶性氧化物半導體膜作為活性層。
<16>一種顯示裝置，其包括如<14>或<15>所述的薄膜電晶體。
<17>一種X線感測器，其包括如<14>或<15>所述的薄膜電晶體。
根據本發明，提供一種使a-InGaZnO等非晶形氧化物半導體在低溫下結晶化而得、且電性穩定的結晶性氧化物半導體膜的製造方法，及具有使非晶形氧化物半導體在低溫下結晶化而得、且電性穩定的活性層的薄膜電晶體的製造方法。
而且，根據本發明，提供一種可在低溫下製造且電性穩定的結晶性氧化物半導體薄膜、薄膜電晶體、顯示裝置、及X線感測器。
1、1a、1b、2、3、4‧‧‧薄膜電晶體
5‧‧‧液晶顯示裝置
6‧‧‧有機EL顯示裝置
7‧‧‧X線感測器
11、60‧‧‧基板
12‧‧‧氧化物半導體層(活性層)
12A‧‧‧非晶形氧化物半導體膜(a-InGaZnO)
13、13a、13b‧‧‧源極電極
14、14a、14b‧‧‧汲極電極
15、15A‧‧‧閘極絕緣膜
16、16a、16b‧‧‧閘極電極
16A‧‧‧電極膜
17‧‧‧蝕刻終止層
17A‧‧‧蝕刻終止膜
18‧‧‧金屬膜
19‧‧‧接觸孔
20、20A‧‧‧層間絕緣膜
21‧‧‧畫素電極
21A‧‧‧畫素電極層
51、66、81‧‧‧閘極配線
52、67、82‧‧‧資料配線
53：69、70‧‧‧電容器
54、61a、61b‧‧‧鈍化層
55‧‧‧畫素下部電極
56、63、73‧‧‧上部電極
57‧‧‧液晶層
58‧‧‧RGB彩色濾光片
59a、59b‧‧‧偏光板
62‧‧‧下部電極
64‧‧‧有機發光層
65‧‧‧有機發光元件
68‧‧‧驅動配線
71‧‧‧電荷收集用電極
72‧‧‧X線轉換層
75‧‧‧鈍化膜
76‧‧‧電容器用下部電極
77‧‧‧電容器用上部電極
78‧‧‧絕緣膜
79‧‧‧接觸孔
111‧‧‧單晶YSZ基板
112‧‧‧InGaZnO膜
113、114‧‧‧電極
圖1(A)~圖1(D)是示意性地表示關於可藉由本發明製造的薄膜電晶體的4種構成的剖面圖。
圖2(A)~圖2(I)是表示在電子器件的製造步驟中製造薄膜電晶體的步驟的一例的圖。
圖3(A)~圖3(E)是表示在電子器件的製造步驟中製造薄膜電晶體後的步驟的一例的圖。
圖4是表示實施形態的液晶顯示裝置的一部分的概略剖面圖。
圖5是圖4的液晶顯示裝置的電氣配線的概略構成圖。
圖6是表示實施形態的有機電致發光(electroluminescence，EL)顯示裝置的一部分的概略剖面圖。
圖7是圖6的有機EL顯示裝置的電氣配線的概略構成圖。
圖8是表示實施形態的X線感測器陣列的一部分的概略剖面圖。
圖9是圖8的X線感測器陣列的電氣配線的概略構成圖。
圖10是電壓施加實驗中製作的樣品的示意圖。
圖11是表示實施例的脈衝電流的施加方法的圖。
圖12是表示電壓施加時間與電壓值的關係的圖。
圖13(A)、圖13(B)是改變倍率而表示實施例1的氧化物半導體層的電壓施加區域的剖面的穿透式電子顯微鏡(Transmission Electron Microscope，TEM)圖像。
圖14是表示實施例2中的氧化物半導體層的電壓施加區域的剖面的TEM圖像。
圖15是表示比較例1的氧化物半導體層的剖面的TEM圖像。
圖16是表示實施例3的氧化物半導體層的電子束繞射圖案的圖。
圖17是表示比較例2的氧化物半導體層的電子束繞射圖案的圖。
圖18是表示藉由退火將InGaZnO非晶形氧化物半導體結晶化的情況下的剖面TEM圖像。
以下，一邊參照隨附圖式，一邊對本發明進行具體說明。圖中，對具有相同或相對應的功能的構件(構成要素)附上相同符號並適當省略說明。而且，以下的說明中，使用「~」表示的範圍表示包含上限下限的兩方的數值的範圍。
本發明的薄膜電晶體(TFT)的製造方法包括下述步驟而構成：形成閘極電極；形成閘極絕緣膜；形成包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體層；形成藉由對非晶形氧化物半導體層施加電壓而使非晶形氧化物半導體層的至少一部分結晶化所得的活性層；以及形成源極電極及汲極電極。
通常，為了使上述般的非晶形氧化物半導體結晶化而必須進行高溫退火，但本發明中藉由對非晶形氧化物半導體賦予電能而非賦予熱能而引起結晶化。電能有可能因焦耳熱而局部變為熱能，但原理上即便基板溫度為室溫亦可使非晶形氧化物半導體結晶化。
以下，將本發明的薄膜電晶體的製造方法連同薄膜電晶體的構成一併進行說明。
首先，對藉由本發明而製造的TFT的元件構造進行說明。藉由本發明而製造的TFT可為基於閘極電極的位置的所謂底部閘極型(亦稱作逆交錯構造)及頂部閘極型(稱作交錯構造)中的任一形態。頂部閘極型為如下形態：在將形成著TFT的基板作為最下層時，在閘極絕緣膜的上側配置著閘極電極，在閘極絕緣膜的下側形成著活性層；底部閘極型為如下形態：在閘極絕緣膜的下側配置著閘極電極，在閘極絕緣膜的上側形成著活性層。
而且，亦可基於活性層與源極電極及汲極電極(適當稱作「源極．汲極電極」)的接觸部分，而為所謂的頂部接觸型、底部接觸型中的任一形態。底部接觸型為如下形態：源極．汲極電極比活性層先形成且活性層的下表面與源極．汲極電極接觸；頂部接觸型為如下形態：活性層比源極．汲極電極先形成且活性層的上表面與源極．汲極電極接觸。
另外，本發明的TFT除上述以外，亦可取用各種構成，亦可為適當地在活性層上具備保護層或在基板上具備絕緣層等的構成。
圖1(A)~圖1(D)是示意性地表示本發明的第1實施形態~第4實施形態的薄膜電晶體的構成的剖面圖。圖1(A)~圖1(D)的各薄膜電晶體1、薄膜電晶體2、薄膜電晶體3、薄膜電晶體4中，對共同的要素附上相同的符號。
本發明的實施形態的薄膜電晶體1、薄膜電晶體2、薄膜電晶體3、薄膜電晶體4均構成為在基板11上具有氧化物半導體層(活性層)12、源極電極13、汲極電極14、閘極絕緣膜15、及閘極電極16。
圖1(A)所示的第1實施形態的薄膜電晶體1為頂部閘極-頂部接觸型的電晶體，圖1(B)所示的第2實施形態的薄膜電晶體2為頂部閘極-底部接觸型的電晶體，圖1(C)所示的第3實施形態的薄膜電晶體3為底部閘極-頂部接觸型的電晶體，圖1(D)所示的第4實施形態的薄膜電晶體4為底部閘極-底部接觸型的電晶體。
圖1(A)~圖1(D)所示的實施形態中，閘極電極16、源極電極13、及汲極電極14的相對於氧化物半導體層12的配置不同，但賦予了相同符號的各要素的功能相同，可適應相同的材料。以下，適當以圖1(A)所示的TFT1為代表例而對各構成要素及製造步驟進行詳述。
(基板)
關於用以形成薄膜電晶體1的基板11的形狀、構造、大小等不作特別限制，可根據目的而適當選擇。
基板11的構造可為單層構造，亦可為積層構造。
作為基板11，可使用包含玻璃、釔穩定氧化鋯(Yttria-Stabilized Zirconia；YSZ)等無機材料、樹脂或樹脂複合材料等的基板。其中就輕量這一方面、且具有可撓性這一方面而 言，較佳為包含樹脂或樹脂複合材料的基板。具體而言，可使用如下基板：包含聚對苯二甲酸丁二酯、聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚萘二甲酸丁二酯、聚苯乙烯、聚碳酸酯、聚碸、聚醚碸、聚芳酯、烯丙基二醇碳酸酯、聚醯胺、聚醯亞胺、聚醯胺醯亞胺、聚醚醯亞胺、聚吲哚、聚苯硫醚、聚環烯烴、降冰片烯樹脂、聚氯三氟乙烯等氟樹脂、液晶聚合物、丙烯酸系樹脂、環氧樹脂、矽酮樹脂、離聚物樹脂、氰酸酯樹脂、交聯富馬酸二酯、環狀聚烯烴、芳香族醚、馬來醯亞胺-烯烴、纖維素、環硫化物化合物等合成樹脂的基板，包含已述的合成樹脂等與氧化矽粒子的複合塑膠材料的基板，包含已述的合成樹脂等與金屬奈米粒子、無機氧化物奈米粒子或無機氮化物奈米粒子等的複合塑膠材料的基板，包含已述的合成樹脂等與碳纖維或碳奈米管的複合塑膠材料的基板，包含已述的合成樹脂等與玻璃鱗片、玻璃纖維或玻璃珠的複合塑膠材料的基板，包含已述的合成樹脂等與黏土礦物或具有雲母派生結晶構造的粒子的複合塑膠材料的基板，在薄玻璃與已述中的任一合成樹脂之間至少具有1個接合界面的積層塑膠基板，包含藉由交替積層無機層與有機層(已述的合成樹脂)而具有至少1個以上的接合界面且具有阻隔性能的複合材料的基板，不鏽鋼基板或積層不鏽鋼與異種金屬而成的金屬多層基板，鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)而提高了表面的絕緣性的帶有氧化皮膜的鋁基板等。
另外，作為樹脂基板，較佳為耐熱性、尺寸穩定性、耐 溶劑性、電氣絕緣性、加工性、低透氣性、及低吸濕性優異者。樹脂基板亦可具備用以防止水分或氧的穿透的氣體阻隔層、或用以提高樹脂基板的平坦性或與下部電極的密接性的底塗層等。
基板11的厚度較佳為50μm以上且500μm以下。若基板11的厚度為50μm以上，則基板自身的平坦性進一步提高。若基板11的厚度為500μm以下，則基板自身的可撓性進一步提高，從而作為可撓性器件用基板的使用更為容易。根據構成基板11的材料的不同，具有充分的平坦性及可撓性的厚度不同，因而必須根據基板材料來設定其厚度，但其範圍大致為50μm以上且500μm以下的範圍。
在使用了已達成與InGaZnO系非晶形氧化物半導體的晶格匹配的單晶基板(ZnO或YSZ等)的情況下，可期待在基板界面形成非晶形氧化物半導體與基板結晶面已匹配的磊晶膜。
另一方面，本發明的結晶化製程原理上即便在室溫下亦可適用，因而一般而言在使用具有在200℃左右便容易顯示出熱膨脹.收縮的可撓性的樹脂的情況下，可製作可撓性薄膜電晶體、及具備其的電子器件。
(活性層)
活性層12由結晶性的氧化物半導體膜構成，該結晶性的氧化物半導體膜包含選自In、Ga、Zn、及Sn中的至少一種元素。活性層12經由如下步驟而製作，即，形成包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體層的步驟，及形成 藉由對非晶形氧化物半導體層施加電壓而使非晶形氧化物半導體層的至少一部分結晶化所得的活性層的步驟。以下，對製作活性層12的各步驟進行具體說明。
-非晶形氧化物半導體層形成步驟-
首先，在基板11上形成包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體膜。非晶形氧化物半導體膜理想的是包含In、Ga、及Zn中的至少一種，更理想的是包含In、Ga、及Zn，進而理想的是藉由後述的結晶化步驟而結晶化的氧化物半導體膜(活性層)包含由(In1-xGax)2O3(ZnO)m表示的組成(其中，0≦x≦1，m為1以上且5以下)的結晶相，尤其理想的是包含由InGaO3(ZnO)m表示的組成的結晶相且m為1以上且5以下。根據本發明者等人的實驗，能夠看到在InGaO3(ZnO)m的組成中m為較小的值者容易結晶化的狀況，當m=1時獲得尤為良好的結晶相，因此更佳為m=1。若m為5以下則在顆粒尺寸(結晶粒直徑)大的狀態下容易結晶化，若m為1則獲得尤為良好的結晶相。
而且，在InGaZnO系中In含有率較高者容易獲得作為半導體膜的高遷移率，因此自遷移率的觀點考慮，亦理想的是m為5以下。
而且，在非晶形氧化物半導體膜包含Zn的情況下，藉由使Zn的一部分摻雜帶隙更廣的元素離子，而可賦予伴隨光學帶隙增大的光照射穩定性。具體而言，可藉由摻雜Mg而增大膜的帶隙。
例如，有機電致發光(electroluminescence，EL)元件中使用的藍色發光層顯示出在波長λ=450nm左右時具有波峰的寬(broad)發光，因此假如在InGaZnO膜的光學帶隙相對較窄且該區域具有光學吸收的情況下，會產生引起電晶體的臨限值偏移的問題。因此，尤其作為用於有機EL驅動用的薄膜電晶體，較佳為活性層(通道層)中使用的材料的帶隙更大。
氧化物半導體層的載子密度可藉由陽離子摻雜而任意地控制。當欲增加載子密度時，摻雜容易成為價數相對大的陽離子的材料(Ti、Zr、Hf、Ta等)即可。然而，在摻雜價數大的陽離子的情況下，氧化物半導體膜的構成元素數增加，因此在成膜製程的簡化、低成本化方面不利，因而較佳為藉由氧濃度(氧空位(Oxygen Vacancy)量)來控制載子密度。
作為非晶形氧化物半導體膜的形成方法，依據如下方法成膜即可，即，考慮與所使用的材料的適應性而適當選自印刷方式、塗覆方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，化學氣相沈積(Chemical Vapor Deposition，CVD)、電漿CVD法等化學方式等中的方法。另外，自可於低溫下成膜的觀點考慮，較佳為濺鍍法。
成為活性層12的非晶形氧化物半導體膜的膜厚(總膜厚)較佳為10nm~200nm左右。
在成膜非晶形氧化物半導體膜後，將非晶形氧化物半導體膜圖案化為活性層12的形狀。圖案化可藉由光微影及蝕刻而進 行。具體而言，藉由光微影在殘存的部分形成抗蝕劑圖案，並藉由鹽酸、硝酸、稀硫酸、或磷酸、硝酸及醋酸的混合液等酸溶液進行蝕刻，由此形成成為活性層12的圖案。
-結晶化步驟-
在形成包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導層後，藉由對非晶形氧化物半導體層施加電壓而使非晶形氧化物半導體層的至少一部分結晶化。
對非晶形氧化物半導體層施加電壓的方法，只要可使非晶形氧化物半導體的至少一部分結晶化則不作特別限定。例如，可在形成著與非晶形氧化物半導體層連接的電極的狀態下隔著電極施加電壓，亦可利用如探針般的物體與非晶形氧化物半導體層直接接觸而施加電壓。
對非晶形氧化物半導體層施加電壓而結晶化的步驟，只要在形成非晶形氧化物半導體層的步驟之後則可在任一階段中進行，該段階中例如可使用探針將電訊號施加至氧化物半導體層而引起結晶化，還可在形成源極．汲極電極後施加電訊號。可對源極．汲極電極間施加電壓而使非晶形氧化物半導體層結晶化。
賦予電訊號的方法可為施加固定電壓，亦可發送如脈衝般得到時間性調變的訊號。
在結晶化步驟中，對非晶形氧化物半導體層施加電壓時的電流密度理想的是6．7×10-4A/cm2以上。這是因為能量高而流動更大電流則更容易引起結晶化。然而，就防止因焦耳熱引起的過 度的發熱或大電流引起的活性層的特性劣化(由晶格缺陷、陷阱的生成等引起)的觀點而言，對非晶形氧化物半導體層施加電壓時的電流密度理想的是1×10-1A/cm2以下。
而且，在對非晶形氧化物半導體層施加電壓時，理想的是一邊將非晶形氧化物半導體層的溫度控制在室溫(20℃)以上且結晶化溫度以下之間，一邊使活性層結晶化，更理想的是將非晶形氧化物半導體層的溫度控制在室溫以上且250℃以下之間。另外，只要是例如InGaZnO系的非晶形氧化物半導體層，則結晶化溫度為600℃左右。
藉由對非晶形氧化物半導體層的溫度進行控制，而可使氧化物半導體層的導電性發生變化。若賦予比例如室溫時的導電性高的導電性(若降低電阻)，則容易施加電壓。而且，只要為250℃以下，則即便在可撓性基板等需要低溫製程的基板上亦可進行非晶形氧化物半導體層的結晶化。
例如，在InGaZnO等氧化物半導體膜中，藉由將氧化物半導體膜的溫度控制為室溫以上且250℃以下，則膜中的水分脫離而深的間隙內能階(level)減少，藉此作為膜的電阻值以位數計而大幅減少。超過250℃的溫度時能夠看見電阻值增大的效果，為300℃以上時收斂為某程度的電阻值。因此，自控制導電性的觀點而言，理想的是在室溫至250℃以下進行氧化物半導體層的溫度控制。
另外，本發明中，對非晶形氧化物半導體層施加電壓時進行 加熱並不是直接導致結晶化的因素，但推測其亦具有藉由熱能而促進結晶化的效果。
在對非晶形氧化物半導體層施加電壓時，非晶形氧化物半導體層的溫度控制的方法不作特別限定，例如可為對如加熱板般的基板整體的溫度進行控制的方法，亦可為藉由燈加熱或輻射等自非晶形氧化物半導體層的表面使溫度上升的方法。
活性層12為作為上述結晶化步驟的結果而形成的包含In、Ga、Zn、Sn中的至少一種元素的結晶性氧化物半導體膜，較佳為在活性層12內具有不同的結晶相，且包含層狀的結晶相與顆粒狀(粒狀)的結晶相。
可藉由X線繞射測定來確認氧化物半導體層是否為結晶相，或者本發明的薄膜電晶體的製造方法中氧化物半導體層是否已結晶化。即，若藉由X線繞射測定，而檢測出顯示結晶構造的明確的波峰，則可確認氧化物半導體層為結晶相。
而且，例如可藉由進行剖面TEM測定而確認氧化物半導體層內是否存在不同的結晶相。並且亦可一併藉由獲取電子束繞射圖案，而獲得關於晶格狀態的資訊。
本發明的薄膜電晶體的製造方法中，氧化物半導體層的載子濃度控制亦重要。氧化物半導體層的載子濃度的控制除可藉由調變金屬元素的組成來進行外，亦可藉由成膜時的氧分壓控制來進行。
氧濃度的控制可藉由分別對氧化物半導體膜的成膜時 的氧分壓進行控制而進行。若提高成膜時的氧分壓，則可降低載子濃度，伴隨此可期待斷開電流的降低。另一方面，若降低成膜時的氧分壓，則可增大載子濃度，伴隨此可期待場效遷移率的增大。而且，例如在氧化物半導體膜的成膜後實施照射氧自由基或臭氧的處理亦可促進膜的氧化，並減少膜中的氧空位量。
而且，本發明的薄膜電晶體的製造方法中，亦可與非晶形氧化物半導體層的結晶化步驟分開而另外添加熱處理步驟(後退火製程)。若熱處理溫度為400℃以上，則可使光照射穩定性變得極高，例如，亦可達成相對於420nm的光照射的臨限值偏移量的絕對值|△Vth |≦0.5V，進而|△Vth |≦0.3V。
熱處理步驟中，理想的是在環境整體中所含的水分含有量以露點溫度換算為-36℃以下(絕對濕度0.21g/m-3以下)的乾燥環境下進行退火。藉由進行乾燥環境下的退火，而相比於進行濕潤環境(大氣中等)下的退火的情況，可提高光穩定性。
(源極．汲極電極)
源極電極13及汲極電極14只要均具有高導電性則不作特別限制，可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd、氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxides，ITO)、氧化鋅銦(Indium Zinc Oxides，IZO)等金屬氧化物導電膜設為單層或2層以上的積層構造而加以使用。
源極電極13及汲極電極14均依據如下方法成膜即可，即，考慮與所使用的材料的適應性而適當選自印刷方式、塗覆方 式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，CVD、電漿CVD法等化學方式等中的方法。
在由上述金屬構成源極電極13及汲極電極14的情況下，若考慮成膜性、利用蝕刻或剝離法的圖案化性及導電性等，則其厚度較佳為10nm以上且1000nm以下，更佳為50nm以上且100nm以下。
(閘極絕緣膜)
作為配置於活性層12與閘極電極16之間的閘極絕緣膜15，較佳為具有高絕緣性者，可由SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的絕緣膜、或至少含有二個以上該些化合物的絕緣膜等構成。
閘極絕緣膜15依據如下方法成膜即可，即，考慮與所使用的材料的適應性而適當選自印刷方式、塗覆方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，CVD、電漿CVD法等化學方式等中的方法。
閘極絕緣膜15必須具有足以降低洩漏電流及提高電壓耐性的厚度，另一方面，若厚度過大則會導致驅動電壓的上升。閘極絕緣膜15的厚度依據材質而定，但較佳為10nm~10μm，更佳為50nm~1000nm，尤佳為100nm~400nm。
(閘極電極)
作為閘極電極16，只要為具有高導電性者則不作特別限制，可將Al、Mo、Cr、Ta、Ti、Au、Ag等金屬，Al-Nd、氧化錫、氧 化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等金屬氧化物導電膜等設為單層或2層以上的積層構造而加以使用。
閘極電極16依據如下方法成膜即可，即，考慮與所使用的材料的適應性而適當選自印刷方式、塗覆方式等濕式方式，真空蒸鍍法、濺鍍法、離子電鍍法等物理方式，CVD、電漿CVD法等化學方式等中的方法。
在由上述金屬構成閘極電極16的情況下，若考慮成膜性、利用蝕刻或剝離法的圖案化性及導電性等，則其厚度較佳為10nm以上且1000nm以下，更佳為50nm以上且200nm以下。
其次，一邊參照圖2(A)~圖2(I)及圖3(A)~圖3(E)，一邊說明藉由本發明而製造具備底部閘極-頂部接觸型的薄膜電晶體的電子器件的方法的一例。另外，各部的構成材料、厚度等如上所述，在以下的說明中適當省略。
準備基板11，將基板11清洗及乾燥後(圖2(A))，形成閘極電極16。具體而言，在成膜電極膜16A後(圖2(B))，藉由蝕刻或剝離法而圖案化為規定的閘極電極16的形狀(圖2(C))。此時，較佳為將閘極電極16及閘極配線(未圖示)同時圖案化。
其次，將閘極絕緣膜15A、非晶形氧化物半導體膜(a-InGaZnO)12A、蝕刻終止膜17A連續成膜(圖2(D))。此處，蝕刻終止膜17A基本上為絕緣膜，理想的是為絕緣性或水蒸氣、氧穿透率低者。具體而言，理想的是為SiO2、SiNx等金屬氧 化物或金屬氮化物。
然後，將蝕刻終止膜17A圖案化而使氧化物半導體膜12A上的成為源極．汲極電極的區域露出，並且以僅覆蓋成為通道的部分的正上方部位的方式形成蝕刻終止層17(圖2(E))。
其次，將非晶形氧化物半導體膜12A圖案化為可使後述源極．汲極電極間導通的活性層12的形狀(圖2(F))。此處非晶形氧化物半導體膜12A的圖案化可藉由光微影及蝕刻進行。具體而言，藉由光微影在殘存的部分形成抗蝕劑圖案，並藉由鹽酸、硝酸、稀硫酸、或磷酸、硝酸及醋酸的混合液等酸溶液進行蝕刻，由此形成圖案。
進而將閘極絕緣膜15A圖案化(圖2(G))。
其次，在成膜用以形成源極．汲極電極的金屬膜18後(圖2(H))，藉由蝕刻或剝離法將金屬膜18圖案化為規定的形狀(圖2(I))。藉此，形成可隔著活性層12而導通的源極電極13、汲極電極14。此時，較佳為將源極電極13、汲極電極14及連接該些電極13、電極14的配線同時圖案化。
亦可在形成源極電極13、汲極電極14後，在蝕刻終止層17上進而形成通道保護膜。
然後，成膜層間絕緣膜20A(圖3(A))，將層間絕緣膜20A圖案化，藉此形成接觸孔19(圖3(B))。
在層間絕緣膜20A上成膜畫素電極層21A(圖3(C))，藉由畫素電極層21A的圖案化而形成畫素電極21(圖3(D))。
藉由最終進行後退火處理而獲得以氧化物半導體為活性層12的薄膜電晶體(圖3(E))。
在經由上述步驟製造薄膜電晶體的情況下，作為氧化物半導體層的結晶化步驟的電壓施加處理只要在形成非晶形氧化物半導體層12之後，則可在任一時間點進行，較佳為隔著源極電極13、汲極電極14施加電壓。亦可在源極．汲極電極形成後(圖2(I))，對源極．汲極電極間施加電壓，還可在接觸孔形成後(圖3(B))、畫素電極形成後(圖3(C))、或後退火處理後(圖3(D))進行。另外，藉由後退火處理會實現TFT陣列的面內特性的均勻化，因而理想的是在進行結晶化步驟後進行後退火處理。
因半導體層為氧化物半導體，故理想的是在含氧的環境下進行非晶形氧化物半導體層的結晶化步驟。尤其藉由在大氣中進行而不會使氧化物半導體層的氧缺陷大幅增大，且大氣中的水分被部分提取至膜中，藉此亦可減少氧化物半導體層的晶格缺陷。
而且，藉由在大氣中進行，無須導入環境控制所需的專用的設備，從而低成本化亦成為可能。
而且，氧化物半導體中藉由伴隨加熱的膜中水分脫離而膜電阻以位數計大幅變化，因此例如在a-InGaZnO中，列舉如下優點，即，藉由將基板的溫度例如控制為150℃~250℃左右而可提高導電率，藉由閘極電壓施加而通道區域即便未成為導通狀態，亦流動足以結晶化的電流。
藉由本發明而製造的薄膜電晶體的用途雖不作特別限 定，但較佳為例如作為電光學裝置的顯示裝置(液晶顯示裝置，有機EL(Electro Luminescence)顯示裝置，無機EL顯示裝置等)中的驅動元件。
進而，藉由本發明而製造的薄膜電晶體較佳為用作使用樹脂基板的可於低溫製程中製作的可撓性顯示器等器件，電荷耦合裝置(Charge Coupled Device，CCD)、互補金氧半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器，X線感測器等各種感測器，微機電系統(Micro Electro Mechanical System，MEMS)等各種電子器件中的驅動元件(驅動電路)。
使用本發明的薄膜電晶體的本發明的顯示裝置及感測器均藉由低消耗電力而顯示良好的特性。另外，此處提及的「特性」，在為顯示裝置的情況下為顯示特性，在為感測器的情況下為感度特性。
<液晶顯示裝置>
圖4中表示作為具備藉由本發明而製造的薄膜電晶體的顯示裝置的一實施形態即液晶顯示裝置的一部分的概略剖面圖，圖5中表示其電氣配線的概略構成圖。
如圖4所示，本實施形態的液晶顯示裝置5構成為包括：頂部閘極-頂部接觸型的薄膜電晶體1；液晶層57，在薄膜電晶體1的由鈍化層54保護的閘極電極16上由畫素下部電極55及其對向上部電極56而夾著；以及用以與各畫素相對應地發出不同 顏色的RGB彩色濾光片58，在TFT1的基板11側及彩色濾光片58上分別具備偏光板59a、偏光板59b。
而且，如圖5所示，本實施形態的液晶顯示裝置5包括相互平行的多個閘極配線51，及與閘極配線51交叉且相互平行的資料配線52。此處閘極配線51與資料配線52電性絕緣。在閘極配線51與資料配線52的交叉部附近具備薄膜電晶體1。
薄膜電晶體1的閘極電極16與閘極配線51連接，薄膜電晶體1的源極電極13與資料配線52連接。而且，薄膜電晶體1的汲極電極14隔著設置於閘極絕緣膜15的接觸孔19(在接觸孔19中埋入導電體)而與畫素下部電極55電性連接。該畫素下部電極55連同接地的對向電極56一併構成電容器53。
圖4所示的本實施形態的液晶裝置中具備頂部閘極型的薄膜電晶體1，但作為本發明的顯示裝置的液晶裝置中所使用的薄膜電晶體並不限定為頂部閘極型，亦可為底部閘極型的薄膜電晶體。
藉由本發明而製造的薄膜電晶體因具有高遷移率，而可在液晶顯示裝置中進行高精細、高速響應、高對比度等高品質顯示，亦適合於大畫面化。而且，藉由電壓施加而在低溫下結晶化所得的活性層(氧化物半導體層)12因特性偏移少，故可降低閘極電壓，進而降低顯示裝置的消耗電力。
而且，根據本發明，構成活性層12的包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體層可進行相對低溫 下的成膜，且藉由電壓施加而可在低溫下結晶化，因此可使用樹脂基板(塑膠基板)來作為基板。因此，根據本發明，亦可提供顯示品質優異且可撓性的液晶顯示裝置。
<有機EL顯示裝置>
作為具備藉由本發明而製造的TFT的顯示裝置的一實施形態，關於主動矩陣方式的有機EL顯示裝置，圖6中表示其一部分的概略剖面圖，圖7中表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式中有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有可以低成本製作的優點，但因逐條地選擇掃描線而使畫素發光，故掃描線數與每條掃描線的發光時間成反比。因此高精細化、大畫面化變得困難。主動矩陣方式因針對每一畫素而形成電晶體或電容器故製造成本變高，但並無如單純矩陣方式般無法增加掃描線數的問題，因而適合於高精細化、大畫面化。
本實施形態的主動矩陣方式的有機EL顯示裝置6中，頂部閘極-頂部接觸型的薄膜電晶體分別作為驅動用TFT1a及開關用TFT1b而裝配在基板60上，該基板60具備鈍化層61a。構成為在薄膜電晶體1a、薄膜電晶體1b上具備包含由下部電極62及上部電極63夾著的有機發光層64的有機發光元件65，且上表面亦由鈍化層61b而保護。
而且，如圖7所示，本實施形態的有機EL顯示裝置6包括相互平行的多個閘極配線66，及與閘極配線66交叉且相互平 行的資料配線67及驅動配線68。此處，閘極配線66與資料配線67、驅動配線68電性絕緣。開關用薄膜電晶體1b的閘極電極16b與閘極配線66連接，開關用薄膜電晶體1b的源極電極13b與資料配線67連接。而且，開關用薄膜電晶體1b的汲極電極14b與驅動用薄膜電晶體1a的閘極電極16a連接，並且藉由使用電容器69而將驅動用薄膜電晶體1a保持為導通狀態。驅動用薄膜電晶體1a的源極電極13a與驅動配線68連接，汲極電極14a與有機EL發光元件65連接。
在圖6所示的本實施形態的有機EL裝置中，亦具備頂部閘極型的薄膜電晶體1a、薄膜電晶體1b，但作為本發明的顯示裝置的有機EL裝置中所使用的薄膜電晶體並不限定於頂部閘極型，亦可為底部閘極型的薄膜電晶體。
藉由本發明而製造的薄膜電晶體因具有高遷移率，故可以低消耗電力進行高品質顯示。而且，根據本發明，構成活性層的包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體層，可進行相對低溫下的成膜，且可藉由電壓施加而於低溫下結晶化，因此可使用樹脂基板(塑膠基板)來作為基板。因此，根據本發明，可提供顯示品質優異且可撓性的有機EL顯示裝置。
另外，圖6所示的有機EL顯示裝置中，亦可將上部電極63作為透明電極而設為頂部發光型，亦可將下部電極62及TFT1a、TFT1b的各電極作為透明電極而設為底部發光型。
<X線感測器>
圖8中表示作為本發明的感測器的一實施形態的X線感測器的一部分的概略剖面圖，圖9中表示其電氣配線的概略構成圖。
本實施形態的X線感測器7構成為包括形成於基板11上的薄膜電晶體1及電容器70、形成於電容器70上的電荷收集用電極71、X線轉換層72、以及上部電極73。在薄膜電晶體1上設置著鈍化膜75。
電容器70成為由電容器用下部電極76與電容器用上部電極77夾著絕緣膜78的構造。電容器用上部電極77隔著設置於絕緣膜78的接觸孔79，而與薄膜電晶體1的源極電極13及汲極電極14中的其中一者(圖8中為汲極電極14)連接。
電荷收集用電極71設置於電容器70中的電容器用上部電極77上，且與電容器用上部電極77相接。X線轉換層72為包含非晶形硒(amorphous selenium)的層，且以覆蓋薄膜電晶體1及電容器70的方式而設置。上部電極73設置於X線轉換層72上，且與X線轉換層72相接。
如圖9所示，本實施形態的X線感測器7包括相互平行的多個閘極配線81，及與閘極配線81交叉的相互平行的多個資料配線82。此處，閘極配線81與資料配線82電性絕緣。在閘極配線81與資料配線82的交叉部附近具備薄膜電晶體1。
薄膜電晶體1的閘極電極16與閘極配線81連接，薄膜電晶體1的源極電極13與資料配線82連接。而且，薄膜電晶體1 的汲極電極14與電荷收集用電極71連接，進而該電荷收集用電極71連同接地的對向電極76一併構成電容器70。
本構成的X線感測器7中，X線在圖8中自上部(上部電極73側)而照射，在X線轉換層72中生成電子-電洞對。藉由上部電極73對該X線轉換層72施加高電場，所生成的電荷蓄積在電容器70中，藉由對薄膜電晶體1依次進行掃描而讀取上述電荷。
本發明的X線感測器因具備導通電流高且可靠性優異的薄膜電晶體1，故訊號雜訊比(signal-noise ratio，S/N)高，感度特性優異，從而在用於X線數位攝影裝置的情況下獲得廣動態範圍(dynamic range)圖像。
尤其本發明的X線數位攝影裝置並非僅可攝影靜止圖像，亦較佳用於以1台便可進行動態圖像的透視與靜止圖像的攝影的X線數位攝影裝置。
而且，構成活性層12的包含選自In、Ga、Zn、及Sn中的至少一種元素的非晶形氧化物半導體層可進行相對低溫下的成膜，可藉由電壓施加而在低溫下結晶化，因而亦可作為使用樹脂基板的可撓性X線感測器。
另外，圖8所示的本實施形態的X線感測器中具備頂部閘極型的薄膜電晶體，但本發明的感測器中所使用的薄膜電晶體不限定為頂部閘極型，亦可為底部閘極型的薄膜電晶體。
[實施例]
以下對實施例進行說明，但本發明並不受該些實施例任何限定。
本發明者等人藉由進行以下的實驗，而證實了藉由施加電壓而非晶形氧化物半導體層結晶化的情況。
<氧化物半導體層的電壓施加所致的結晶化>
藉由下述步驟製作具有圖10所示的構成的試樣(評估用TFT)。
在單晶YSZ基板111上成膜電極間隔500μm、電極寬1mm的Au電極，從而製成電壓施加用的電極113、電極114。在該電極上濺鍍形成150nm的InGaZnO膜112。濺鍍成膜時的成膜壓力設為0.42Pa，氧/氬分壓設為0.05/30。組成設為In：Ga：Zn=1：1：1(實施例1)與1：1：5(實施例2)。這相當於將經結晶化情況下的InGaZnO記載為InGaO3(ZnO)m時的m=1及5的情況。
然後對試樣流通額定電流，嘗試結晶化。作為電流源及電壓計，而使用吉時利(Keithley)公司的SMU-237(源量測單元(source measure unit))，如圖11所示，以200ms的脈衝間隔施加±100mA(相當於電流密度6.7×10-4A/cm2)的脈衝電流。脈衝間的間隔(interval)設為1s。
如此，脈衝電流一邊持續施加電壓的狀態，一邊以10秒進行一次電壓測定，從而檢測出氧化物半導體的狀態變化。將其結果表示於圖12。根據圖12可知，在實施例1(In：Ga：Zn=1：1：1，m=1)的情況下，在電壓施加後2000s左右產生電壓值的反曲點 (inflection point)，在實施例2(In：Ga：Zn=1：1：5，m=5)的情況下，在10000s左右產生電壓值的反曲點。
在產生被認為是氧化物半導體層的上述狀態變化的電壓值的變化後，停止電壓施加，並進行剖面TEM圖像的測定。將實施例1的TEM圖像表示於圖13(A)、圖13(B)，將實施例2的TEM圖像表示於圖14。
而且，製作與實施例1相同的樣品，將未施加電壓的狀態(比較例1)的剖面TEM像表示於圖15。
如圖13(A)、圖13(B)、圖14所示可知，藉由電壓施加而產生清晰的結晶化區域。
實施例1、實施例2中，均觀測到被認為是活性層整體結晶化的晶格像。因觀測到顆粒尺寸大、且更均勻地結晶化的情況，故可知使Zn含有率減少的m=1的情況可獲得均一性更高的結晶化膜。在m=5的情況下，成為包含結晶粒直徑更小的微結晶的膜。而且可知，在m=1的情況下，表面存在層狀的結晶相，內部存在顆粒形狀的結晶相。
另一方面，未進行電流通電的比較例1中，未觀測到任何晶格像，從而可知為非晶形狀態。
根據上述實驗可知，藉由對非晶形氧化物半導體膜施加電流而不賦予熱能量便可引起結晶化。
為了對關於實施例1與比較例1的膜的結晶狀態進行詳細評估，從而獲取電子束繞射圖案。將其結果分別表示於圖16、 圖17。根據圖16可知，實施例1中，在表面的結晶相與中央部分的相對均勻的結晶相部分，成為晶格間隔不同的結晶。另一方面，如圖17所示，比較例1中未觀測到結晶性的繞射圖案。亦即表示由上述電壓施加的結晶化所得的膜包含如表面的層狀結晶與內部的顆粒狀結晶般的不同結晶相的混合。
<利用氣相成膜法形成氧化物半導體層所得的InGaZnO-TFT的電氣特性評估>
準備高濃度p型摻雜Si基板作為基板。基板上被覆100nm的熱氧化SiO2，基板自身作為閘極電極發揮作用，熱氧化SiO2膜作為閘極絕緣膜發揮作用。在該熱氧化SiO2膜上使用濺鍍法而形成50nm的具有下述金屬組成的InGaZnO膜。成膜條件設為成膜時壓力0.4Pa，氬分壓/氧分壓=30/0.15。
然後藉由隔著金屬罩幕的濺鍍法而形成Ti/Au(10nm/40nm)電極。藉此製作評估用的TFT。
在製作TFT後，使用Keithley公司的SMU-237(源量測單元)作為電流源及電壓計，以200ms的脈衝間隔施加±100V(相當於電流密度6.7×10-4A/cm2)的脈衝電流，藉此進行活性層的結晶化。脈衝間的間隔設為1s。
其次，於大氣中的退火中使用馬弗爐(muffle furnace)，於乾燥氧中的退火中使用氧分壓控制管狀爐，在表2所示的條件下進行後退火處理。
電氣特性的評估中使用半導體參數分析器(parameter analyzer)4156C(安捷倫科技(Agilent Technology)公司製造)，進行電晶體特性(Vg-Id特性)及遷移率μ的測定。
Vg-Id特性的測定藉由如下而進行，即，將汲極電壓(Vd)固定為10V，在-30V~+30V的範圍內掃描閘極電壓(Vg)，並測定各閘極電壓(Vg)下的汲極電流(Id)。
關於遷移率，根據在將汲極電壓(Vd)固定為10V的狀態下，在-30V~+30V的範圍內掃描閘極電壓(Vg)並進行測定所得的飽和區域中的Vg-Id特性，而算出線性遷移率。
關於驅動穩定性，將閘極電壓固定為15V，汲極電壓固定為10V，在施加1小時的電流驅動應力後測定電晶體特性，並算出臨限值相對於初始特性的偏移量。
關於光穩定性△Vth的評估是藉由如下而進行，即，將420nm、10μW/cm2的強度的單色光照射至TFT10分鐘，同樣地算出臨限值相對於初始特性的偏移量。
對變更了氧化物半導體的Zn組成或後退火條件而得的試樣，進行上述評估。
而且，作為比較例，對未進行結晶化處理的試樣與藉由退火而結晶化的試樣亦同樣地進行評估。
將上述評估結果表示於表2。
首先，根據實施例3與比較例2的比較可知，藉由導入利用電壓施加而進行的結晶化步驟，可大幅提高驅動穩定性。
而且，根據實施例3、實施例4、實施例5的比較能夠看見m大(Zn含有率大)的情況下遷移率降低的動作。預測這是因為InGaZnO中由In的5s軌道承擔主傳導，在m大的情況下會產生顆粒尺寸小(10nm以下)的微結晶，從而粒界部位增加，因此導電性降低。亦即，自遷移率的觀點考慮，理想的是m為3以上。
而且，若如實施例6、實施例7般將後退火處理溫度設為400℃以上，則可提高光穩定性，光穩定性提高的效果於在相對濕度為1%以下的乾燥氧中進行後退火處理的情況下更大。
另外，在藉由退火而進行結晶化的比較例3的TFT中，電氣特性雖良好，但因在600℃下進行退火，故無法使用樹脂基板等耐熱性低的基板。
在活性層由InGaZnO系結晶化而得的情況下，其結晶相如以下般來表示。
(In1-xGax)2O3(ZnO)m
在InGaZnO中，In與Ga均為3價，同一結晶構造中其比率可能變化。可知例如實施例8、實施例9分別相當於x=0.4、x=0.6的情況，即便在該情況下亦會引起電流施加所致的結晶化，且具有高電氣特性，並顯示出良好的特性穩定性。因此，本發明中只 要具有依據上述組成式的結晶相，則可實現高電氣特性與良好的特性穩定性。
<InZnO系塗佈型TFT的評估>
利用以下的方法製作將活性層設為塗佈型InZnO的情況下的TFT。
首先，準備高濃度p型摻雜Si基板作為基板。基板上被覆100nm的熱氧化SiO2，基板自身作為閘極電極發揮作用，熱氧化SiO2膜作為閘極絕緣膜發揮作用。利用以下的方法在該熱氧化SiO2膜上形成氧化物半導體層。
稱量醋酸鋅二水合物1.32g，異丙氧基銦5.79g，並在二乙基乙醇胺100mL中以150℃的溫度進行攪拌，從而獲得淡黃色的金屬烷氧化物(metal alkoxide)原料液(成膜時的金屬組成比為In：Zn=7：2)。
在帶有熱氧化膜的p型(p-type)矽基板上，將金屬烷氧化物原料液以3000rpm的轉速進行旋塗後，進行5分鐘自然乾燥，將該步驟重複進行2次，從而製作出膜厚70nm的氧化物前驅物膜。
將所獲得的氧化物前驅物膜在箱式爐中以450℃實施1小時熱處理。藉由氧化物前驅物膜的煅燒而最終的氧化物半導體層的膜厚約為50nm。
然後，利用電子束蒸鍍裝置將Ti/Au(10nm/40nm)進行金屬罩幕成膜，藉此形成源極．汲極電極。
根據以上所述，獲得將由塗佈法形成的InZnO層作為活性層的通道長180μm、通道寬1mm的底部閘極型薄膜電晶體。
將利用與上述相同的方法進行結晶化步驟所得的TFT作為實施例10，將不進行結晶化步驟所得的TFT作為比較例4，進行電氣特性的評估及驅動穩定性的評估。將結果表示於下述表3。
如表3所示可知，在為InZnO系塗佈型TFT的情況下，在藉由電壓施加而將活性層結晶化的情況下，與不進行結晶化的情況相比，電氣特性亦優異。
<藉由退火而結晶化的氧化物半導體層的結晶狀態的評估>
將對非晶形InGaZnO層進行退火(1000℃，1小時)的情況下的剖面TEM圖像表示於圖18。可知該情況下僅形成顆粒狀的多晶質，且顆粒間的空隙大。
另一方面，在藉由電壓施加將非晶形氧化物半導體層結晶化的方法中，如圖13(A)、圖13(B)、圖14中可見，原理上在室溫下便可獲得包含層狀的結晶相與顆粒狀的結晶相的結晶性 半導體，形成幾乎無顆粒間的空隙的緻密的膜。在使用本發明的方法的情況下，在活性層內的導電率高的區域，在基板上電流沿水平方向集中流動，因此推測出能夠將導電率高的區域選擇性地進行層狀結晶化(+其餘的部分為顆粒)。在層狀的結晶化部分並無如圖18所示般的清晰的粒界，從而推測若是層狀部分承擔主傳導的區域(多晶化後亦如此)則可保持高傳導特性。
在以上的說明中，主要對形成In-Ga-Zn-O系或In-Zn-O系的氧化物半導體層的情況進行了說明，但並不限定於此，在形成In-Ga-O、In-Sn-O、In-Sn-Zn-O、In-Ga-Sn-O、In-O等氧化物半導體層的情況下亦可適用本發明。
1、2、3、4‧‧‧薄膜電晶體
11‧‧‧基板
12‧‧‧氧化物半導體層(活性層)
13‧‧‧源極電極
14‧‧‧汲極電極
15‧‧‧閘極絕緣膜
16‧‧‧閘極電極

Claims (16)

  1. 一種薄膜電晶體的製造方法，包括：形成閘極電極的步驟；形成閘極絕緣膜的步驟；形成包含選自由In、Ga、Zn、及Sn所組成的群組中的至少一種元素的非晶形氧化物半導體層的步驟；藉由對上述非晶形氧化物半導體層施加電壓並將電流密度設為6.7×10-4A/cm2以上而使上述非晶形氧化物半導體層的至少一部分結晶化，之後進行後退火而形成活性層的步驟；以及形成源極電極及汲極電極的步驟。
  2. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述非晶形氧化物半導體層包含選自由In、Ga、及Zn所組成的群組中的至少一種元素。
  3. 如申請專利範圍第2項所述的薄膜電晶體的製造方法，其中上述非晶形氧化物半導體層包含In、Ga、及Zn。
  4. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述活性層包含由(In1-xGax)2O3(ZnO)m表示的組成(其中，0≦x≦1，m為1以上且5以下)的結晶相。
  5. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中上述活性層包含由InGaO3(ZnO)m表示的組成(其中，m為1以上且5以下)的結晶相。
  6. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其 中在對上述非晶形氧化物半導體層施加電壓時，一邊將上述非晶形氧化物半導體層的溫度控制為室溫以上且結晶化溫度以下，一邊使上述非晶形氧化物半導體層結晶化。
  7. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在對上述非晶形氧化物半導體層施加電壓時，一邊將上述非晶形氧化物半導體層的溫度控制為室溫以上且250℃以下，一邊使上述非晶形氧化物半導體層結晶化。
  8. 如申請專利範圍第1項所述的薄膜電晶體的製造方法，其中在形成上述源極電極及上述汲極電極的步驟之後，藉由對上述源極電極及上述汲極電極間施加電壓而使上述非晶形氧化物半導體層的至少一部分結晶化。
  9. 一種結晶性氧化物半導體膜，其包含InGaO3(ZnO)m表示的組成(其中，m為1以上且3以下)的結晶相，且具有層狀的結晶相、及顆粒狀的結晶相，並且顆粒狀的結晶的尺寸超過10nm。
  10. 一種結晶性氧化物半導體膜的製造方法，其包括：形成包含選自由In、Ga、Zn、及Sn所組成的群組中的至少一種元素的非晶形氧化物半導體膜的步驟；以及藉由對上述非晶形氧化物半導體膜施加電壓並將電流密度設為6.7×10-4A/cm2以上而使上述非晶形氧化物半導體膜的至少一部分結晶化，之後進行後退火的步驟。
  11. 一種薄膜電晶體，其藉由如申請專利範圍第1項至第8項中任一項所述的薄膜電晶體的製造方法而製造。
  12. 一種薄膜電晶體，其包括如申請專利範圍第9項所述的結晶性氧化物半導體膜作為活性層。
  13. 一種顯示裝置，其包括如申請專利範圍第11項所述的薄膜電晶體。
  14. 一種顯示裝置，其包括如申請專利範圍第12項所述的薄膜電晶體。
  15. 一種X線感測器，其包括如申請專利範圍第11項所述的薄膜電晶體。
  16. 一種X線感測器，其包括如申請專利範圍第12項所述的薄膜電晶體。
TW102143355A 2012-12-06 2013-11-28 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器 TWI601212B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012267659A JP5995698B2 (ja) 2012-12-06 2012-12-06 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ

Publications (2)

Publication Number Publication Date
TW201423870A TW201423870A (zh) 2014-06-16
TWI601212B true TWI601212B (zh) 2017-10-01

Family

ID=50883254

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102143355A TWI601212B (zh) 2012-12-06 2013-11-28 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器

Country Status (4)

Country Link
JP (1) JP5995698B2 (zh)
KR (1) KR20150080613A (zh)
TW (1) TWI601212B (zh)
WO (1) WO2014087829A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104051652B (zh) * 2014-06-19 2016-08-24 上海和辉光电有限公司 一种柔性薄膜晶体管
EP3125296B1 (en) * 2015-07-30 2020-06-10 Ricoh Company, Ltd. Field-effect transistor, display element, image display device, and system
WO2017037564A1 (en) * 2015-08-28 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor, transistor, and semiconductor device
CN108352411B (zh) * 2015-10-29 2020-11-27 三菱电机株式会社 薄膜晶体管基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159697A (ja) * 2010-01-29 2011-08-18 Dainippon Printing Co Ltd 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
JP2012084858A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置、パワーダイオード及び整流器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5713777A (en) * 1980-06-30 1982-01-23 Shunpei Yamazaki Semiconductor device and manufacture thereof
JPH05190570A (ja) * 1992-01-17 1993-07-30 Sanyo Electric Co Ltd 薄膜トランジスタ及びその製造方法
KR100930362B1 (ko) * 2002-11-04 2009-12-08 엘지디스플레이 주식회사 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TW200739731A (en) * 2006-03-03 2007-10-16 Jae-Sang Ro Method for crystallization of amorphous silicon by joule heating
JP5324118B2 (ja) * 2008-04-02 2013-10-23 富士フイルム株式会社 無機膜およびその製造方法並びに半導体デバイス
JP2010283233A (ja) * 2009-06-05 2010-12-16 Sharp Corp 半導体装置、この半導体装置の製造方法、前記半導体装置を備えた画素アレイ基板、前記半導体装置を備えたセンシング素子アレイ基板、表示パネル、インプットパネル、表示装置、携帯機器、ｘ線検査装置、及びレントゲン装置
KR101041144B1 (ko) * 2009-08-13 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101073542B1 (ko) * 2009-09-03 2011-10-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20110074327A (ko) * 2009-12-24 2011-06-30 주식회사 엔씰텍 다결정 실리콘 박막 제조장치 및 제조방법
JP5773354B2 (ja) * 2011-02-22 2015-09-02 国立研究開発法人産業技術総合研究所 透明導電膜の製造方法及び透明導電膜

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011159697A (ja) * 2010-01-29 2011-08-18 Dainippon Printing Co Ltd 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
JP2012084858A (ja) * 2010-09-13 2012-04-26 Semiconductor Energy Lab Co Ltd 半導体装置、パワーダイオード及び整流器

Also Published As

Publication number Publication date
WO2014087829A1 (ja) 2014-06-12
KR20150080613A (ko) 2015-07-09
JP5995698B2 (ja) 2016-09-21
JP2014116372A (ja) 2014-06-26
TW201423870A (zh) 2014-06-16

Similar Documents

Publication Publication Date Title
US8692252B2 (en) Thin-film transistor, method of producing the same, and devices provided with the same
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
TWI543379B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ射線感測器以及ｘ射線數位攝影裝置
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
TWI613826B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、影像感測器及ｘ線感測器
TWI612584B (zh) 場效電晶體的製造方法及場效電晶體
TWI491049B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
TWI580048B (zh) 場效電晶體的製造方法
TWI601212B (zh) 薄膜電晶體及其製造方法、結晶性氧化物半導體薄膜及其製造方法、顯示裝置及ｘ線感測器
TWI575754B (zh) 薄膜電晶體及其製造方法、顯示裝置、影像感測器、ｘ線感測器及ｘ線數位攝影裝置
TWI585986B (zh) 薄膜電晶體的製造方法
TWI518791B (zh) 氧化物半導體薄膜之製造方法及由該製造方法所製造之氧化物半導體薄膜、薄膜電晶體、以及具備薄膜電晶體之裝置