TWI612584B - 場效電晶體的製造方法及場效電晶體 - Google Patents

場效電晶體的製造方法及場效電晶體 Download PDF

Info

Publication number
TWI612584B
TWI612584B TW101122634A TW101122634A TWI612584B TW I612584 B TWI612584 B TW I612584B TW 101122634 A TW101122634 A TW 101122634A TW 101122634 A TW101122634 A TW 101122634A TW I612584 B TWI612584 B TW I612584B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
effect transistor
composition
Prior art date
Application number
TW101122634A
Other languages
English (en)
Other versions
TW201306136A (zh
Inventor
小野雅司
高田真宏
望月文彥
田中淳
鈴木真之
Original Assignee
富士軟片股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士軟片股份有限公司 filed Critical 富士軟片股份有限公司
Publication of TW201306136A publication Critical patent/TW201306136A/zh
Application granted granted Critical
Publication of TWI612584B publication Critical patent/TWI612584B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一種場效電晶體的製造方法。該場效電晶體的製造方法包括：於配置在閘電極上的閘極絕緣層上，使第一氧化物半導體膜成膜；使第二氧化物半導體膜成膜，第二氧化物半導體膜的陽離子組成與第一氧化物半導體膜的陽離子組成不同、且具有比第一氧化物半導體膜低的導電率；於氧化性環境下以超過300℃進行熱處理；使第三氧化物半導體膜成膜，第三氧化物半導體膜的陽離子組成與第一氧化物半導體膜的陽離子組成不同、且具有比第一氧化物半導體膜低的導電率；於氧化性環境下以超過300℃進行熱處理；以及於第三氧化物半導體膜上形成源電極及汲電極。

Description

場效電晶體的製造方法及場效電晶體
本發明是有關於一種場效電晶體的製造方法及場效電晶體、顯示裝置、影像感測器及X射線感測器。
近年來，場效電晶體用於半導體記憶體用積體電路的單位元件或高頻信號放大元件、液晶驅動用元件等，尤其經薄膜化者作為薄膜電晶體(Thin Film Transistor，TFT)而用於廣泛的領域。
作為形成場效電晶體的半導體通道層(活性層)，自先前以來大多使用矽半導體或其化合物，於需要高速動作的高頻放大元件、積體電路等中使用單晶矽，或者雖然在低速動作下足夠，但於顯示器用途等要求應對大面積化的液晶驅動裝置用途中使用非晶矽，但面對大型化/高精細化，要求超越非晶矽性能的TFT特性。另外，近年來，輕量且可彎曲的柔性顯示器(flexble display)正受到矚目。於柔性裝置中，主要使用可撓性高的樹脂基板，且需要溫度比液晶顯示器製程(400℃)低的製程。此種狀況中，由東京工業大學的細野等人發現了電氣特性優於非晶矽，且可藉由較液晶製程為低溫的製程來製作的In-Ga-Zn-O系(以下記作IGZO)的氧化物半導體。該IGZO有望作為下一代顯示器用的半導體元件材料，全世界的大學/製造商正積極地朝向實用化進行研究開發。
而且，將此種IGZO等的半導體膜用作活性層的場效 電晶體有時搭載於具有藍色發光層的有機電致發光(Electroluminescence，EL)顯示裝置或液晶顯示裝置等中。該藍色發光層顯示具有λ=450nm左右的波峰的寬廣的發光，但若考慮其光的發光光譜的末端延續至420nm為止及藍色彩色濾光片使70%左右的400nm的光透過等，則作為可接收藍色光的場效電晶體，要求對於比450nm小的波段中的光照射的特性劣化低。假設於IGZO的光學帶隙比較狹小，且在其區域中具有光學吸收的情況下，會產生如下的問題，即產生電晶體的閥值偏移。
此處，於專利文獻1(日本專利特開2010-67710號公報)中揭示有一種具備氧化物半導體層的場效電晶體的製造方法，上述氧化物半導體層包含如下的三層構造：活性層，其包含氧化物半導體；中間層，其含有包含與氧的結合力比活性層的氧化物半導體強的元素種的氧化物，且厚度為1nm~200nm；以及電阻層，其導電率低於活性層。進而，於該製造方法中，亦揭示有於大氣中進行熱處理作為形成氧化物半導體層的電阻層後的後處理。
另外，於專利文獻2(日本專利特開2010-258431號公報)中揭示有於使第二氧化物半導體膜以變成10nm~300nm的厚度的方式在第一氧化物半導體膜上成膜後，於大氣環境下以250℃以上、500℃以下進行熱處理。
但是，於專利文獻1的製造方法中，當在氧化物半導體層的三層構造中導電率高的活性層上使中間層成膜時，活性層的露出面因該成膜而受到損害，結果，有時會產生 可影響照射光時的閥值偏移等的表面缺陷。於成膜過程中，就生產性/阻隔性的觀點而言，若使用產生電漿的濺鍍法或化學氣相沈積(Chemical Vapor Deposition，CVD)法，則活性層的露出面因其電漿而特別受到損害，結果，成為照射光時的閥值偏移惡化的主要原因的表面缺陷增大。為了恢復該表面缺陷，亦認為有效的是藉由如專利文獻1中所記載的製造方法形成氧化物半導體層的電阻層後進行熱處理，但於形成電阻層後的熱處理中，僅因電阻層的厚度即無法使氧到達活性層，且無法填補受到電漿損害的活性層的面的表面缺陷。另外，亦認為即便無法填補表面缺陷，藉由進行熱處理，閥值偏移本身亦改善，但估計於形成電阻層後的熱處理中，照射光時的閥值偏移本身亦得不到改善。
另外，於專利文獻2的製造方法中，在使第二氧化物半導體膜成膜後進行熱處理，但氧化物半導體層並非三層構造，另外，第一氧化物半導體膜成為將源電極及汲電極與第二氧化物半導體膜連接的緩衝區域，且成為活性層的區域為第二氧化物半導體膜。因此，若於熱處理後，在成為活性層的區域的第二氧化物半導體膜上使保護層等成膜，則第二氧化物半導體膜的露出面因該成膜而受到損害，結果，產生成為照射光時的閥值偏移惡化的主要原因的表面缺陷。而且，於第二氧化物半導體膜上使保護層等成膜後，未進行如填補所產生的表面缺陷或改善照射光時的閥值偏移本身的對策。
本發明是鑒於上述情況而完成的發明，其目的在於提供一種使照射光時的TFT特性穩定化的場效電晶體的製造方法、以及場效電晶體、顯示裝置、影像感測器及X射線感測器。
本發明的上述課題是藉由下述手段來解決。
<1>一種場效電晶體的製造方法，其包括：第一步驟，於配置在閘電極上的閘極絕緣層上，使第一氧化物半導體膜成膜；第二步驟，於上述第一步驟後，在上述第一氧化物半導體膜上，使第二氧化物半導體膜成膜，上述第二氧化物半導體膜的陽離子組成與上述第一氧化物半導體膜的陽離子組成不同、且具有比上述第一氧化物半導體膜低的導電率；第三步驟，於上述第二步驟後，在氧化性環境下以超過300℃進行熱處理；第四步驟，於上述第三步驟後，在上述第二氧化物半導體膜上，使第三氧化物半導體膜成膜，上述第三氧化物半導體膜的陽離子組成與上述第一氧化物半導體膜的陽離子組成不同、且具有比上述第一氧化物半導體膜低的導電率；第五步驟，於上述第四步驟後，在氧化性環境下進行熱處理；以及電極形成步驟，於上述第四步驟與上述第五步驟之間或於上述第五步驟後，在上述第三氧化物半導體膜上形成源電極及汲電極。
再者，亦包括進行多次上述第三步驟的熱處理。
<2>如<1>所述之場效電晶體的製造方法，其中 於上述第二步驟與上述第三步驟時，當將上述第二氧化物半導體膜的厚度設為Z(nm)，將上述第三步驟中的熱處理溫度設為T(℃)，將朝上述第二氧化物半導體膜及上述第一氧化物半導體膜中的氧的擴散距離設為L(nm)時，以滿足0<Z<L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的關係式的方式，調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
<3>如<2>所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足Z≦L-3.0的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
<4>如<2>或<3>所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足L-15.0≦Z的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
<5>如<2>至<4>中任一項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足L-11.0≦Z≦L-8.0的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
<6>如<1>至<5>中任一項所述之場效電晶體的製造方法，其中於上述第四步驟中，以使上述第三氧化物半導體膜的陽離子組成比變成與上述第二氧化物半導體膜的陽離子組成比相同的方式進行成膜。
<7>如<1>至<6>中任一項所述之場效電晶體 的製造方法，其中於上述第二步驟與上述第四步驟時，以使上述第二氧化物半導體膜與上述第三氧化物半導體膜的厚度的合計超過10nm、且未滿70nm的方式進行調整。
<8>如<1>至<7>中任一項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜、上述第二氧化物半導體膜及上述第三氧化物半導體膜分別含有In、Ga及Zn中的至少1種。
<9>如<8>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜含有In，且上述第一氧化物半導體膜的In組成比率高於上述第二氧化物半導體膜的In組成比率。
<10>如<8>或<9>所述之場效電晶體的製造方法，其中上述第二氧化物半導體膜含有Ga，且上述第二氧化物半導體膜的Ga組成比率高於上述第一氧化物半導體膜的Ga組成比率。
<11>如<8>至<10>中任一項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜、上述第二氧化物半導體膜及上述第三氧化物半導體膜分別為非晶質。
<12>如<8>至<11>中任一項所述之場效電晶體的製造方法，其中將上述第三步驟及上述第五步驟中的熱處理溫度調整成未滿600℃。
<13>如<1>至<12>中任一項所述之場效電晶體的製造方法，其中於上述第一步驟中，以使上述第一氧化物半導體膜的厚度變成未滿10nm的方式進行成膜。
<14>如<1>至<13>中任一項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成由In(a)Ga(b)Zn(c)O(d)(a、b、c、d>0)表示。
<15>如<14>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、b≦91a/74-17/40(其中，設為a+b+c=1)所表示的範圍內的組成。
<16>如<15>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≦1/5(其中，設為a+b+c=1)所表示的範圍內的組成。
<17>如<16>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由b≦7a/13-11/65、b≧3a/37、b≦-2a+11/10(其中，設為a+b+c=1)所表示的範圍內的組成。
<18>如<1>至<13>中任一項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成由In(x)Zn(1-x)O(y)(y>0、0<x<1)表示。
<19>如<18>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由0.4≦x≦0.75所表示的範圍內的組成。
<20>如<19>所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由0.4≦x≦0.5所表 示的範圍內的組成。
<21>如<1>至<20>中任一項所述之場效電晶體的製造方法，其中上述第二氧化物半導體膜的組成由In(e)Ga(f)Zn(g)O(h)(e、f、g、h>0)表示。
<22>如<21>所述之場效電晶體的製造方法，其中上述第二氧化物半導體膜的組成為由0.250<f/(e+f)≦0.875所表示的範圍內的組成。
<23>如<1>至<22>中任一項所述之場效電晶體的製造方法，其中於上述第一步驟與上述第二步驟及上述第四步驟中，分別使用產生電漿的成膜法進行成膜。
<24>如<1>至<23>中任一項所述之場效電晶體的製造方法，其中上述第五步驟於上述電極形成步驟後進行。
<25>一種場效電晶體，其是於閘電極上具有閘極絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的晶格缺陷密度，上述第二氧化物半導體層中的晶格缺陷密度小。
<26>一種場效電晶體，其是於閘電極上具有閘極 絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的含氧密度，上述第二氧化物半導體層中的含氧密度變高。
<27>一種顯示裝置，其特徵在於，包括：藉由如<1>至<24>中任一項所述之場效電晶體的製造方法所製造的場效電晶體。
<28>一種底部發光型的顯示裝置，其包括：基板；場效電晶體，其配置於上述基板上，藉由如<1>至<24>中任一項所述之場效電晶體的製造方法來製造；以及有機電場發光元件，其於上述場效電晶體上，電性連接於上述場效電晶體；且自上述有機電場發光元件發出的光自上述基板側射出。
<29>一種影像感測器，其特徵在於，包括：藉由如<1>至<24>中任一項所述之場效電晶體的製造方法所製造的場效電晶體。
<30>一種X射線感測器，其特徵在於，包括：藉由如<1>至<24>中任一項所述之場效電晶體的製造方法所製造的場效電晶體。
若藉由本發明，可提供使照射光時的TFT特性穩定化的場效電晶體的製造方法、以及場效電晶體、顯示裝置、影像感測器及X射線感測器。
以下，一面參照隨附圖式，一面對本發明的實施形態的場效電晶體的製造方法、以及顯示裝置、影像感測器、X射線感測器進行具體說明。再者，圖中，對具有相同或對應的功能的構件(構成要素)標註相同符號並適當省略說明。另外，以下進行說明時所使用的「上」及「下」這一用語是權宜使用的用語，不應受方向限制。
1.場效電晶體的構成
首先，於說明場效電晶體的製造方法之前，對藉由該製造方法所製作的場效電晶體的構成的概略進行說明。
本發明的實施形態的場效電晶體是薄膜電晶體：TFT，且為如下的主動元件：至少包括閘電極、閘極絕緣層、氧化物半導體層、源電極及汲電極，且具有對閘電極施加電壓，控制於氧化物半導體層中流動的電流，並對源電極與汲電極間的電流進行切換的功能。
作為本發明的實施形態的TFT的元件構造，採用根據閘電極的位置的所謂的逆交錯構造(亦稱為底閘極型)的形態。另外，根據活性層與源電極及汲電極(適當稱為「源．汲電極」)的接觸部分，而採用所謂的頂部接觸型的形態。再者，所謂底閘極型，是指於閘極絕緣層的下側配置有閘 電極，於閘極絕緣層的上側形成有活性層的形態。另外，所謂頂部接觸型，是指活性層較源．汲電極先形成且活性層的上面與源．汲電極接觸的形態。
圖1是表示本發明的實施形態的TFT，即底閘極構造且頂部接觸型的TFT10的一例的示意圖。
於圖1所示的TFT10中，在基板12的一側的主面上依次積層有閘電極14、閘極絕緣層16、及氧化物半導體層18。源電極20及汲電極22彼此相隔地設置於該氧化物半導體層18的表面上。而且，於本實施形態中，進而自閘極絕緣層16側起，將氧化物半導體層18依次分成第一氧化物半導體膜24、第二氧化物半導體膜26及第三氧化物半導體膜28的三層。
再者，第一氧化物半導體膜24、第二氧化物半導體膜26及第三氧化物半導體膜28的區分可藉由利用氧化物半導體層18的剖面穿透式電子顯微鏡(Transmission Electron Microscope，TEM)分析的對比度的差異等來進行。
2.場效電晶體的製造方法
以上所說明的場效電晶體的製造方法包括：第一步驟，於配置在閘電極14上的閘極絕緣層16上，使第一氧化物半導體膜24成膜；第二步驟，於上述第一氧化物半導體膜24上，使第二氧化物半導體膜26成膜，上述第二氧化物半導體膜26的陽離子組成與上述第一氧化物半導體膜24的陽離子組成不同、且具有比上述第一氧化物半導體膜24低的導電率；第三步驟，於上述第二步驟後，在氧化 性環境下以超過300℃進行熱處理；第四步驟，於上述第三步驟後，在上述第二氧化物半導體膜26上，使第三氧化物半導體膜28成膜，上述第三氧化物半導體膜28的陽離子組成與上述第一氧化物半導體膜24的陽離子組成不同、且具有比上述第一氧化物半導體膜24低的導電率；第五步驟，於上述第四步驟後，在氧化性環境下進行熱處理；以及電極形成步驟，於上述第四步驟與上述第五步驟之間或於上述第五步驟後，在上述第三氧化物半導體膜28上形成源電極20及汲電極22。
而且，若藉由此種製造方法，藉由在第二步驟中使第二氧化物半導體膜26成膜後進行第三步驟的熱處理，而利用氧擴散來補償第一氧化物半導體膜24與第二氧化物半導體膜26的界面缺陷，藉此可改善照射光時的△Vth，即便於藉由第三步驟而氧不自氧化性環境擴散到界面為止的情況下，與不進行第三步驟的情況相比，亦可減少第二氧化物半導體膜26的本體缺陷，因此可使TFT特性穩定化。
再者，所謂「導電率」，是表示物質的導電容易性的物性值，若將物質的載體濃度設為n，將基本電荷設為e，將載體移動率設為μ，則於假定了德汝德模型(drude model)的情況下，物質的導電率σ由以下的式表示。
σ=neμ
當第一氧化物半導體膜24、第二氧化物半導體膜26 或第三氧化物半導體膜28為n型半導體時，載體為電子，載體濃度是指電子載體濃度，載體移動率是指電子移動率。同樣地，當第一氧化物半導體膜24、第二氧化物半導體膜26或第三氧化物半導體膜28為p型半導體時，載體為電洞，載體濃度是指電洞載體濃度，載體移動率是指電洞移動率。再者，物質的載體濃度與載體移動率可藉由霍爾量測(Hall Measurement)來求出。
導電率的求法可藉由測定已知厚度的膜的薄片電阻，而求出膜的導電率。半導體的導電率根據溫度而變化，本文記載的導電率是指室溫(20℃)下的導電率。
以下，一面使用圖2，一面對如上所述的場效電晶體的製造方法進行具體說明。
圖2是底閘極構造且頂部接觸型的TFT10的製造方法的步驟圖。
-閘電極14的形成-
首先，如圖2A所示，準備用以形成TFT10的基板12後，於基板12的一側的主面上形成閘電極14。
基板12的形狀、構造、大小等並無特別限制，可根據目的而適當選擇。基板的構造可為單層構造，亦可為積層構造。作為基板12，例如可使用玻璃或YSZ(釔穩定化鋯)等無機材料、包含樹脂或樹脂複合材料等的基板。其中，就輕量的觀點、具有可撓性的觀點而言，較佳為包含樹脂或樹脂複合材料的基板。具體而言，可使用包含聚對苯二甲酸丁二酯(polybutylene terephthalate)、聚對苯二甲酸 乙二酯(polyethylene telephthalate)、聚萘二甲酸乙二酯(polyethylene naphthalate)、聚萘二甲酸丁二酯(polybutylene naphthalate)、聚苯乙烯(polystyrene)、聚碳酸酯(polycarbonate)、聚碸(polysulfone)、聚醚碸(polyether sulfone)、聚芳酯(polyarylate)、烯丙基二甘醇碳酸酯(allyl diglycol carbonate)、聚醯胺(polyamide)、聚醯亞胺(polyimide)、聚醯胺醯亞胺(polyamide imide)、聚醚醯亞胺(polyether imide)、聚苯并唑(polybenzazole)、聚苯硫醚(polyphenylene sulfide)、聚環烯烴(polycycloolefin)、降莰烯樹脂(norbornene resin)、聚氯三氟乙烯(polychlorotrifluoroethylene)等氟樹脂、液晶聚合物、丙烯酸樹脂、環氧樹脂、矽酮樹脂、離子聚合物樹脂、氰酸酯樹脂、交聯反丁烯二酸二酯、環狀聚烯烴、芳香族醚、順丁烯二醯亞胺-烯烴(maleimide-olefin)、纖維素、環硫化合物等合成樹脂的基板，包含已述的合成樹脂等與氧化矽粒子的複合塑膠材料的基板，包含已述的合成樹脂等與金屬奈米粒子、無機氧化物奈米粒子或無機氮化物奈米粒子等的複合塑膠材料的基板，包含已述的合成樹脂等與碳纖維或奈米碳管的複合塑膠材料的基板，包含已述的合成樹脂等與玻璃鱗片(glass flake)、玻璃纖維或玻璃珠的複合塑膠材料的基板，包含已述的合成樹脂等與黏土礦物或具有雲母派生結晶結構的粒子的複合塑膠材料的基板，薄玻璃與已述的任何合成樹脂之間具有至少1個接合界面的 積層塑膠基板，包含具有阻隔性能的複合材料的基板，上述複合材料藉由將無機層與有機層(已述的合成樹脂)交替地積層，而具有至少1個以上的接合界面，不鏽鋼基板或將不鏽鋼與異種金屬積層而成的金屬多層基板，鋁基板或藉由對表面實施氧化處理(例如陽極氧化處理)而提昇表面的絕緣性的附有氧化膜的鋁基板等。
再者，作為樹脂基板，較佳為耐熱性、尺寸穩定性、耐溶劑性、電絕緣性、加工性、低透氣性及低吸濕性等優異。樹脂基板亦可具備用以防止水分或氧的透過的阻氣層或用以提昇樹脂基板的平坦性或與下部電極的密接性的底塗層等。
於形成閘電極14時，首先，根據考慮與使用的材料的適應性而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法來使導電膜成膜。成膜後，利用光微影及蝕刻法或舉離法(lift-off method)等將導電膜圖案化成規定的形狀，藉此自導電膜形成閘電極14。此時，較佳為將閘電極14及閘極配線同時圖案化。
構成閘電極14的導電膜較佳為使用具有高導電性者，例如可將Al、Mo、Cr、Ta、Ti、Au等金屬，Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(Indium Tin Oxide，ITO)、氧化鋅銦(Indium Zinc Oxide，IZO)等的金屬氧化物導電膜等用作單層或2層以上的積層構造。
-閘極絕緣層16的形成-
於形成閘電極14後，如圖2B所示，於該閘電極14上及基板12的露出面上形成閘極絕緣層16。
於形成閘極絕緣層16時，首先，根據考慮與使用的材料的適應性而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法來使絕緣膜成膜。成膜後，視需要利用光微影及蝕刻法或舉離法等將絕緣膜圖案化成規定的形狀，藉此自絕緣膜形成閘極絕緣層16。
構成閘極絕緣層16的絕緣膜較佳為具有高絕緣性者，例如可設為SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的絕緣膜，或包含該些化合物的至少兩種以上的絕緣膜。
再者，閘極絕緣層16必須具有用於漏電流的降低及電壓耐受性的提昇的厚度，另一方面，若閘極絕緣層的厚度過大，則會引起驅動電壓的上昇。閘極絕緣層16的厚度雖然亦取決於其材質，但較佳為10nm以上、10μm以下，更佳為50nm以上、1000nm以下，特佳為100nm以上、400nm以下。
-第一步驟-
於形成閘極絕緣層16後，如圖2C所示般進行第一步驟，即在該閘極絕緣層16上，使作為氧化物半導體層18的一部分的第一氧化物半導體膜24成膜。
於該第一步驟中，根據考慮與使用的材料的適應性而自例如印刷方式或塗佈方式等濕式方式，真空蒸鍍法或濺 鍍法、離子鍍法等物理方式，CVD或電漿CVD法等化學方式等中適當選擇的方法來使第一氧化物半導體膜24成膜。該些之中，就容易控制膜厚的觀點而言，較佳為使用真空蒸鍍法、濺鍍法、離子鍍法、CVD或電漿CVD法等氣相成膜法。氣相成膜法之中，更佳為濺鍍法、脈衝雷射蒸鍍法(Pulsed Laser Deposition，PLD法)。進而，就量產性的觀點而言，進而更佳為濺鍍法。例如，藉由射頻(Radio Frequency，RF)磁控濺鍍蒸鍍法而控制真空度及氧流量來進行成膜。另外，當使例如IGZO作為第一氧化物半導體膜24成膜時，可使用以成為所期望的陽離子組成的方式而調整的複合氧化物靶材，亦可使用In2O3、Ga2O3、ZnO的三元共濺鍍。
第一氧化物半導體膜24只要將氧化物半導體作為主體即可，除此以外，亦可含有雜質等。此處，所謂「主體」，是指構成第一氧化物半導體膜24的構成成分之中，含量最多的成分。
氧化物半導體可為非晶質或結晶質的任一種，較佳為使用非晶質氧化物半導體。若藉由氧化物半導體來構成半導體膜，則電荷的移動率遠高於非晶質矽的半導體膜，且能夠以低電壓進行驅動。另外，若使用氧化物半導體，則通常可形成透光性高於矽的半導體膜。另外，氧化物半導體，特別是非晶質氧化物半導體可於低溫(例如室溫)下均勻地成膜，因此於使用如塑膠般的具有可撓性的樹脂基板時特別有利。
作為氧化物半導體的構成材料，包含先前公知的材料，例如除In、Ti、Nb、Sn、Zn、Gd、Cd、Zr、Y、La、Ta等過渡金屬的氧化物以外，可列舉SrTiO3、CaTiO3、ZnO．Rh2O3、CuGaO2、SrCu2O2等氧化物等。
如此，第一氧化物半導體膜24中所使用的氧化物半導體並無特別限定，但較佳為包含In、Sn、Zn、Ga及Cd中的至少1種的金屬氧化物，更佳為包含In、Sn、Zn及Ga中的至少1種的金屬氧化物，進而更佳為包含In、Ga及Zn中的至少1種的金屬氧化物(例如In-O系)。
尤其，較佳為第一氧化物半導體膜24含有In，且第一氧化物半導體膜24的In組成比率高於第二氧化物半導體膜26的In組成比率。其原因在於：藉由提高In組成比率，可獲得電子親和力相對增大的傾向，且傳導載體容易集中於第一氧化物半導體膜24中。另外，其原因在於：使In含有率增大更容易使傳導載體濃度增大，因此容易獲得高載體移動率。
進而，較佳為包含In、Ga及Zn中的至少2種的氧化物(例如In-Zn-O系、In-Ga-O系、Ga-Zn-O系)，更佳為包含In、Ga及Zn三者的氧化物。即，第一氧化物半導體膜24的組成較佳為由In(a)Ga(b)Zn(c)O(d)(a、b、c、d>0)表示。此時，第一氧化物半導體膜24的組成較佳為由c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、b≦91a/74-17/40(其中，設為a+b+c=1)所表示的範圍內的組成。其原因在於：若為該組成範圍內， 則於形成TFT10後可獲得超過20cm2/Vs的場效移動率。另外，其原因在於：雖然亦取決於後述的第三步驟中的熱處理溫度或第二氧化物半導體膜26的膜厚，但閥值電壓Vth變成Vth>0。
進而，此時第一氧化物半導體膜24的組成較佳為由b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≦1/5(其中，設為a+b+c=1)所表示的範圍內的組成。其原因在於：若為該組成範圍內，則於形成TFT10後可獲得超過30cm2/Vs的場效移動率。
進而，此時第一氧化物半導體膜24的組成較佳為由b≦7a/13-11/65、b≧3a/37、b≦-2a+11/10(其中，設為a+b+c=1)所表示的範圍內的組成。其原因在於：若為該組成範圍內，則於形成TFT10後，超過30cm2/Vs的場效移動率與常關(normally off)(閘極電壓：Vg=0時的汲極電流：Id為10-9A以下)可並存。
另外，於僅包含In、Ga及Zn中的2種的氧化物的情況下，第一氧化物半導體膜24的組成較佳為由In(x)Zn(1-x)O(y)(y>0、0<x<1)表示。此時，第一氧化物半導體膜24的組成較佳為由0.4≦x≦0.75所表示的範圍內的組成。其原因在於：若為該組成範圍內，則於形成TFT10後可獲得30cm2/Vs以上的場效移動率。進而，此時第一氧化物半導體膜24的組成較佳為由0.4≦x≦0.5所表示的範圍內的組成。其原因在於：若為該組成範圍內，則於形成TFT10後，超過30cm2/Vs的場效移動率與常關 (閘極電壓：vg=0時的汲極電流：Id為10-9A以下)可並存。
另外，於該第一步驟中，較佳為以使第一氧化物半導體膜24的厚度變成未滿10nm的方式進行成膜。第一氧化物半導體膜24較佳為如上述般使用容易實現高移動率化的IZO或極其富含銦的IGZO膜，但此種高移動率膜因載體濃度高，故夾止(pinch off)比較困難，存在閥值朝負側大幅度偏移的可能性。因此，藉由將第一氧化物半導體膜24的厚度設為未滿10nm，可避免氧化物半導體層18中的全體的載體濃度成為過剩狀態而難以夾止。
第一氧化物半導體膜24的導電率較佳為10-6Scm-1以上、未滿102Scm-1。更佳為10-4Scm-1以上、未滿102Scm-1，進而更佳為10-1Scm-1以上、未滿102Scm-1。
-第二步驟-
於第一步驟後，如圖2D所示般進行第二步驟，即在第一氧化物半導體膜24上，使第二氧化物半導體膜26成膜，所述第二氧化物半導體膜26的陽離子組成與該第一氧化物半導體膜24的陽離子組成不同、且具有比第一氧化物半導體膜24低的導電率。
作為氧化物半導體層18的一部分的第二氧化物半導體膜26以具有比第一氧化物半導體膜24低的導電率為前提，亦可使用與第一氧化物半導體膜24相同的材料。
但是，較佳為第二氧化物半導體膜26含有Ga，且該第二氧化物半導體膜26的Ga組成比率高於第一氧化物半 導體膜24的Ga組成比率。其原因在於：藉由增大Ga組成比率，可獲得電子親和力相對減少的傾向，且傳導載體容易集中於第一氧化物半導體膜24中。另外，其原因在於：藉由增大Ga含有率，可減少背後通道側的傳導載體的貢獻，因此容易減少斷開電流。
尤其，第二氧化物半導體膜26的組成較佳為由In(e)Ga(f)Zn(g)O(h)(e、f、g、h>0)表示。此時，第二氧化物半導體膜26的組成較佳為由0.250<f/(e+f)≦0.875所表示的範圍內的組成。於f/(e+f)≦0.250的情況下，第2區域的電子親和力相對變大，因此於第二氧化物半導體膜26中亦形成傳導通路、或於第一氧化物半導體膜24中容易誘發過剩的傳導載體。於第二氧化物半導體膜26中，若為f/(e+f)>0.250的範圍，則與第一氧化物半導體膜24相比，電子親和力變小，因此載體濃度相對變低。因此，當施加負的閘極電壓時，第二氧化物半導體膜26容易夾止，結果源電極20、汲電極22與第一氧化物半導體膜24分離，故可期待斷開電流減少的效果。另一方面，若為f/(e+f)≦0.875，則可抑制源電極20、汲電極22與第二氧化物半導體膜26之間的接觸電阻變高。因此，第二氧化物半導體膜26的組成範圍如上所述較佳為0.250<f/(e+f)≦0.875。
第二氧化物半導體膜26的導電率以具有比第一氧化物半導體膜24低的導電率為前提，可採用與第一氧化物半導體膜24相同的範圍，但較佳為10-7Scm-1以上、未滿101 Scm-1。更佳為10-7Scm-1以上、未滿10-1Scm-1。
-第三步驟-
於第二步驟後，如圖2E所示般進行第三步驟，即於氧化性環境下以超過300℃進行熱處理。進行第三步驟的理由如上所述，為了使照射光時的TFT特性穩定化。再者，將熱處理溫度設為超過300℃的原因在於：氧化性環境中的氧或第二氧化物半導體膜26中的氧因超過300℃而產生朝向第二氧化物半導體膜26或第一氧化物半導體膜24的擴散，因此為了減少由氧擴散所引起的第一氧化物半導體膜24的界面缺陷、或第一氧化物半導體膜24及第二氧化物半導體膜26的本體缺陷，需要超過300℃的溫度下的熱處理。另外，該第三步驟的熱處理亦可重複進行多次。
此處，於第二步驟與第三步驟時，當將第二氧化物半導體膜26的厚度設為Z(nm)，將第三步驟中的熱處理溫度設為T(℃)，進而將氧的擴散距離設為L(nm)時，較佳為以滿足0<Z<L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的關係式的方式，調整第二氧化物半導體膜26的厚度與上述熱處理溫度。如此，於調整了第二氧化物半導體膜26的厚度Z與熱處理溫度T後進行第三步驟的熱處理，藉此可將氧化性環境中的氧經由第二氧化物半導體膜26而確實地供給至第一氧化物半導體膜24的界面內部為止，因此可充分地填補因第二步驟的成膜而受到成膜損害的第一氧化物半導體膜24的表面缺陷，並可改善照射光時的TFT特性。關於該TFT特性，於實例中進行具體說明，但若將 氧化性環境中的氧經由第二氧化物半導體膜26而供給至第一氧化物半導體膜24的界面內部為止，則於第一氧化物半導體膜24與第二氧化物半導體膜26的界面上，照射光時所誘發的電子-電洞對中的電洞不易被捕捉，因此可使Vg-Id特性不顯示2個階段的上升。
另外，於第二步驟與第三步驟時，較佳為以滿足Z≦L-3.0的關係式的方式調整第二氧化物半導體膜26的厚度與熱處理溫度。其原因在於：形成TFT10後的初期特性(照射光前)變得良好。具體而言，其原因在於：閥值電壓Vth變成正的值。
另一方面，於第二步驟與第三步驟時，較佳為以滿足L-15.0≦Z的關係式的方式調整第二氧化物半導體膜26的厚度與熱處理溫度。其原因在於：藉由第三步驟中的熱處理，而填補氧缺陷至第一氧化物半導體膜24的內部深處為止，從而抑制場效移動率下降。
進而，於第二步驟與第三步驟時，較佳為以滿足L-11.0≦Z≦L-8.0的關係式的方式調整第二氧化物半導體膜26的厚度與熱處理溫度。其原因在於：若為該範圍內，則TFT10的場效移動率急遽上昇。再者，該場效移動率於照射光前或照射光後並無特別變化。
如此，第三步驟中的熱處理溫度T是考慮與第一絕緣膜24的厚度Z的關係來調整值，但較佳為未滿600℃。其原因在於：若為未滿600℃的熱處理溫度，則可抑制第一氧化物半導體膜24與第二氧化物半導體膜26之間產生陽 離子的相互擴散而導致2個區域混合。另外，於此情況下，容易使傳導載體僅集中於第一氧化物半導體膜24中。第一氧化物半導體膜24與第二氧化物半導體膜26之間是否產生了陽離子的相互擴散可藉由進行例如利用剖面TEM的分析來確認。
另外，氧化性環境中的氧分壓亦無特別限定，但就進一步改善照射光時的△Vth的觀點而言，較佳為實質上為100%。另外，若考慮於初期特性中，存在Vth朝負側偏移的可能性(抑制由氧缺失所引起的剩餘載體的產生這一觀點)，則較佳為氧化性環境中的氧分壓為整體的5%以上。
-第四步驟-
於第三步驟後，如圖2F所示般進行第四步驟，即在第二氧化物半導體膜26上，使第三氧化物半導體膜28成膜，所述第三氧化物半導體膜28的陽離子組成與第一氧化物半導體膜24的陽離子組成不同、且具有比第一氧化物半導體膜24低的導電率。
於該第四步驟中，可使用與第二步驟相同的成膜法。但是，於第一步驟、第二步驟及第四步驟中，較佳為分別使用產生電漿的成膜法進行成膜。若為該成膜法，則第一氧化物半導體膜24的表面容易因第二氧化物半導體膜26的成膜而受到損害，因此適合於本實施形態的製造方法。另外，可形成成膜速度快、且均勻性高的膜的情況多，而可提供低成本且大面積的氧化物半導體膜。
另外，作為氧化物半導體層18的一部分的第三氧化物 半導體膜28以具有比第一氧化物半導體膜24低的導電率為前提，亦可使用與第一氧化物半導體膜24相同的材料。
但是，於第四步驟中，較佳為以使第三氧化物半導體膜28的陽離子組成比變成與第二氧化物半導體膜26的陽離子組成比相同的方式進行成膜。其原因在於：雖然第三氧化物半導體膜28的陽離子組成比只要使電子親和力比第一氧化物半導體膜24、第二氧化物半導體膜26小，便無問題，但要抑制當與第二氧化物半導體膜26在電子物性上存在大的不匹配時產生界面上的平行傳導。另外，即便就製造方面考慮，與積層3種陽離子組成的氧化物半導體膜的情況相比，將相同的氧化物半導體膜用於第二氧化物半導體膜26與第三氧化物半導體膜28的情況的成本亦更低。
就以上的觀點與提高移動率這一觀點而言，較佳為第一氧化物半導體膜24、第二氧化物半導體膜26及第三氧化物半導體膜28分別含有In、Ga及Zn中的至少1種。
另外，較佳為第一氧化物半導體膜24、第二氧化物半導體膜26及第三氧化物半導體膜28分別為非晶質。其原因在於：若該些膜為非晶質，則可於400℃以下的低溫下成膜，除此以外，不存在晶界，而可獲得均勻性高的膜。第一氧化物半導體膜24、第二氧化物半導體膜26及第三氧化物半導體膜28是否為非晶質可藉由X射線繞射測定來確認。即，當藉由X射線繞射測定未檢測出表示結晶結構的明確的波峰時，可判斷該膜為非晶質。
另外，於第二步驟與第四步驟時，較佳為以使第二氧化物半導體膜26與第三氧化物半導體膜28的厚度的合計超過10nm、且未滿70nm的方式進行調整。其原因在於：若第二氧化物半導體膜26與第三氧化物半導體膜28的厚度的合計為10nm以上，則可期待斷開電流的減少或抑制S值的劣化。另外，若第二氧化物半導體膜26與第三氧化物半導體膜28的厚度的合計未滿70nm，則抑制如下的情況，即源電極20、汲電極22與第一氧化物半導體膜24的電阻增大，結果導致移動率下降。
再者，就膜的均勻性及活性層中的整體的載體濃度這一觀點而言，氧化物半導體層18的總膜厚較佳為10nm以上、200nm以下。
另外，氧化物半導體層18的各膜的載體濃度(及導電率)的控制除可藉由組成調整來進行以外，亦可藉由控制成膜時的氧分壓來進行。
具體而言，氧濃度的控制可藉由分別控制第一氧化物半導體膜24、第二氧化物半導體膜26中的成膜時的氧分壓來進行。若提高成膜時的氧分壓，則可降低載體濃度，伴隨於此，可期待斷開電流的減少。另一方面，若降低成膜時的氧分壓，則可增大載體濃度，伴隨於此，可期待場效移動率的增大。另外，例如於第一氧化物半導體膜24的成膜後實施照射氧自由基或臭氧的處理，藉此亦可促進膜的氧化，降低第一氧化物半導體膜24中的氧缺失量。
另外，藉由對氧化物半導體層18的Zn的一部分摻雜 帶隙(band gap)更寬的元素離子，可賦予伴隨光學帶隙增大的光照射穩定性。具體而言，藉由摻雜Mg，可增大膜的帶隙。例如，藉由向第一氧化物半導體膜24、第二氧化物半導體膜26、第三氧化物半導體膜28的各區域中摻雜Mg，與控制了僅含有In、Ga、Zn的組成比的系統相比，可於保持積層膜的能帶分布的狀態下增大帶隙。
而且，有機EL中所使用的藍色發光層在λ=450nm左右顯示具有波峰的寬廣的發光，因此假設於IGZO膜的光學帶隙比較狹小，且在其區域中具有光學吸收的情況下，會產生如下的問題，即產生電晶體的閥值偏移。因此，尤其作為用於有機EL驅動用途的TFT，較佳為氧化物半導體層18中所使用的材料的帶隙更大。
另外，第一氧化物半導體膜24等的載體密度亦可藉由陽離子摻雜而任意地控制。當欲增加載體密度時，只要摻雜容易成為價數相對大的陽離子的材料(例如Ti、Zr、Hf、Ta等)即可。但是，當摻雜價數大的陽離子時，氧化物半導體膜的構成元素數增加，因此於成膜製程的簡單化、低成本化方面不利，故較佳為藉由氧濃度(氧缺失量)來控制載體密度。
-第五步驟-
於第四步驟後，如圖2G所示般進行第五步驟，即於氧化性環境下進行熱處理。
第五步驟中的熱處理溫度與第三步驟同樣地，因陽離子的相互擴散的理由，故較佳為調整成未滿600℃。另外， 與第三步驟同樣地，就產生氧擴散這一觀點而言，較佳為超過300℃，就提高光照射穩定性這一觀點(例如｜△Vth｜≦0.1V)而言，更佳為415℃以上。
於氧化物半導體層18的成膜之後不久(第四步驟之後不久)或第五步驟之後不久，視需要利用光微影及蝕刻法或舉離法等將氧化物半導體層18圖案化成規定的形狀。具體而言，利用光微影於殘存部分上形成抗蝕圖案，然後利用鹽酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液進行蝕刻，藉此形成圖案。再者，該圖案化亦可分別於第一步驟、第二步驟及第四步驟之後不久進行，但就不對載體流動的第一氧化物半導體膜24造成損害這一觀點而言，較佳為於氧化物半導體層18的成膜之後不久(第四步驟之後不久)或第五步驟之後不久進行。
-電極形成步驟-
於第四步驟與第五步驟之間或於第五步驟後，如圖2H所示般進行電極形成步驟，即於第三氧化物半導體膜28上形成源電極20及汲電極22。但是，就形成歐姆接觸(ohmic contact)的觀點而言，較佳為於電極形成步驟後進行第五步驟的熱處理。於電極形成步驟中，首先根據考慮與使用的材料的適應性而自例如印刷方式、塗佈方式等濕式方式，真空蒸鍍法、濺鍍法、離子鍍法等物理方式，CVD、電漿CVD法等化學方式等中適當選擇的方法來使導電膜成膜。該些之中，就容易控制膜厚的觀點而言，較佳為使用真空蒸鍍法、濺鍍法、離子鍍法、CVD或電漿 CVD法等氣相成膜法。氣相成膜法之中，更佳為濺鍍法、脈衝雷射蒸鍍法(PLD法)。進而，就量產性的觀點而言，進而更佳為濺鍍法。成膜後，視需要利用光微影及蝕刻法或舉離法等將導電膜圖案化成規定的形狀，從而自導電膜形成源電極20、汲電極22。此時，較佳為將連接於源電極20、汲電極22的配線同時圖案化。
構成源電極20、汲電極22的導電膜可使用具有高導電性者，例如使用Al、Mo、Cr、Ta、Ti、Au等金屬，Al-Nd、Ag合金、氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)、氧化鋅銦(IZO)等的金屬氧化物導電膜等來形成。可將該些導電膜用作單層構造或2層以上的積層構造來作為源電極20、汲電極22。
進行成膜的導電膜的膜厚若考慮成膜性、或者利用蝕刻或舉離法的圖案化性、導電性等，則較佳為設為10nm以上、1000nm以下，更佳為50nm以上、100nm以下。
藉由經過以上的程序，可製作圖1所示的TFT10。
是否為使用本發明的實施形態的場效電晶體的製造方法所製作的TFT10可藉由進行二次離子微探針質譜法(Secondary Ion-microprobe Mass Spectrometry，SIMS)分析來確認。當於250℃以上的溫度下對本實施形態的IGZO系或IZO系的氧化物半導體膜進行了熱處理時，根據昇溫脫離氣體分析(熱脫附譜法(Thermal Desorption Spectroscopy，TDS))來觀測Zn元素的減少。因此，例如於如後述的實例般實施了2次450℃下的熱處理的TFT 中，應該會在積層膜表面與積層膜內部看到Zn元素已減少的部位。具體而言，考慮如下的情況：針對與後述的實例7相同的活性層構造的IGZO膜(第一氧化物半導體膜24為In：Ga：Zn=0.617：0.050：0.333，第二氧化物半導體膜26及第三氧化物半導體膜28為In：Ga：Zn=0.167：0.500：0.333，於使第二氧化物半導體膜26成膜後在450℃下進行退火作為第3步驟)，使用四極型二次離子質量分析裝置(ULVAC-PHI股份有限公司製造的PHI ADEPT1010)，於一次離子種為Cs+、一次加速電壓為1.0kV、檢測區域為100μm×100μm的設定條件下，觀測二次離子強度(負離子)。當於如所觀測的In+O(In元素與O元素的結合離子種)、Zn+O的分子(Zn元素與O元素的結合離子種)的離子強度超過103般的感光度的條件下，進行二次離子強度的深度方向分布測定時，於第二氧化物半導體膜26區域中，觀測到Zn+O離子強度正在減少的動作。又，即便於不含In離子或Zn離子的氧化物半導體膜的情況下，當第三步驟的熱處理溫度高於第五步驟的熱處理溫度時，在第三步驟的熱處理時暴露於表面的第二氧化物半導體膜26區域中，觀測到H離子、OH離子的減少。因此，是否為使用本發明的實施形態的場效電晶體的製造方法所製作的TFT10可藉由對氧化物半導體層18的組成分布進行SIMS分析評價來判斷。
另外，可認為使用本發明的實施形態的場效電晶體的製造方法所製作的TFT10是如下的場效電晶體，其是於閘 電極上具有閘極絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的晶格缺陷密度，上述第二氧化物半導體層中的晶格缺陷密度小。
另外，可認為使用本發明的實施形態的場效電晶體的製造方法所製作的TFT10是如下的場效(薄膜)電晶體，其是於閘電極上具有閘極絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的含氧密度，上述第二氧化物半導體層中的含氧密度變高。
再者，所謂晶格缺陷，是指自熱穩定的原子位置的偏差的程度、或氧空缺、或者自滿足In的原子數+Ga的原子數
Figure TWI612584BD00001
2×Zn的原子數的式的金屬元素組成的關聯的偏差的程度。另外，含氧密度是指各個氧化物半導體層中的每單位 體積的含氧量。
此處，著眼於圖2的第三步驟。使用本發明的實施形態的場效電晶體的製造方法所製作的TFT10藉由第三步驟而於第二氧化物半導體膜26中產生氧擴散的情況，根據由O18退火所引起的氧侵入的結果而明確(參照實例)。於藉由本發明而進行了產生氧擴散的超過300℃下的熱處理(第三步驟)的TFT中，全部獲得了光照射特性提昇的結果。其原因在於：第二氧化物半導體膜26(理想的是與第一氧化物半導體膜、第二氧化物半導體膜的界面一同)藉由外部氧化性環境下的氧擴散而補償了缺陷。因為於熱處理條件下產生氧擴散，且為非晶結構，此種氧擴散熱處理促進晶格原子的朝熱穩定的位置的再排列。因此，可認為藉由本實施形態所獲得的TFT10的第二氧化物半導體膜26中的晶格缺陷密度比第三氧化物半導體28小。另外，當然可認為第二氧化物半導體膜26是如下的膜，即產生第三步驟中的自外部氧化性環境起的氧擴散，與第三氧化物半導體膜28相比含氧密度增大。因此，估計藉由本實施形態的製造方法所獲得的光照射特性已提昇的TFT10具有如上所述的特徵。
再者，關於晶格缺陷密度，可藉由太陽電池單元等的缺陷分析中所使用的激勵電平電容壓型(Drive-Level Capacitance Profiling，DLCP)法(缺陷密度的深度方向分析)等來評價第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜的晶格缺陷密度。另外，作為檢測含 氧密度差的方法，可列舉SIMS分析。
3.變形例
再者，雖然對本發明的特定的實施形態進行了詳細說明，但本發明並不限定於該實施形態，對於本領域從業人員而言，可於本發明的範圍內實現其他各種實施形態，例如可將上述多個實施形態適當組合來實施。另外，亦可將以下的變形例彼此加以適當組合。
例如，本實施形態的TFT除上述以外，亦可採用各種構成，例如亦可於基板12上設置絕緣層、或於自源電極20與汲電極22之間露出的氧化物半導體層18的面上設置保護層。
再者，藉由參照而將日本申請2011-167093所揭示的全部內容引用至本說明書中。
本說明書中所記載的所有文獻、專利申請案及技術規格是以與如下情況相同的程度，藉由參照而被引用至本說明書中，該情況是具體地且個別地記載藉由參照而引用各個文獻、專利申請案及技術規格的情況。
4.應用
以上所說明的藉由本實施形態所製造的場效電晶體的用途並無特別限定，但適合用於例如電光裝置(例如液晶顯示裝置、有機EL(Electro Luminescence)顯示裝置、無機EL顯示裝置等顯示裝置等)中的驅動元件，特別是大面積裝置的情況。
進而，實施形態的場效電晶體特別適合於可藉由使用 樹脂基板的低溫製程來製作的裝置(例如柔性顯示器等)，且適合用作X射線感測器等各種感測器、微機電系統(Micro Electro Mechanical System，MEMS)等各種電子裝置中的驅動元件(驅動電路)。
5.電光裝置及感測器
本實施形態的電光裝置或感測器是具備上述場效電晶體(TFT10)所構成。
作為電光裝置的例子，有顯示裝置(例如液晶顯示裝置、有機EL顯示裝置、無機EL顯示裝置等)。
作為感測器的例子，較佳為電荷耦合元件(Charge Coupled Device，CCD)或互補金氧半導體(Complementary Metal Oxide Semiconductor，CMOS)等影像感測器、或X射線感測器等。
使用本實施形態的TFT的電光裝置及感測器的特性的面內均勻性均高。再者，此處所述的「特性」於電光裝置(顯示裝置)的情況下，是指顯示特性，於感測器的情況下，是指感光度特性。
以下，作為具備藉由本實施形態所製造的場效電晶體的電光裝置或感測器的代表例，對液晶顯示裝置、有機EL顯示裝置、X射線感測器進行說明。
6.液晶顯示裝置
圖3表示本發明的電光裝置的一實施形態的液晶顯示裝置的一部分的概略剖面圖，圖4表示其電氣配線的概略構成圖。
如圖3所示，本實施形態的液晶顯示裝置100為如下的構成，包括：圖1所示的底閘極構造且頂部接觸型的TFT10；液晶層108，其於TFT10的由鈍化層102保護的氧化物半導體層18上，由畫素下部電極104及其相向上部電極106夾持；以及RGB彩色濾光片110，其對應於各畫素而發出不同的顏色；且於TFT10的基板12側及RGB彩色濾光片110上分別具備偏光板112a、偏光板112b。
另外，如圖4所示，本實施形態的液晶顯示裝置100具備相互平行的多條閘極配線112、及與該閘極配線112交叉的相互平行的資料配線114。此處，閘極配線112與資料配線114電性絕緣。於閘極配線112與資料配線114的交叉部附近具備TFT10。
TFT10的閘電極14連接於閘極配線112，TFT10的源電極20連接於資料配線114。另外，TFT10的汲電極22經由設置於閘極絕緣層16中的接觸窗開口(contact hole)116(接觸窗開口116中埋入有導電體)而連接於畫素下部電極104。該畫素下部電極104與接地的相向上部電極106一同構成電容器118。
本實施形態的TFT的照射光時的穩定性非常高，因此液晶顯示裝置的可靠性增加。
7.有機EL顯示裝置
圖5表示本發明的電光裝置的一實施形態的主動矩陣式有機EL顯示裝置的一部分的概略剖面圖，圖6表示電氣配線的概略構成圖。
有機EL顯示裝置的驅動方式有單純矩陣方式與主動矩陣方式這2種。單純矩陣方式具有能夠以低成本製作的優點，但因1根1根地選擇掃描線來使畫素發光，故掃描線數與每根掃描線的發光時間成反比。因此，難以高精細化、大畫面化。主動矩陣方式因於每個畫素中形成電晶體或電容器，故製造成本變高，但不存在如單純矩陣方式般無法使掃描線數增加這一問題，因此適合於高精細化、大畫面化。
本實施形態的主動矩陣式有機EL顯示裝置200將圖1所示的底閘極構造的TFT10設置於基板12上。該基板12例如為可撓性支撐體，且為聚萘二甲酸乙二酯(Polyethylene naphthalatc，PEN)等的塑膠膜，為了使其絕緣而於表面具有基板絕緣層202。於基板絕緣層202上設置經圖案化的彩色濾光片層204。於驅動用TFT部具有閘電極14，進而於閘電極14上設置閘極絕緣層16。於閘極絕緣層16的一部分中，為了電性連接而開設連接孔(connection hole)。於驅動用TFT部上設置氧化物半導體層18，於氧化物半導體層18上設置源電極20及汲電極22。汲電極22與有機EL元件的畫素電極(陽極)206是相連的一體，且由同一材料．同一步驟形成。切換用TFT的汲電極22與驅動用TFT藉由連接電極208並利用連接孔進行電性連接。進而，畫素電極部的除形成有機EL元件的部分以外，全部由絕緣膜210覆蓋。於畫素電極部上設置包含發光層的有機層212及陰極214而形成有機EL 元件部。
另外，如圖6所示，本實施形態的有機EL顯示裝置200具備相互平行的多條閘極配線220、及與該閘極配線220交叉的相互平行的資料配線222及驅動配線224。此處，閘極配線220與資料配線222、驅動配線224電性絕緣。切換用TFT10b的閘電極14連接於閘極配線220，切換用TFT10b的源電極20連接於資料配線222。另外，切換用TFT10b的汲電極22連接於驅動用TFT10a的閘電極14，並且藉由使用電容器226而將驅動用TFT10a保持為接通狀態。驅動用TFT10a的源電極20連接於驅動配線224，汲電極22連接於有機層212。
藉由本發明所製造的TFT的照射光時的穩定性非常高，因此適合於可靠性高的有機EL顯示裝置的製造。
再者，於圖5所示的有機EL顯示裝置中，可將有機層212的上部電極作為透明電極而設為頂部發光型，亦可藉由將有機層212的下部電極及TFT的各電極作為透明電極而設為底部發光型。
8.X射線感測器
圖7表示本發明的感測器的一實施形態的X射線感測器的一部分的概略剖面圖，圖8表示其電氣配線的概略構成圖。
更具體而言，圖7是將X射線感測器陣列的一部分放大的概略剖面圖。本實施形態的X射線感測器300是具備形成於基板12上的TFT10及電容器310、形成於電容器 310上的電荷收集用電極302、X射線轉換層304以及上部電極306來構成。於TFT10上設置有鈍化膜308。
電容器310呈利用電容器用下部電極312與電容器用上部電極314夾持絕緣膜316的構造。電容器用上部電極314經由設置於絕緣膜316中的接觸窗開口318，而與TFT10的源電極20及汲電極22的任一者(圖7中為汲電極22)連接。
電荷收集用電極302設置於電容器310中的電容器用上部電極314上，並與電容器用上部電極314連接。
X射線轉換層304為包含非晶硒的層，且以覆蓋TFT10及電容器310的方式設置。
上部電極306設置於X射線轉換層304上，並與X射線轉換層304連接。
如圖8所示，本實施形態的X射線感測器300具備相互平行的多條閘極配線320、及與閘極配線320交叉的相互平行的多條資料配線322。此處，閘極配線320與資料配線322電性絕緣。於閘極配線320與資料配線322的交叉部附近具備TFT10。
TFT10的閘電極14連接於閘極配線320，TFT10的源電極20連接於資料配線322。另外，TFT10的汲電極22連接於電荷收集用電極302，進而，該電荷收集用電極302連接於電容器310。
於本實施形態的X射線感測器300中，X射線於圖7中自上部(上部電極306側)照射，而在X射線轉換層304 中生成電子-電洞對。利用上部電極306事先對該X射線轉換層304施加高電場，藉此所生成的電荷蓄積於電容器310中，且藉由對TFT10依次進行掃描而讀出。
本實施形態的X射線感測器300因具備照射光時的穩定性高的TFT10，故可獲得均勻性優異的圖像。
[實例]
以下說明實例，但本發明並不受該些實例任何限定。
<由第三步驟的熱處理所產生的光照射特性的驗證>
藉由在自第二氧化物半導體膜的成膜至第三氧化物半導體膜的成膜為止之間導入熱處理步驟(第三步驟)，而使光照射特性如何變化是藉由如下方式來驗證，即製作如下的底閘極．頂部接觸型的TFT來作為實例1~實例3的TFT及比較例1的TFT，並評價照射光時的TFT特性。
-實例1-
首先，利用如下的製造方法製作實例1的TFT。
圖9A是實例及比較例的TFT的平面圖，圖9B是圖9A所示的TFT的A-A線箭視剖面圖。
如圖9A及圖9B所示，使用三菱材料公司製造的附有熱氧化膜504的p型Si基板502(1吋見方，厚度：525μm，熱氧化膜(SiO2)：100nm)作為基板，製作將熱氧化膜504用作閘極絕緣層的簡易型的TFT500。
形成於基板502上的氧化物半導體層505如上所述，分成第一氧化物半導體膜506、第二氧化物半導體膜507及第三氧化物半導體膜508，各膜間不暴露於大氣中而連 續地進行成膜。各膜的濺鍍是於第一氧化物半導體膜506~第三氧化物半導體膜508中使用利用了In2O3靶材、Ga2O3靶材、ZnO靶材的三元共濺鍍來進行。各區域的膜厚調整是藉由成膜時間的調整來進行。
具體而言，首先於基板502的熱氧化膜504上使5nm的第一氧化物半導體膜506濺鍍成膜(第一步驟)。第一氧化物半導體膜506於設為In(a)Ga(b)Zn(c)O(d)，(a>0、b>0、c>0、d>0、a+b+c=1)時，製成組成比為a：b：c=0.617：0.050：0.333的IGZO膜。於該成膜時，將靶材投入電力(W)設為In2O3：Ga2O3：ZnO=47.3：23.1：14.0。
另外，其他濺鍍條件如下。
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧分壓/氬分壓：0.067
其次，於第一氧化物半導體膜506上使5nm的第二氧化物半導體膜507濺鍍成膜(第二步驟)。將第二氧化物半導體膜507製成組成比由In(a)Ga(b)Zn(c)O(d)，(a>0、b>0、c>0、d>0)、b/(a+b)=0.750(a：b：c=0.167：0.500：0.333)所表示的IGZO膜。
其後，於氧分壓為100%的氧化性環境下以450℃進行熱處理作為第三步驟。再者，氧分壓為100%的氧化性環境是自儲氣瓶(gas cylinder)中流出的環境，且是整個環 境中所含有的水分含量以露點溫度換算計為-36℃以下(絕對濕度為0.21g/m-3以下)的環境。
於熱處理後，使45nm的組成與第二氧化物半導體膜507相同的IGZO膜成膜(第四步驟)來作為第三氧化物半導體膜508。再者，第二氧化物半導體膜507及第三氧化物半導體膜508的濺鍍條件如下。
到達真空度：6×10-6Pa
成膜壓力：4.4×10-1Pa
成膜溫度：室溫
氧分壓/氬分壓：0.067
In2O3靶材、Ga2O3靶材、ZnO靶材的投入電力比：19.3：70.0：14.5
再者，於各濺鍍成膜中，使用金屬遮罩進行圖案成膜。另外，藉由X射線繞射測定而確認氧化物半導體層505的各膜為非晶質膜，於以下的實例、比較例及實驗例中亦為相同的結果。另外，針對以相同的組成進行成膜而成的單膜，藉由霍爾量測而確認第一氧化物半導體膜506的電阻率比第二氧化物半導體膜507的電阻率低。
於第三氧化物半導體膜508的成膜後，利用經由金屬遮罩的真空蒸鍍法，將包含Ti(10nm)/Au(40nm)的電極層(源電極510、汲電極512)形成於第三氧化物半導體膜508上(電極形成步驟)。將源電極510、汲電極512的尺寸分別設為1mm見方，將電極間距離設為0.15mm。
於形成電極層後，在氧化性環境(=大氣環境)下以 450℃進行熱處理(第五步驟)。再者，所謂大氣環境，是指氧分壓為21%，整個環境中所含有的水分含量以露點溫度換算計為16℃(絕對濕度為13.6g/m-3)的環境。
藉由以上方式，獲得通道長度為180μm、通道寬度為1mm的實例1的底閘極型的TFT。
-實例2-
實例2的TFT除熱處理步驟即第三步驟與第五步驟的熱處理環境以外，使用與實例1相同的製造方法。具體而言，於第三步驟中使用大氣環境作為熱處理環境，於第五步驟中使用氧分壓為100%的氧化性環境作為熱處理環境，從而獲得實例2的TFT。
-實例3-
實例3的TFT除熱處理步驟即第三步驟與第五步驟的熱處理環境以外，使用與實例1相同的製造方法。具體而言，於第三步驟中使用氧分壓為100%的氧化性環境，於第五步驟中使用氧分壓為100%的氧化性環境作為熱處理環境，從而獲得實例3的TFT。
-比較例1-
比較例1的TFT除熱處理步驟即第三步驟與第五步驟以外，使用與實例1相同的製造方法。具體而言，不進行第三步驟，於第五步驟中將熱處理溫度設為450℃且使用氧分壓為100%的氧化性環境作為熱處理環境，從而獲得比較例1的TFT。
-評價-
於評價所製作的實例1~實例3及比較例1的TFT的Vg-Id特性後，照射波長可變的單色光，藉此評價對於光照射的TFT特性的穩定性。
TFT特性的評價是使用半導體參數分析儀4156C(安捷倫科技公司製造)。利用該裝置，以如下方式進行Vg-Id特性的測定：將汲極電壓(Vd)固定為10V，使閘極電壓(Vg)於-30V~+30V的範圍內變化，並測定各閘極電壓(Vg)下的汲極電流(Id)。另外，場效移動率是根據線形區域中的Vg-Id特性算出線形移動率而成者，上述線形區域中的Vg-Id特性是於將汲極電壓(Vd)固定為1V的狀態下，使閘極電壓(Vg)在-30V~+30V的範圍內變化而獲得。
圖10是表示單色光照射下的TFT特性測定的概略的圖。
如圖10所示，將各TFT置於探針平台600上，使乾燥大氣流入2小時以上後，於該乾燥大氣環境下測定TFT特性。將單色光源的照射強度設為10μW/cm2，將波長λ的範圍設為380nm~700nm，對不照射單色光時的Vg-Id特性與照射單色光時的Vg-Id特性進行比較，藉此評價光照射穩定性(閥值偏移：△Vth)。單色光照射下的TFT特性的測定條件是將Vds固定為10V，使閘極電壓於Vg=-15V~15V的範圍內變化來進行測定。再者，除以下特別言及的情況以外，所有測定均於照射了10分鐘單色光時進行。
圖11是表示實例1的TFT於單色光照射下的Vg-Id特性的圖。圖12是表示實例2的TFT於單色光照射下的Vg-Id特性的圖。圖13是表示實例3的TFT於單色光照射下的Vg-Id特性的圖。圖14是表示比較例1的TFT於單色光照射下的Vg-Id特性的圖。
另外，表1是實例1~實例3及比較例1的TFT製作條件與TFT特性的一覽表。再者，表中的「μ」表示場效移動率，Vth表示閥值電壓，△Vth表示照射了波長為420nm的光時的閥值偏移，其他表亦同樣如此。
Figure TWI612584BD00002
根據表1或圖11~圖14所示的結果可知，未進行熱處理步驟(第三步驟)的比較例1對於波長：420nm的單色光，顯現△Vth=-1.15V與超過1V的閥值偏移。另一方面，可知進行了第三步驟的實例1~實例3對於波長：420nm的單色光，均為｜△Vth｜≦1V、且光照射穩定性提昇(改善)。尤其發現與在大氣中(氧分壓為21%)進行熱處理相比，當僅於氧分壓為100%的環境下進行熱處理時(實例3)，光照射穩定性的提昇程度更大。
<關於第三步驟及第五步驟的熱處理溫度(1)：熱處 理中的氧擴散深度的驗證>
對如下進行驗證：在第三步驟或第五步驟的熱處理中，氧化性環境中的氧藉由與熱處理溫度的關係而擴散至氧化物半導體層的何種程度的深處為止。
-實驗例1~實驗例4-
於實驗例1中，準備附有兼作閘電極的熱氧化膜的p型Si基板(1吋見方×1mm，厚度：525μm，熱氧化膜(SiO2)：厚度：100nm)作為基板。
具體而言，準備如下的附有熱氧化膜的p型Si基板，即進行抗蝕劑塗佈/烘烤、利用蝕刻的背面SiO2剝離(使用緩衝氫氟酸(Buffered Hydrofluoric Acid，BHF))、純粹清洗、抗蝕劑剝離(使用過水硫酸(過氧化氫硫酸混合物))、純粹清洗/淋洗(rinse)、N2吹送所製作的基板。再者，該基板是摻雜有硼且電阻率為0.001Ωcm~0.0013Ωcm的基板。
於該基板上，在背壓：5×10-6Pa、成膜壓力：0.8Pa、Ar：30sccm(5.07×10-2Pa m3/s)、O2：0.25sccm(4.225×10-4Pa m3/s)、DC：50W的條件下，藉由DC濺鍍而使IGZO膜(In：Ga：Zn=1：1：1)以50nm的厚度成膜。再者，通常於形成IGZO膜後利用光微影及蝕刻進行圖案化，但為了更準確地確認本發明的效果，且為了排除光微影及蝕刻中的IGZO膜界面的污染或損害的影響，於實驗例1中進行使用金屬遮罩的圖案成膜。再者，藉由X射線繞射測定而確認該IGZO膜為非晶質膜。
其次，於IGZO膜面上，不形成源電極或汲電極，而在背壓：5×10-6Pa、成膜壓力：0.4Pa、Ar：30sccm(5.07×10-2Pa m3/s)、O2：0.3sccm(5.07×10-4Pa m3/s)、RF：50W的條件下，對包含厚度為50nm的Ga2O3膜的保護層進行RF濺鍍成膜。而且，重複該些步驟來準備4個樣品。
於作為氧穩定同位素的18O氣體(大陽日酸公司銷售的18O2氣體)環境下，以300℃、350℃、400℃或450℃的熱處理溫度對所準備的4個樣品進行加熱處理。作為氧穩定同位素的18O實質上具有與通常的16O相同的擴散長度，預計其會朝保護層或活性層擴散。再者，將以300℃進行了熱處理的樣品設為實驗例1的樣品，將以350℃進行了熱處理的樣品設為實驗例2的樣品，將以400℃進行了熱處理的樣品設為實驗例3的樣品，將以450℃進行了熱處理的樣品稱為實驗例4的樣品。
-SIMS分析-
其次，對實驗例1~實驗例4的樣品進行SIMS分析。於SIMS分析中，具體而言，使用ULVAC-PHI股份有限公司的型號：PHI ADEPT1010作為SIMS分析裝置。另外，將分析環境設為一次離子種：Cs+、一次加速電壓：3.0kV、檢測區域：56×56(μm×μm)。另外，來自樣品的二次離子檢測出負極性。
圖15是表示對於實驗例1的樣品的SIMS分析結果的圖。圖16是表示對於實驗例2的樣品的SIMS分析結果的圖。圖17是表示對於實驗例3的樣品的SIMS分析結果的 圖。圖18是表示對於實驗例4的樣品的SIMS分析結果的圖。
根據圖15可知，於實驗例1的樣品，即300℃的熱處理中，氧未進行擴散(朝保護層等的導入)。繼而，若觀察圖16~圖18，則可知隨著熱處理溫度變高，氧的擴散距離L變長。
因此，根據圖15~圖18的分析結果，於各熱處理溫度下求出開始看見18O/(16O+18O)的強度的深度，即18O(=16O)的擴散距離L(nm)，並匯總於表2。
Figure TWI612584BD00003
其次，將所求出的氧的擴散距離L與熱處理溫度的關係繪製成圖表。圖19是繪製所求出的氧的擴散距離L與熱處理溫度的關係而成的圖表。
而且，根據圖19中的繪製，算出表示氧的擴散距離L與熱處理溫度的關係的三次函數的近似曲線。該算出的結果可獲得L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1這一關係式。再者，「±0.1」是測定(及算出)誤差，圖中由誤差條(error bar)表示，為了容易看到該誤差條，而比「±0.1」更大地表示。
根據以上的結果可知，例如若列舉熱處理溫度T為 400℃的情況為例，則如圖19所示，O18自氧化性環境朝Ga2O3膜擴散(導入)至約12nm為止。再者，亦確認即便Ga2O3膜為IGZO膜等其他材料的膜，該結果亦不會變化。
因此，可設想將第二氧化物半導體膜507的厚度設為Z，將第三步驟的熱處理溫度設為T，為了經由第二氧化物半導體膜507而向第一氧化物半導體膜506的界面內部供給氧化性環境中的氧，較佳為以變成Z<L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的方式調整第二步驟與第三步驟。
因此，藉由將第三步驟的溫度固定且使第二氧化物半導體膜507的厚度Z變化，而利用以下的厚度依存性的實驗來確認Z<L時與Z≧L時的效果(TFT特性及光照射穩定性)的差異等。
<光照射穩定性的第二氧化物半導體膜507的厚度依存性>
-實例4~實例12-
第二氧化物半導體膜507的厚度Z的調整是藉由如下方式來進行：將第三步驟及第五步驟中的熱處理條件固定為環境：氧100%、熱處理溫度T：450℃，且使第二氧化物半導體膜507的厚度於3nm~50nm之間系統地變化。具體而言，製作TFT的構成、組成與實例1相同，僅於3nm~50nm之間調整第二氧化物半導體膜507的厚度Z的實例4~實例12的TFT。第二氧化物半導體膜507與第三氧 化物半導體膜508的合計厚度於實例4~實例11中同為50nm。再者，關於實例12，不存在第三氧化物半導體膜508，以第三步驟、電極形成步驟、第五步驟的順序來製作。
-評價-
於評價所製作的實例4~實例11的TFT的Vg-Id特性後，照射波長可變的單色光，藉此評價對於光照射的TFT特性的穩定性。再者，評價的方法與上述方法相同。
表3是實例4~實例12及比較例1的第二氧化物半導體膜507的厚度Z與TFT特性的一覽表。再者，場效移動率μ於照射光前或照射光後幾乎未發生變化，因此於表3中記載照射光前的場效移動率μ。再者，Vth是照射光前的閥值電壓(V)，△Vth是向TFT照射了波長為420nm的光時的閥值偏移。
Figure TWI612584BD00004
圖20是表示作為測定結果之中具有代表性的Vg-Id特性的實例7的TFT於光照射下的Vg-Id特性的圖。圖21是表示作為測定結果之中具有代表性的Vg-Id特性的實例9的TFT於光照射下的Vg-Id特性的圖。圖22是表示作為測定結果之中具有代表性的Vg-Id特性的實例10的TFT於光照射下的Vg-Id特性的圖。圖23是表示作為測定結果之中具有代表性的Vg-Id特性的實例11的TFT於光照射下的Vg-Id特性的圖。圖24是表示作為測定結果之中具有代表性的Vg-Id特性的實例12的TFT於光照射下的Vg-Id特性的圖。另外，圖25是根據表3所示的結果，表示第二氧化物半導體膜507的厚度Z與場效移動率μ的關係及厚度Z與△Vth的關係的圖。
根據表3、圖20~圖25所示的結果可知，首先實例4~實例14的TFT與比較例1相比，照射光時的△Vth變成比較例1的約1/10以下而大幅改善。另外，可知藉由調整 第二氧化物半導體膜507的厚度Z，場效移動率μ或Vth的初期特性及△Vth等光照射特性均發生了變化。
此處，若對圖20~圖24進行比較，則與圖20及圖21相比，於圖22~圖24中確認到2個階段的上升(圖中○部分)。具體而言，若第二氧化物半導體膜507的厚度Z為熱處理溫度：450℃下的氧擴散距離L：18nm以上，即若為如滿足Z≧L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的關係式的熱處理溫度T與厚度Z，則確認到2個階段的上升。
可認為其表示第一氧化物半導體膜506與第二氧化物半導體膜507的界面缺陷未得到補償，另外，第一氧化物半導體膜506與第二氧化物半導體膜507的界面低電阻化，即便於未施加閘極偏壓的狀態下，通道亦開放。於照射光時所誘發的電子-電洞對內，電洞被界面缺陷捕捉，因此界面附近的平行傳導通道的載體增大，第1階段的上升部分(若對閥值進行定義)朝負側大幅度偏移。因電洞捕捉的影響不波及主通道(存在於閘極絕緣膜(熱氧化膜504)/第一氧化物半導體膜506中)附近，故可認為當如先前般根據主通道的上升來計算閥值時，閥值看上去已改善。
圖26是說明Z≧L時的特性劣化的形象圖。
若一面參照圖26，一面反覆說明特性劣化，且若Z≧L，則首先高移動率層/高電阻層界面容易低電阻化，結果於界面附近容易形成傳導通道(相當於Vg-Id資料的第 1階段的上升)。其次因不充分地進行氧缺陷補償，故於照射光時電洞被界面捕捉，結果電子集中於界面，因此第1階段的上升部的電流看上去正在增大。可認為因影響不波及第2階段(主通道)，故閥值看上去已改善。
但是，顯示此種2個階段上升的實例10~實例12的TFT雖然優於比較例1，但不適合實用化，因此更佳為實例4~實例9的TFT。即，較佳為以滿足0<Z<L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的關係式的方式，調整第二氧化物半導體膜506的厚度與第三步驟中的熱處理溫度。如此，於進行了第二氧化物半導體膜26的厚度Z與熱處理溫度T的調整後進行第三步驟的熱處理，藉此可將氧化性環境中的氧經由第二氧化物半導體膜507而確實地供給至第一氧化物半導體膜506的界面內部為止，因此可充分地填補因第二步驟的成膜而受到成膜損害的第一氧化物半導體膜506的表面缺陷，並可改善照射光時的TFT特性。該TFT特性的改善如上所述，是指可於初期的Vg-Id特性中不顯示2個階段的上升。
另外，根據表3及圖25所示的結果可知，若將第二氧化物半導體膜507的厚度Z設為15nm以下，即於第二步驟與第三步驟時，若以滿足Z≦L-3.0的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度，則閥值電壓Vth均變成正的值，初期特性變得良好。藉此，發現於第二步驟與第三步驟時，較佳為以滿足Z≦L-3.0的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫 度。
另一方面，可知若第二氧化物半導體膜507的厚度Z變成未滿3nm，即於第二步驟與第三步驟時，若以滿足L-15.0>Z的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度，且若根據圖25所示的傾向考慮，則因第三步驟的熱處理而自氧化性環境擴散的氧經由第二氧化物半導體膜507，而充分地補償作為傳導載體通路的第一氧化物半導體膜506整體的氧缺陷，因此存在場效移動率降低至20cm2/Vs以下的可能性。藉此，發現於第二步驟與第三步驟時，較佳為以滿足L-15.0≦Z的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度。
進而，根據表3及圖25所示的結果，當將第二氧化物半導體膜507的厚度Z設為7nm以上時，即於第二步驟與第三步驟時，在以滿足L-11.0≦Z的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度的情況下，移動率超過30cm2/Vs而良好。可認為其原因在於：作為傳導載體通路的第一氧化物半導體膜506的缺陷補償量適度，界面的缺陷補償得以充分地進行，且第一氧化物半導體膜506中的載體濃度幾乎不降低。藉此，發現於第二步驟與第三步驟時，較佳為以滿足L-11.0≦Z的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度。
進而，根據圖25所示的結果可知，當將第二氧化物半導體膜507的厚度Z設為7nm以上、10nm以下時，即於第二步驟與第三步驟時，在以滿足L-11.0≦Z≦L-8.0的關 係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度的情況下，場效移動率μ急遽上昇。藉此，發現於第二步驟與第三步驟時，較佳為以滿足L-11.0≦Z≦L-8.0的關係式的方式調整第二氧化物半導體膜507的厚度與熱處理溫度。
<第五步驟的熱處理溫度依存性>
對TFT特性．光照射穩定性藉由第五步驟的熱處理溫度而如何變化進行確認。
-實例13~實例15-
作為實例13~實例15的TFT，除後述的製造條件以外，使用與實例7(Z=8nm)相同的TFT構造、組成及製造方法，製作將第五步驟的熱處理溫度變成360℃(實例13)、415℃(實例14)、450℃(實例15)的TFT。
第三步驟是於氧分壓為100%的環境下以450℃的溫度進行熱處理，第五步驟的環境亦使用氧分壓為100%的環境。
-評價-
對實例13~實例15的TFT評價TFT特性及光照射穩定性。評價方法與上述方法相同(實例15=實例7)。
表4是將第5步驟的熱處理溫度與TFT特性．光照射穩定性加以匯總的表。
Figure TWI612584BD00005
根據表4所示的結果可知，實例13~實例15的TFT分別使高場效移動率與光照射穩定性並存。其中，根據實例13與實例14的比較可知，與將第五步驟的熱處理溫度設為360℃的情況相比，當將第五步驟的熱處理溫度設為415℃以上時，光照射穩定性提昇一位數以上(△Vth下降一位數)。藉此，發現第五步驟的熱處理溫度較佳為415℃以上。
<TFT初期特性的第一氧化物半導體膜506組成依存性>
其次，藉由製作如下的構成的TFT，而驗證藉由在TFT的氧化物半導體層中積層特定的組成的氧化物半導體膜，可獲得高移動率的電晶體這一點。另外，亦對進行第一氧化物半導體膜506的組成調整，而可於特定的組成範圍內獲得高移動率這一點加以確認。
-實例16~實例31-
首先，以與實例7相同的膜厚條件，製作底閘極且頂部接觸型的TFT來作為實例16~實例31(實例16=實例7)。表5表示將第一氧化物半導體膜506作為IGZO系進行了組成調整時的實例16~實例24的製造條件，表6表 示將第一氧化物半導體膜506作為IZO系進行了組成調整時的實例25~實例31的製造條件。
此處，第二氧化物半導體膜507與第三氧化物半導體膜508為相同的組成且相當於與實例7相同的組成，除以下的表5及表6的條件以外，將其他製造方法及條件設為與實例7相同。
Figure TWI612584BD00006
Figure TWI612584BD00007
-評價-
使用半導體參數分析儀4156C(安捷倫科技公司製 造)，對所製作的實例16~實例31的TFT進行電晶體特性(Vg-Id特性)、移動率μ、斷開電流Ioff的測定。再者，斷開電流是由Vg-Id特性中Vg=0V時的電流值來定義。其他定義或測定方法使用與上述方法相同的方法。
表7是將實例16~實例24的TFT的場效移動率與斷開電流的結果加以匯總的表。表8是將實例25~實例31的TFT的場效移動率與斷開電流的結果加以匯總的表。
Figure TWI612584BD00008
Figure TWI612584BD00009
根據表7所示的結果可知，實例16~實例24的TFT 的場效移動率為20cm2/Vs以上而良好。另外，可知只要第一氧化物半導體膜506的組成處於由c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、b≦91a/74-17/40(其中，設為a+b+c=1)所表示的範圍內(由實例7(表7的實例16)、實例21、實例20、實例18、實例25、實例26的組成所圍成的區域)，則可製作場效移動率μ為20cm2/Vs以上且Vth>0的TFT。再者，該組成範圍相當於圖27中的A的範圍。
進而，可知只要第一氧化物半導體膜506的組成處於由b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≦1/5(其中，設為a+b+c=1)所表示的範圍內(由實例7(表7的實例16)、實例21、實例19、實例18的組成所圍成的區域)，則可製作場效移動率為30cm2/Vs以上的TFT。再者，該組成範圍相當於圖27中的B的範圍。
另外，於增大In含量的實例22、實例23、實例24中，雖然可獲得高場效移動率，但載體濃度變成過剩的狀態，閥值朝負側大幅度偏移。
進而，可知只要第一氧化物半導體膜506的組成處於由b≦7a/13-11/65、b≧3a/37、b≦-2a+11/10(其中，設為a+b+c=1)所表示的範圍內，則可製作場效移動率為30cm2/Vs以上且常關的TFT。再者，該組成範圍相當於圖27及圖28中的C的範圍。
另外，根據表8所示的結果可知，實例25~實例30的TFT的場效移動率為20cm2/Vs以上而良好。
進而，可知當將IZO系用於第一氧化物半導體膜506時，In含有率x只要處於由0.40≦x≦0.75所表示的組成範圍內(由實例25~實例29的組成所圍成的區域)，則可製作場效移動率為30cm2/Vs以上且Vth>0的TFT。
進而，可知In含有率x只要處於由0.40≦x≦0.50所表示的組成範圍內，則可製作場效移動率為30cm2/Vs以上且常關的TFT。
如上所述，發現當將第二氧化物半導體膜507與第三氧化物半導體膜508的陽離子組成加以固定時，藉由對積層TFT構造中的第一氧化物半導體膜506(IGZO系、IZO系)進行組成調整，可於特定的組成範圍內獲得高移動率的TFT特性。
<TFT特性中的第二氧化物半導體膜507與第三氧化物半導體膜508的組成依存性>
其次，對在與實例16的TFT相同的構成中，將第一氧化物半導體膜506的組成固定成與實例16相同的組成後，進行第二氧化物半導體膜507與第三氧化物半導體膜508的組成調整，藉此對能否於特定的組成範圍內獲得良好的特性進行實驗。
-實例32~實例37-
作為實例32~實例37(實例32=實例7)的TFT，製作與實例7相同的底閘極且頂部接觸型的TFT。其相當於實例7的製造方法中的第二氧化物半導體膜507與第三氧化物半導體膜508為相同的組成的構成。第一氧化物半導 體膜506的成膜條件與實例7完全相同。第二氧化物半導體膜507(Z=8nm)與第三氧化物半導體膜508的成膜條件是到達真空度、成膜壓力、成膜溫度、氧/氬分壓相同，分別為6×10-6Pa、4.4×10-6Pa、室溫、氧/氬分壓為0.067，且如以下的表9般調整陽離子組成比。再者，第二氧化物半導體膜507與第三氧化物半導體膜508的組成是由In(e)Ga(f)Zn(g)O(h)(e、f、g、h>0)所表示的氧化物半導體膜。
Figure TWI612584BD00010
-評價-
使用半導體參數分析儀4156C(安捷倫科技公司製造)，對所製作的實例32~實例37的TFT進行電晶體特性(Vg-Id特性)、移動率μ、閥值電壓Vth的測定。再者，各定義或測定方法使用與上述方法相同的方法。
表10是將實例32~實例37的TFT的場效移動率與閥值電壓的結果加以匯總的表。
Figure TWI612584BD00011
根據表10可知，於f/(e+f)超過0.875的情況下，難以進行TFT驅動。可認為其原因在於：源電極510、汲電極512與第二氧化物半導體膜507及第三氧化物半導體膜508的接觸電阻已增大(但是，藉由將成膜時的氧分壓調整得低，可製作進行驅動的TFT)。藉此，發現當將第一氧化物半導體膜506的組成設為相同的組成時，第二氧化物半導體膜507與第三氧化物半導體膜508中的f/(e+f)較佳為0.875以下。
另一方面，可知當使f/(e+f)減少時，於如實驗例36般設為f/(e+f)=0.250的情況下，閥值為-21.4V而朝負側大幅度偏移，電晶體容易低電阻化。可認為其原因在於：原來的第二氧化物半導體膜507的載體濃度相對高，此外電子親和力亦比較大，因此載體自第一氧化物半導體膜506朝第二氧化物半導體膜507與第三氧化物半導體膜508大量流入、或於第二氧化物半導體膜507及第三氧化物半導體膜508中產生傳導載體。於此種Vth<0的電晶體中，存在斷開電流增大的傾向。因此，發現為了製作移動率高 且斷開電流低的電晶體(將熱處理溫度設為300℃時)，較佳為f/(e+f)>0.250。
如此，可知當將第一氧化物半導體膜506的組成加以固定時，理想的是第二氧化物半導體膜507與第三氧化物半導體膜508的組成為由In(e)Ga(f)Zn(g)O(h)(e、f、g、h>0)所表示的氧化物半導體膜，此時，若上述第二氧化物半導體膜507處於由0.250<f/(e+f)≦0.875所表示的組成範圍內，則可製作移動率高且斷開電流低的電晶體。
<TFT特性中的第二氧化物半導體膜507及第三氧化物半導體膜508的合計膜厚依存性>
繼而，對第二氧化物半導體膜507及第三氧化物半導體膜508的合計厚度如何對TFT特性造成影響進行驗證。
-實例38~實例41及評價-
將實例38~實例41的TFT製成與實例7相同的底閘極且頂部接觸型的TFT。該些相當於實例7中的第二氧化物半導體膜507及第三氧化物半導體膜508為相同的組成的構成。製作如下的的電晶體，即TFT構造、以及第一氧化物半導體膜506及第二氧化物半導體膜507(與第三氧化物半導體膜508相同)的組成亦與實例7相同，僅使第二氧化物半導體膜507及第三氧化物半導體膜508的厚度的合計(以下，僅略記為厚度合計)變成10nm、30nm、50nm、70nm。
表11是將實例38~實例41的TFT的構成與TFT特 性加以匯總的表。
Figure TWI612584BD00012
如此，可知於第二氧化物半導體膜507及第三氧化物半導體膜508的厚度合計為10nm以下的情況下，雖然移動率變高，但存在S值惡化(超過1V/decade)，斷開電流增大的傾向。另一方面，若該厚度合計為30nm以上，則S值良好(1V/decade以下)且可期待斷開電流的減少。藉此，發現厚度合計較佳為超過10nm，更佳為30nm以上。另外，發現若厚度合計為70nm以上，則可看到移動率的略微的下降，因此厚度合計更佳為未滿70nm。
<TFT特性中的第一氧化物半導體膜506的厚度依存性>
繼而，對TFT特性中的第一氧化物半導體膜506的厚度依存性進行驗證。
-實例42~實例43-
作為實驗例43的TFT，製作TFT構造、組成與實例7相同，僅將第一氧化物半導體膜506的厚度變更為10nm的TFT。
-評價-
使用半導體參數分析儀4156C(安捷倫科技公司製造)，對所製作的實例42(與實例7相同者)~實例43的TFT進行電晶體特性(Vg-Id特性)、移動率μ、閥值電壓Vth、斷開電流Ioff的測定。再者，各定義或測定方法使用與上述方法相同的方法。
表12是將實例42與實例43的特性的比較加以匯總的表。再者，表中的「第一膜」是第一氧化物半導體膜506的略語。
Figure TWI612584BD00013
根據表12可知，若第一氧化物半導體膜506的厚度變成10nm以上，則雖然可充分地確保場效移動率，但閥值朝負側偏移，斷開電流大幅度地增大。其原因在於：因將高載體濃度的氧化物半導體用於第一氧化物半導體膜506，故若第一氧化物半導體膜506的厚度增大，則全體的載體濃度增大，夾止變得困難。藉此，發現第一氧化物半導體膜506的厚度理想的是未滿10nm。
如上所述，可知藉由調整氧化物半導體層的積層構造(第一氧化物半導體膜506、第二氧化物半導體膜507、第三氧化物半導體膜508)的組成與厚度，於特性的組成．厚度中可實現高移動率的TFT。
<關於第三步驟及第五步驟的熱處理溫度(2)>
於積層之後不久(退火處理前)及以600℃的熱處理溫度進行處理後，分別觀察將Ga/(In+Ga)=0.75的IGZO膜與Ga/(In+Ga)=0.25的IGZO膜積層5層而成的積層膜的剖面STEM(Scanning Transmission Electron Microscope，掃描穿透式電子顯微鏡)像，結果可確認即便以600℃進行熱處理，亦在某種程度上維持積層構造，但於不同的陽離子組成的界面上，可看到對比度模糊的様子。其暗示開始產生異相的相互擴散，從而發現第三步驟及第五步驟的熱處理中的上限溫度較佳為600℃以下。
<關係式對於其他材料的應用性的驗證>
其次，對上述「根據以上的結果可知，例如若列舉熱處理溫度T為400℃的情況為例，則如圖19所示，O18自氧化性環境朝Ga2O3膜擴散(導入)至約12nm為止。再者，即便Ga2O3膜為IGZO膜等其他材料的膜，該結果亦不會變化」這一點進行驗證。即，對即便第二氧化物半導體膜為其他材料，例如金屬氧化物而非Ga2O3膜，根據圖28的上述關係式「L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1」是否亦可直接應用進行驗證。
圖29是表示對於最表面包含Ga2O3膜的實驗例3的樣品的SIMS分析結果及對於最表面包含IGZO膜(In：Ga：Zn=1：0.9：0.7)的樣品的SIMS分析結果的圖。再者，該IGZO膜是藉由與實例1相同的方法來製作。
另外，圖30是表示對於以與實驗例4相同的條件，分 別對In、Ga、Zn的組成比為In：Ga：Zn=1.85：0.15：1、In：Ga：Zn=1：1：1、In：Ga：Zn=0.5：1.5：1的3種IGZO膜進行熱處理而成的各樣品的SIMS分析結果的圖。
再者，圖29~圖30的對於各樣品的SIMS分析使用與上述SIMS分析相同的方法來進行。
根據圖29所示的SIMS分析結果可知，在「Ga2O3中」的實驗資料與「IGZO中」的實驗資料之間，雖然18O/(16O+18O)的比例不同，但離18O/(16O+18O)的比例開始變成固定的表面的距離相同。即，根據各實驗資料可知，對於Ga2O3膜的18O(=16O)的擴散距離L、及對於IGZO膜(In：Ga：Zn=1：0.9：0.7)的18O(=16O)的擴散距離L同為12nm。
根據該實驗事實，可獲得如下的結論：Ga2O3膜與IGZO膜的氧的擴散距離L相同，且該擴散距離L由「L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1」表示。
另外，根據圖30所示的SIMS分析結果可知，即便IGZO中的In、Ga、Zn的組成比變成In：Ga：Zn=1.85：0.15：1、In：Ga：Zn=1：1：1、In：Ga：Zn=0.5：1.5：1，離18O/(16O+18O)的比例開始變成固定的表面的距離L亦同為18nm。
根據該實驗事實，可獲得如下的結論：IGZO膜即便其組成比變化，氧的擴散距離L亦相同，且該擴散距離L由「L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1」表示。
若將以上圖29~圖30所有的實驗事實加以組合，則 可獲得如下的結論：18O，即氧的擴散距離L與半導體材料或絕緣體材料無關，若為IGZO或Ga2O3等材料，特別是金屬氧化物，則不會發生變化(無差異)，且上述關係式由「L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1」表示。
即，可獲得如下的結論：當Ga2O3膜中的氧的擴散距離L由「L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1」表示時，即便第二氧化物半導體膜包含Ga2O3以外的其他材料，亦可直接應用上述關係式。
10、500‧‧‧TFT
10a‧‧‧驅動用TFT
10b‧‧‧切換用TFT
12、502‧‧‧基板
14‧‧‧閘電極
16‧‧‧閘極絕緣層
18、505‧‧‧氧化物半導體層
20、510‧‧‧源電極
22、512‧‧‧汲電極
24、506‧‧‧第一氧化物半導體膜
26、507‧‧‧第二氧化物半導體膜
28、508‧‧‧第三氧化物半導體膜
100‧‧‧液晶顯示裝置
102‧‧‧鈍化層
104‧‧‧畫素下部電極
106‧‧‧相向上部電極
108‧‧‧液晶層
110‧‧‧RGB彩色濾光片
112、220、320‧‧‧閘極配線
112a、112b‧‧‧偏光板
114、222、322‧‧‧資料配線
116、318‧‧‧接觸窗開口
118、226、310‧‧‧電容器
200‧‧‧主動矩陣式有機EL顯示裝置
202‧‧‧基板絕緣層
204‧‧‧彩色濾光片層
206‧‧‧有機EL元件的畫素電極(陽極)
208‧‧‧連接電極
210、316‧‧‧絕緣膜
212‧‧‧有機層
214‧‧‧陰極
224‧‧‧驅動配線
300‧‧‧X射線感測器
302‧‧‧電荷收集用電極
304‧‧‧X射線轉換層
306‧‧‧上部電極
308‧‧‧鈍化膜
312‧‧‧電容器用下部電極
314‧‧‧電容器用上部電極
504‧‧‧熱氧化膜
600‧‧‧探針平台
A-A‧‧‧線
圖1是表示本發明的實施形態的TFT，即底閘極構造且頂部接觸型的TFT的一例的示意圖。
圖2A是圖1所示的底閘極構造且頂部接觸型的TFT的製造方法的一步驟圖。
圖2B是緊接圖2A的TFT的製造方法的一步驟圖。
圖2C是緊接圖2B的TFT的製造方法的一步驟圖。
圖2D是緊接圖2C的TFT的製造方法的一步驟圖。
圖2E是緊接圖2D的TFT的製造方法的一步驟圖。
圖2F是緊接圖2E的TFT的製造方法的一步驟圖。
圖2G是緊接圖2F的TFT的製造方法的一步驟圖。
圖2H是緊接圖2G的TFT的製造方法的一步驟圖。
圖3是表示本發明的電光裝置的一實施形態的液晶顯示裝置的一部分的概略剖面圖的圖。
圖4表示圖3所示的液晶顯示裝置的電氣配線的概略構成圖。
圖5是表示本發明的電光裝置的一實施形態的主動矩陣式有機EL顯示裝置的一部分的概略剖面圖的圖。
圖6表示圖5所示的有機EL顯示裝置的電氣配線的概略構成圖。
圖7是表示本發明的感測器的一實施形態的X射線感測器的一部分的概略剖面圖的圖。
圖8表示圖7所示的X射線感測器的電氣配線的概略構成圖。
圖9A是實例及比較例的TFT的平面圖。
圖9B是圖9A所示的TFT的A-A線箭視剖面圖。
圖10是表示單色光照射下的TFT特性測定的概略的圖。
圖11是表示實例1的TFT於單色光照射下的Vg-Id特性的圖。
圖12是表示實例2的TFT於單色光照射下的Vg-Id特性的圖。
圖13是表示實例3的TFT於單色光照射下的Vg-Id特性的圖。
圖14是表示比較例1的TFT於單色光照射下的Vg-Id特性的圖。
圖15是表示對於實驗例1的樣品的SIMS分析結果的圖。
圖16是表示對於實驗例2的樣品的SIMS分析結果的圖。
圖17是表示對於實驗例3的樣品的SIMS分析結果的圖。
圖18是表示對於實驗例4的樣品的SIMS分析結果的圖。
圖19是繪製所求出的氧的擴散距離L與熱處理溫度的關係而成的圖表。
圖20是表示作為測定結果之中具有代表性的Vg-Id特性的實例7的TFT於光照射下的Vg-Id特性的圖。
圖21是表示作為測定結果之中具有代表性的Vg-Id特性的實例9的TFT於光照射下的Vg-Id特性的圖。
圖22是表示作為測定結果之中具有代表性的Vg-Id特性的實例10的TFT於光照射下的Vg-Id特性的圖。
圖23是表示作為測定結果之中具有代表性的Vg-Id特性的實例11的TFT於光照射下的Vg-Id特性的圖。
圖24是表示作為測定結果之中具有代表性的Vg-Id特性的實例12的TFT於光照射下的Vg-Id特性的圖。
圖25是根據表3所示的結果，表示第二氧化物半導體膜的厚度Z與場效移動率μ的關係及厚度Z與△Vth的關係的圖。
圖26是說明Z≧L時的特性劣化的形象圖。
圖27是In-Ga-Zn三元系的相圖，且為於其中載明特定的組成範圍的圖。
圖28是In-Ga-Zn三元系的相圖，且為於其中載明特定的組成範圍的圖。
圖29是表示對於最表面包含Ga2O3膜的實驗例3的樣品的SIMS分析結果及對於最表面包含IGZO膜(In：Ga：Zn=1：0.9：0.7)的樣品的SIMS分析結果的圖。
圖30是表示對於以與實驗例4相同的條件，分別對In、Ga、Zn的組成比為In：Ga：Zn=1.85：0.15：1、In：Ga：Zn=1：1：1、In：Ga：Zn=0.5：1.5：1的3種IGZO膜進行熱處理而成的各樣品的SIMS分析結果的圖。
10‧‧‧TFT
12‧‧‧基板
14‧‧‧閘電極
16‧‧‧閘極絕緣層
20‧‧‧源電極
22‧‧‧汲電極
24‧‧‧第一氧化物半導體膜
26‧‧‧第二氧化物半導體膜
28‧‧‧第三氧化物半導體膜

Claims (26)

  1. 一種場效電晶體的製造方法，其包括：第一步驟，於配置在閘電極上的閘極絕緣層上，使第一氧化物半導體膜成膜；第二步驟，於上述第一步驟後，在上述第一氧化物半導體膜上，使第二氧化物半導體膜成膜，上述第二氧化物半導體膜的陽離子組成與上述第一氧化物半導體膜的陽離子組成不同、且具有比上述第一氧化物半導體膜低的導電率；第三步驟，於上述第二步驟後，在氧化性環境下以超過300℃進行熱處理；第四步驟，於上述第三步驟後，在上述第二氧化物半導體膜上，使第三氧化物半導體膜成膜，上述第三氧化物半導體膜的陽離子組成與上述第一氧化物半導體膜的陽離子組成不同、且具有比上述第一氧化物半導體膜低的導電率；第五步驟，於上述第四步驟後，在氧化性環境下進行熱處理；以及電極形成步驟，於上述第四步驟與上述第五步驟之間或於上述第五步驟後，在上述第三氧化物半導體膜上形成源電極及汲電極。
  2. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，當將上述第二氧化物半導體膜的厚度設為Z(nm)，將上述第三步驟 中的熱處理溫度設為T(℃)，將朝上述第二氧化物半導體膜及上述第一氧化物半導體膜中的氧的擴散距離設為L(nm)時，以滿足0<Z<L=8×10-6×T3-0.0092×T2+3.6×T-468±0.1的關係式的方式，調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
  3. 如申請專利範圍第2項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足Z≦L-3.0的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
  4. 如申請專利範圍第3項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足L-15.0≦Z的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
  5. 如申請專利範圍第4項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第三步驟時，以滿足L-11.0≦Z≦L-8.0的關係式的方式調整上述第二氧化物半導體膜的厚度與上述熱處理溫度。
  6. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中於上述第四步驟中，以使上述第三氧化物半導體膜的陽離子組成比變成與上述第二氧化物半導體膜的陽離子組成比相同的方式進行成膜。
  7. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中於上述第二步驟與上述第四步驟時，以使上述第二氧化物半導體膜與上述第三氧化物半導體膜的厚度的合 計超過10nm、且未滿70nm的方式進行調整。
  8. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜、上述第二氧化物半導體膜及上述第三氧化物半導體膜分別含有In、Ga及Zn中的至少1種。
  9. 如申請專利範圍第8項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜含有In，且上述第一氧化物半導體膜的In組成比率高於上述第二氧化物半導體膜的In組成比率。
  10. 如申請專利範圍第8項或第9項所述之場效電晶體的製造方法，其中上述第二氧化物半導體膜含有Ga，且上述第二氧化物半導體膜的Ga組成比率高於上述第一氧化物半導體膜的Ga組成比率。
  11. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜、上述第二氧化物半導體膜及上述第三氧化物半導體膜分別為非晶質。
  12. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中將上述第三步驟及上述第五步驟中的熱處理溫度調整成未滿600℃。
  13. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中於上述第一步驟中，以使上述第一氧化物半導體膜的厚度變成未滿10nm的方式進行成膜。
  14. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成由In(a)Ga (b)Zn(c)O(d)(a、b、c、d>0)表示。
  15. 如申請專利範圍第14項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由c≦3/5、b>0、b≧3a/7-3/14、b≧9a/5-53/50、b≦-8a/5+33/25、b≦91a/74-17/40(其中，設為a+b+c=1)所表示的範圍內的組成。
  16. 如申請專利範圍第15項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由b≦17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≦1/5(其中，設為a+b+c=1)所表示的範圍內的組成。
  17. 如申請專利範圍第16項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由b≦7a/13-11/65、b≧3a/37、b≦-2a+11/10(其中，設為a+b+c=1)所表示的範圍內的組成。
  18. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成由In(x)Zn(1-x)O(y)(y>0、0<x<1)表示。
  19. 如申請專利範圍第18項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由0.4≦x≦0.75所表示的範圍內的組成。
  20. 如申請專利範圍第19項所述之場效電晶體的製造方法，其中上述第一氧化物半導體膜的組成為由0.4≦x≦0.5所表示的範圍內的組成。
  21. 如申請專利範圍第1項所述之場效電晶體的製造 方法，其中上述第二氧化物半導體膜的組成由In(e)Ga(f)Zn(g)O(h)(e、f、g、h>0)表示。
  22. 如申請專利範圍第21項所述之場效電晶體的製造方法，其中上述第二氧化物半導體膜的組成為由0.250<f/(e+f)≦0.875所表示的範圍內的組成。
  23. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中於上述第一步驟與上述第二步驟及上述第四步驟中，分別使用產生電漿的成膜法進行成膜。
  24. 如申請專利範圍第1項所述之場效電晶體的製造方法，其中上述第五步驟於上述電極形成步驟後進行。
  25. 一種場效電晶體，其是於閘電極上具有閘極絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的晶格缺陷密度，上述第二氧化物半導體層中的晶格缺陷密度小。
  26. 一種場效電晶體，其是於閘電極上具有閘極絕緣層，於上述閘極絕緣層上構成電子移動的通道積層膜，於上述通道積層膜上形成源電極及汲電極的底閘極型．頂部 接觸型的場效電晶體，上述通道積層膜為分別含有In、Ga、Zn的氧化物半導體層，自上述閘極絕緣膜側起包含第一氧化物半導體膜、第二氧化物半導體膜、第三氧化物半導體膜，上述第一氧化物半導體膜中的In含有率高於上述第二氧化物半導體膜、第三氧化物半導體膜，且相對於上述第三氧化物半導體層的含氧密度，上述第二氧化物半導體層中的含氧密度變高。
TW101122634A 2011-07-29 2012-06-25 場效電晶體的製造方法及場效電晶體 TWI612584B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011167093A JP4982620B1 (ja) 2011-07-29 2011-07-29 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP2011-167093 2011-07-29

Publications (2)

Publication Number Publication Date
TW201306136A TW201306136A (zh) 2013-02-01
TWI612584B true TWI612584B (zh) 2018-01-21

Family

ID=46678935

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101122634A TWI612584B (zh) 2011-07-29 2012-06-25 場效電晶體的製造方法及場效電晶體

Country Status (6)

Country Link
US (1) US8956907B2 (zh)
JP (1) JP4982620B1 (zh)
KR (1) KR101549797B1 (zh)
CN (1) CN103688364B (zh)
TW (1) TWI612584B (zh)
WO (1) WO2013018448A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011043215A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Shift register and display device and driving method thereof
KR102008754B1 (ko) * 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US20130321400A1 (en) 2012-06-05 2013-12-05 Apple Inc. 3D Map Views for 3D Maps
US9886794B2 (en) 2012-06-05 2018-02-06 Apple Inc. Problem reporting in maps
US8965696B2 (en) 2012-06-05 2015-02-24 Apple Inc. Providing navigation instructions while operating navigation application in background
US10156455B2 (en) 2012-06-05 2018-12-18 Apple Inc. Context-aware voice guidance
US9997069B2 (en) 2012-06-05 2018-06-12 Apple Inc. Context-aware voice guidance
US9418672B2 (en) 2012-06-05 2016-08-16 Apple Inc. Navigation application with adaptive instruction text
US9482296B2 (en) 2012-06-05 2016-11-01 Apple Inc. Rendering road signs during navigation
KR102113160B1 (ko) * 2012-06-15 2020-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI661553B (zh) 2012-11-16 2019-06-01 日商半導體能源研究所股份有限公司 半導體裝置
JP2014135478A (ja) 2012-12-03 2014-07-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2014092192A1 (ja) * 2012-12-14 2014-06-19 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6662432B2 (ja) * 2013-06-28 2020-03-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101607938B1 (ko) * 2013-07-04 2016-04-01 연세대학교 산학협력단 용액 공정 기반 적층형 산화물 박막 트랜지스터 바이오 센서 및 그를 제조하는 제조 방법
TWI653755B (zh) 2013-09-12 2019-03-11 日商新力股份有限公司 顯示裝置、其製造方法及電子機器
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) * 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
WO2016167179A1 (ja) 2015-04-13 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
EP3284104B1 (en) 2015-04-13 2020-08-12 Carestream Health, Inc. Reduction of tft instabiltity in digital x-ray detectors
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
US10431956B2 (en) 2015-07-14 2019-10-01 International Business Machines Corporation Nanocavity monolayer laser monolithically integrated with LED pump
US9786856B2 (en) * 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
US10714633B2 (en) * 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102423436B1 (ko) * 2015-12-16 2022-07-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
CN109791949B (zh) * 2016-09-27 2022-02-25 夏普株式会社 半导体装置及其制造方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
US11043600B2 (en) * 2016-12-27 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device provided with oxide semiconductor TFT
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
EP3343925A1 (en) 2017-01-03 2018-07-04 Thomson Licensing Method and apparatus for encoding and decoding motion information
JP2019067791A (ja) * 2017-09-28 2019-04-25 シャープ株式会社 半導体装置
WO2019132905A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Multiple channel layers for vertical thin film transistors
JP7127802B2 (ja) 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7256808B2 (ja) * 2018-07-30 2023-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子装置
CN111725238B (zh) * 2019-03-19 2023-08-15 群创光电股份有限公司 具有晶体管元件的工作模块
CN110061011B (zh) * 2019-03-25 2022-04-05 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
KR20220064481A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
CN113675223B (zh) * 2021-05-17 2023-06-20 松山湖材料实验室 一种光电突触器件及其应用

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309420A (zh) * 2001-03-26 2001-08-22 立生半导体股份有限公司 沟道式功率金属氧化物半导体场效应晶体管的制造方法
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP4947006B2 (ja) * 2008-08-05 2012-06-06 ソニー株式会社 光電変換装置及び光電変換素子
JP2011003522A (ja) * 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
WO2011027661A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
KR101768433B1 (ko) * 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101673770A (zh) * 2008-09-09 2010-03-17 富士胶片株式会社 薄膜场效应晶体管和使用该薄膜场效应晶体管的显示器
US20110140100A1 (en) * 2009-12-10 2011-06-16 Masahiro Takata Thin-film transistor, method of producing the same, and devices provided with the same

Also Published As

Publication number Publication date
CN103688364A (zh) 2014-03-26
US20140131696A1 (en) 2014-05-15
TW201306136A (zh) 2013-02-01
JP2013030682A (ja) 2013-02-07
CN103688364B (zh) 2016-05-25
KR20140041795A (ko) 2014-04-04
KR101549797B1 (ko) 2015-09-02
JP4982620B1 (ja) 2012-07-25
US8956907B2 (en) 2015-02-17
WO2013018448A1 (ja) 2013-02-07

Similar Documents

Publication Publication Date Title
TWI612584B (zh) 場效電晶體的製造方法及場效電晶體
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
US8884272B2 (en) Amorphous oxide semiconductor material, field-effect transistor, and display device
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
TWI511202B (zh) 薄膜電晶體的製造方法、薄膜電晶體、顯示裝置、感測器以及ｘ線數位攝影裝置
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
KR101633621B1 (ko) 전계 효과형 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서 그리고 x선 센서
KR101687468B1 (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
JP5995698B2 (ja) 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법