CN103688364B - 场效晶体管的制造方法及场效晶体管、及其应用 - Google Patents

场效晶体管的制造方法及场效晶体管、及其应用 Download PDF

Info

Publication number
CN103688364B
CN103688364B CN201280035996.9A CN201280035996A CN103688364B CN 103688364 B CN103688364 B CN 103688364B CN 201280035996 A CN201280035996 A CN 201280035996A CN 103688364 B CN103688364 B CN 103688364B
Authority
CN
China
Prior art keywords
semiconductor film
oxide semiconductor
field
film
manufacture method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280035996.9A
Other languages
English (en)
Other versions
CN103688364A (zh
Inventor
小野雅司
高田真宏
望月文彦
田中淳
铃木真之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of CN103688364A publication Critical patent/CN103688364A/zh
Application granted granted Critical
Publication of CN103688364B publication Critical patent/CN103688364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种场效晶体管的制造方法。所述场效晶体管的制造方法包括：在配置于栅极上的栅极绝缘层上，使第一氧化物半导体膜成膜；使第二氧化物半导体膜成膜，第二氧化物半导体膜的阳离子组成与第一氧化物半导体膜的阳离子组成不同、且具有比第一氧化物半导体膜低的导电率；在氧化性环境下以超过300℃进行热处理；使第三氧化物半导体膜成膜，第三氧化物半导体膜的阳离子组成与第一氧化物半导体膜的阳离子组成不同、且具有比第一氧化物半导体膜低的导电率；在氧化性环境下以超过300℃进行热处理；以及在第三氧化物半导体膜上形成源极及漏极。

Description

场效晶体管的制造方法及场效晶体管、及其应用
技术领域
本发明涉及一种场效晶体管的制造方法及场效晶体管、显示装置、图像传感器及X射线传感器。
背景技术
近年来，场效晶体管用于半导体存储器用集成电路的单位元件或高频信号放大元件、液晶驱动用元件等，尤其经薄膜化者作为薄膜晶体管(ThinFilmTransistor，TFT)而用于广泛的领域。
作为形成场效晶体管的半导体沟道层(活性层)，自从前以来大多使用硅半导体或其化合物，在需要高速动作的高频放大元件、集成电路等中使用单晶硅，或者虽然在低速动作下足够，但在显示器用途等要求应对大面积化的液晶驱动装置用途中使用非晶硅，但面对大型化/高精细化，要求超越非晶硅性能的TFT特性。另外，近年来，轻量且可弯曲的柔性显示器(flexibledisplay)正受到瞩目。在柔性装置中，主要使用柔性高的树脂基板，且需要温度比液晶显示器工艺(400℃)低的工艺。此种状况中，由东京工业大学的细野等人发现了电气特性优于非晶硅，且可通过较液晶工艺为低温的工艺来制作的In-Ga-Zn-O系(以下记作IGZO)的氧化物半导体。此IGZO有望作为下一代显示器用的半导体元件材料，全世界的大学/制造商正积极地朝向实用化进行研究开发。
而且，此种将IGZO等的半导体膜用作活性层的场效晶体管有时搭载于具有蓝色发光层的有机电致发光(Electroluminescence，EL)显示装置或液晶显示装置等中。此蓝色发光层显示具有λ＝450nm左右的峰值的宽广的发光，但若考虑其光的发光光谱的末端延续至420nm为止及蓝色滤色器使70％左右的400nm的光透过等，则作为可接收蓝色光的场效晶体管，要求对于比450nm小的波段中的光照射的特性劣化低。假设在IGZO的光学带隙比较狭小，且在其区域中具有光学吸收的情况下，会产生如下的问题，即产生晶体管的阈值偏移。
此处，在专利文献1(日本专利特开2010-67710号公报)中揭示有一种具备氧化物半导体层的场效晶体管的制造方法，上述氧化物半导体层包含如下的三层构造：活性层，其包含氧化物半导体；中间层，其含有包含与氧的结合力比活性层的氧化物半导体强的元素种的氧化物，且厚度为1nm～200nm；以及电阻层，其导电率低于活性层。进而，在此制造方法中，也揭示有在大气中进行热处理作为形成氧化物半导体层的电阻层后的后处理。
另外，在专利文献2(日本专利特开2010-258431号公报)中揭示有在使第二氧化物半导体膜以变成10nm～300nm的厚度的方式在第一氧化物半导体膜上成膜后，在大气环境下以250℃以上、500℃以下进行热处理。
发明内容
发明要解决的课题
但是，在专利文献1的制造方法中，当在氧化物半导体层的三层构造中导电率高的活性层上使中间层成膜时，活性层的露出面因此成膜而受到损害，结果，有时会产生可影响照射光时的阈值偏移等的表面缺陷。在成膜过程中，就生产性/阻隔性的观点而言，若使用产生等离子体的溅射法或化学气相沉积(ChemicalVaporDeposition，CVD)法，则活性层的露出面因其等离子体而特别受到损害，结果，成为照射光时的阈值偏移恶化的因素的表面缺陷增大。为了恢复此表面缺陷，还认为有效的是通过如专利文献1中所记载的制造方法形成氧化物半导体层的电阻层后进行热处理，但在形成电阻层后的热处理中，仅因电阻层的厚度无法使氧到达活性层，且无法填补受到等离子体损害的活性层的面的表面缺陷。另外，还认为即便无法填补表面缺陷，通过进行热处理，阈值偏移本身得到改善，但估计在形成电阻层后的热处理中，照射光时的阈值偏移本身也得不到改善。
另外，在专利文献2的制造方法中，在使第二氧化物半导体膜成膜后进行热处理，但氧化物半导体层并非三层构造，另外，第一氧化物半导体膜成为将源极及漏极与第二氧化物半导体膜连接的缓冲区域，且成为活性层的区域为第二氧化物半导体膜。因此，若在热处理后，在成为活性层的区域的第二氧化物半导体膜上使保护层等成膜，则第二氧化物半导体膜的露出面因此成膜而受到损害，结果，产生成为照射光时的阈值偏移恶化的因素的表面缺陷。而且，在第二氧化物半导体膜上使保护层等成膜后，未进行如填补所产生的表面缺陷或改善照射光时的阈值偏移本身的对策。
本发明是鉴于上述情况而完成的发明，其目的在于提供一种使照射光时的TFT特性稳定化的场效晶体管的制造方法、以及场效晶体管、显示装置、图像传感器及X射线传感器。
解决问题的技术手段
本发明的上述课题是通过下述手段来解决。
＜1＞一种场效晶体管的制造方法，其包括：
第一步骤，在配置于栅极上的栅极绝缘层上，使第一氧化物半导体膜成膜；第二步骤，在上述第一步骤后，在上述第一氧化物半导体膜上，使第二氧化物半导体膜成膜，上述第二氧化物半导体膜的阳离子组成与上述第一氧化物半导体膜的阳离子组成不同、且具有比上述第一氧化物半导体膜低的导电率；第三步骤，在上述第二步骤后，在氧化性环境下以超过300℃进行热处理；第四步骤，在上述第三步骤后，在上述第二氧化物半导体膜上，使第三氧化物半导体膜成膜，上述第三氧化物半导体膜的阳离子组成与上述第一氧化物半导体膜的阳离子组成不同、且具有比上述第一氧化物半导体膜低的导电率；第五步骤，在上述第四步骤后，在氧化性环境下进行热处理；以及电极形成步骤，在上述第四步骤与上述第五步骤之间或在上述第五步骤后，在上述第三氧化物半导体膜上形成源极及漏极。
再者，也包括进行多次上述第三步骤的热处理。
＜2＞如＜1＞所述的场效晶体管的制造方法，其中在上述第二步骤与上述第三步骤时，当将上述第二氧化物半导体膜的厚度设为Z(nm)，将上述第三步骤中的热处理温度设为T(℃)，将朝上述第二氧化物半导体膜及上述第一氧化物半导体膜中的氧的扩散距离设为L(nm)时，以满足0＜Z＜L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1的关系式的方式，调整上述第二氧化物半导体膜的厚度与上述热处理温度。
＜3＞如＜2＞所述的场效晶体管的制造方法，其中在上述第二步骤与上述第三步骤时，以满足Z≤L-3.0的关系式的方式调整上述第二氧化物半导体膜的厚度与上述热处理温度。
＜4＞如＜2＞或＜3＞所述的场效晶体管的制造方法，其中在上述第二步骤与上述第三步骤时，以满足L-15.0≤Z的关系式的方式调整上述第二氧化物半导体膜的厚度与上述热处理温度。
＜5＞如＜2＞至＜4＞中任一项所述的场效晶体管的制造方法，其中在上述第二步骤与上述第三步骤时，以满足L-11.0≤Z≤L-8.0的关系式的方式调整上述第二氧化物半导体膜的厚度与上述热处理温度。
＜6＞如＜1＞至＜5＞中任一项所述的场效晶体管的制造方法，其中在上述第四步骤中，以使上述第三氧化物半导体膜的阳离子组成比变成与上述第二氧化物半导体膜的阳离子组成比相同的方式进行成膜。
＜7＞如＜1＞至＜6＞中任一项所述的场效晶体管的制造方法，其中在上述第二步骤与上述第四步骤时，以使上述第二氧化物半导体膜与上述第三氧化物半导体膜的厚度的合计超过10nm、且未满70nm的方式进行调整。
＜8＞如＜1＞至＜7＞中任一项所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜、上述第二氧化物半导体膜及上述第三氧化物半导体膜分别含有In、Ga及Zn中的至少1种。
＜9＞如＜8＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜含有In，且上述第一氧化物半导体膜的In组成比率高于上述第二氧化物半导体膜的In组成比率。
＜10＞如＜8＞或＜9＞所述的场效晶体管的制造方法，其中上述第二氧化物半导体膜含有Ga，且上述第二氧化物半导体膜的Ga组成比率高于上述第一氧化物半导体膜的Ga组成比率。
＜11＞如＜8＞至＜10＞中任一项所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜、上述第二氧化物半导体膜及上述第三氧化物半导体膜分别为非晶质。
＜12＞如＜8＞至＜11＞中任一项所述的场效晶体管的制造方法，其中将上述第三步骤及上述第五步骤中的热处理温度调整成未满600℃。
＜13＞如＜1＞至＜12＞中任一项所述的场效晶体管的制造方法，其中在上述第一步骤中，以使上述第一氧化物半导体膜的厚度变成未满10nm的方式进行成膜。
＜14＞如＜1＞至＜13＞中任一项所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成由In(a)Ga(b)Zn(c)O(d)(a、b、c、d＞0)表示。
＜15＞如＜14＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成为由c≤3/5、b＞0、b≧3a/7-3/14、b≧9a/5-53/50、b≤-8a/5+33/25、b≤91a/74-17/40(其中，设为a+b+c＝1)所表示的范围内的组成。
＜16＞如＜15＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成为由b≤17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≤1/5(其中，设为a+b+c＝1)所表示的范围内的组成。
＜17＞如＜16＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成为由b≤7a/13-11/65、b≧3a/37、b≤-2a+11/10(其中，设为a+b+c＝1)所表示的范围内的组成。
＜18＞如＜1＞至＜13＞中任一项所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成由In(x)Zn(1-x)O(y)(y＞0、0＜x＜1)表示。
＜19＞如＜18＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成为由0.4≤x≤0.75所表示的范围内的组成。
＜20＞如＜19＞所述的场效晶体管的制造方法，其中上述第一氧化物半导体膜的组成为由0.4≤x≤0.5所表示的范围内的组成。
＜21＞如＜1＞至＜20＞中任一项所述的场效晶体管的制造方法，其中上述第二氧化物半导体膜的组成由In(e)Ga(f)Zn(g)O(h)(e、f、g、h＞0)表示。
＜22＞如＜21＞所述的场效晶体管的制造方法，其中上述第二氧化物半导体膜的组成为由0.250＜f/(e+f)≤0.875所表示的范围内的组成。
＜23＞如＜1＞至＜22＞中任一项所述的场效晶体管的制造方法，其中在上述第一步骤与上述第二步骤及上述第四步骤中，分别使用产生等离子体的成膜法进行成膜。
＜24＞如＜1＞至＜23＞中任一项所述的场效晶体管的制造方法，其中上述第五步骤在上述电极形成步骤后进行。
＜25＞一种场效晶体管，其是在栅极上具有栅极绝缘层，在上述栅极绝缘层上构成电子移动的沟道积层膜，在上述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，上述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自上述栅极绝缘层侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，上述第一氧化物半导体膜中的In含有率高于上述第二氧化物半导体膜、第三氧化物半导体膜，且相对于上述第三氧化物半导体层的晶格缺陷密度，上述第二氧化物半导体层中的晶格缺陷密度小。
＜26＞一种场效晶体管，其是在栅极上具有栅极绝缘层，在上述栅极绝缘层上构成电子移动的沟道积层膜，在上述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，上述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自上述栅极绝缘层侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，上述第一氧化物半导体膜中的In含有率高于上述第二氧化物半导体膜、第三氧化物半导体膜，且相对于上述第三氧化物半导体层的含氧密度，上述第二氧化物半导体层中的含氧密度变高。
＜27＞一种显示装置，其特征在于，包括：通过如＜1＞至＜24＞中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
＜28＞一种底部发光型的显示装置，其包括：基板；场效晶体管，配置于上述基板上，通过如＜1＞至＜24＞中任一项所述的场效晶体管的制造方法来制造；以及有机电场发光元件，在上述场效晶体管上电连接于上述场效晶体管；且自上述有机电场发光元件发出的光自上述基板侧射出。
＜29＞一种图像传感器，其特征在于，包括：通过如＜1＞至＜24＞中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
＜30＞一种X射线传感器，其特征在于，包括：通过如＜1＞至＜24＞中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
发明的效果
通过本发明，可提供使照射光时的TFT特性稳定化的场效晶体管的制造方法、以及场效晶体管、显示装置、图像传感器及X射线传感器。
附图说明
图1是表示本发明的实施形态的TFT，即底部栅极构造且顶部接触型的TFT的一例的示意图。
图2A是图1所示的底部栅极构造且顶部接触型的TFT的制造方法的一步骤图。
图2B是紧接图2A的TFT的制造方法的一步骤图。
图2C是紧接图2B的TFT的制造方法的一步骤图。
图2D是紧接图2C的TFT的制造方法的一步骤图。
图2E是紧接图2D的TFT的制造方法的一步骤图。
图2F是紧接图2E的TFT的制造方法的一步骤图。
图2G是紧接图2F的TFT的制造方法的一步骤图。
图2H是紧接图2G的TFT的制造方法的一步骤图。
图3是表示本发明的电光装置的一实施形态的液晶显示装置的一部分的概略剖面图的图。
图4表示图3所示的液晶显示装置的电气配线的概略构成图。
图5是表示本发明的电光装置的一实施形态的有源矩阵式有机EL显示装置的一部分的概略剖面图的图。
图6表示图5所示的有机EL显示装置的电气配线的概略构成图。
图7是表示本发明的传感器的一实施形态的X射线传感器的一部分的概略剖面图的图。
图8表示图7所示的X射线传感器的电气配线的概略构成图。
图9A是实施例及比较例的TFT的平面图。
图9B是图9A所示的TFT的A-A线箭视剖面图。
图10是表示单色光照射下的TFT特性测定的概略的图。
图11是表示实施例1的TFT在单色光照射下的Vg-Id特性的图。
图12是表示实施例2的TFT在单色光照射下的Vg-Id特性的图。
图13是表示实施例3的TFT在单色光照射下的Vg-Id特性的图。
图14是表示比较例1的TFT在单色光照射下的Vg-Id特性的图。
图15是表示对于实验例1的样品的SIMS分析结果的图。
图16是表示对于实验例2的样品的SIMS分析结果的图。
图17是表示对于实验例3的样品的SIMS分析结果的图。
图18是表示对于实验例4的样品的SIMS分析结果的图。
图19是绘制所求出的氧的扩散距离L与热处理温度的关系而成的图表。
图20是表示作为测定结果之中具有代表性的Vg-Id特性的实施例7的TFT在光照射下的Vg-Id特性的图。
图21是表示作为测定结果之中具有代表性的Vg-Id特性的实施例9的TFT在光照射下的Vg-Id特性的图。
图22是表示作为测定结果之中具有代表性的Vg-Id特性的实施例10的TFT在光照射下的Vg-Id特性的图。
图23是表示作为测定结果之中具有代表性的Vg-Id特性的实施例11的TFT在光照射下的Vg-Id特性的图。
图24是表示作为测定结果之中具有代表性的Vg-Id特性的实施例12的TFT在光照射下的Vg-Id特性的图。
图25是根据表3所示的结果，表示第二氧化物半导体膜的厚度Z与场效迁移率μ的关系及厚度Z与ΔVth的关系的图。
图26是说明Z≧L时的特性劣化的形象图。
图27是In-Ga-Zn三元系的相图，且为在其中载明特定的组成范围的图。
图28是In-Ga-Zn三元系的相图，且为在其中载明特定的组成范围的图。
图29是表示对于最表面包含Ga2O3膜的实验例3的样品的SIMS分析结果及对于最表面包含IGZO膜(In：Ga：Zn＝1：0.9：0.7)的样品的SIMS分析结果的图。
图30是表示对于以与实验例4相同的条件，分别对In、Ga、Zn的组成比为In：Ga：Zn＝1.85：0.15：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝0.5：1.5：1的3种IGZO膜进行热处理而成的各样品的SIMS分析结果的图。
具体实施方式
以下，一面参照附图，一面对本发明的实施形态的场效晶体管的制造方法、以及显示装置、图像传感器、X射线传感器进行具体说明。再者，图中，对具有相同或对应的功能的构件(构成要素)标注相同符号并适当省略说明。另外，以下进行说明时所使用的“上”及“下”这一用语是权宜使用的用语，不应受方向限制。
1.场效晶体管的构成
首先，在说明场效晶体管的制造方法之前，对通过此制造方法所制作的场效晶体管的构成的概略进行说明。
本发明的实施形态的场效晶体管是薄膜晶体管：TFT，且为如下的有源元件：至少包括栅极、栅极绝缘层、氧化物半导体层、源极及漏极，且具有对栅极施加电压，控制在氧化物半导体层中流动的电流，并对源极与漏极间的电流进行切换的功能。
作为本发明的实施形态的TFT的元件构造，采用根据栅极的位置的所谓的逆交错构造(也称为底部栅极型)的形态。另外，根据活性层与源极及漏极(适当称为“源·漏极”)的接触部分，而采用所谓的顶部接触型的形态。再者，所谓底部栅极型，是指在栅极绝缘层的下侧配置有栅极，在栅极绝缘层的上侧形成有活性层的形态。另外，所谓顶部接触型，是指活性层较源·漏极先形成且活性层的上面与源·漏极接触的形态。
图1是表示本发明的实施形态的TFT，即底部栅极构造且顶部接触型的TFT10的一例的示意图。
在图1所示的TFT10中，在基板12的一侧的主面上依次积层有栅极14、栅极绝缘层16、及氧化物半导体层18。源极20及漏极22彼此相隔地设置在此氧化物半导体层18的表面上。而且，在本实施形态中，进而自栅极绝缘层16侧起，将氧化物半导体层18依次分成第一氧化物半导体膜24、第二氧化物半导体膜26及第三氧化物半导体膜28这三层。
再者，第一氧化物半导体膜24、第二氧化物半导体膜26及第三氧化物半导体膜28的区分可通过利用氧化物半导体层18的剖面透射电子显微镜(TransmissionElectronMicroscope，TEM)分析的对比度的差异等来进行。
2.场效晶体管的制造方法
以上所说明的场效晶体管的制造方法包括：第一步骤，在配置于栅极14上的栅极绝缘层16上，使第一氧化物半导体膜24成膜；第二步骤，在上述第一氧化物半导体膜24上，使第二氧化物半导体膜26成膜，上述第二氧化物半导体膜26的阳离子组成与上述第一氧化物半导体膜24的阳离子组成不同、且具有比上述第一氧化物半导体膜24低的导电率；第三步骤，在上述第二步骤后，在氧化性环境下以超过300℃进行热处理；第四步骤，在上述第三步骤后，在上述第二氧化物半导体膜26上，使第三氧化物半导体膜28成膜，上述第三氧化物半导体膜28的阳离子组成与上述第一氧化物半导体膜24的阳离子组成不同、且具有比上述第一氧化物半导体膜24低的导电率；第五步骤，在上述第四步骤后，在氧化性环境下进行热处理；以及电极形成步骤，在上述第四步骤与上述第五步骤之间或在上述第五步骤后，在上述第三氧化物半导体膜28上形成源极20及漏极22。
而且，通过此种制造方法，通过在第二步骤中使第二氧化物半导体膜26成膜后进行第三步骤的热处理，而利用氧扩散来补偿第一氧化物半导体膜24与第二氧化物半导体膜26的界面缺陷，由此可改善照射光时的ΔVth，假设即便在通过第三步骤而氧未自氧化性环境扩散到界面为止的情况下，与不进行第三步骤的情况相比，也可减少第二氧化物半导体膜26的本体缺陷，因此可使TFT特性稳定化。
再者，所谓“导电率”，是表示物质的导电容易性的物性值，若将物质的载流子浓度设为n，将基本电荷设为e，将载流子迁移率设为μ，则在假定了德鲁德模型(drudemodel)的情况下，物质的导电率σ由以下的式表示。
σ＝neμ
当第一氧化物半导体膜24、第二氧化物半导体膜26或第三氧化物半导体膜28为n型半导体时，载流子为电子，载流子浓度是指电子载流子浓度，载流子迁移率是指电子迁移率。同样地，当第一氧化物半导体膜24、第二氧化物半导体膜26或第三氧化物半导体膜28为p型半导体时，载流子为电洞，载流子浓度是指电洞载流子浓度，载流子迁移率是指电洞迁移率。再者，物质的载流子浓度与载流子迁移率可通过霍尔测量(HallMeasurement)来求出。
导电率的求法可通过测定已知厚度的膜的薄片电阻，而求出膜的导电率。半导体的导电率根据温度而变化，本文记载的导电率是指室温(20℃)下的导电率。
以下，一面使用图2A～图2H，一面对如上所述的场效晶体管的制造方法进行具体说明。
图2A～图2H是底部栅极构造且顶部接触型的TFT10的制造方法的步骤图。
-栅极14的形成-
首先，如图2A所示，准备用以形成TFT10的基板12后，在基板12的一侧的主面上形成栅极14。
基板12的形状、构造、大小等并无特别限制，可根据目的而适当选择。基板的构造可为单层构造，也可为积层构造。作为基板12，例如可使用玻璃或YSZ(钇稳定化锆)等无机材料、包含树脂或树脂复合材料等的基板。其中，就轻量的观点、具有柔性的观点而言，优选的是包含树脂或树脂复合材料的基板。具体而言，可使用包含聚对苯二甲酸丁二酯(polybutyleneterephthalate)、聚对苯二甲酸乙二酯(polyethyleneerephthalate)、聚萘二甲酸乙二酯(polyethylenenaphthalate)、聚萘二甲酸丁二酯(polybutylenenaphthalate)、聚苯乙烯(polystyrene)、聚碳酸酯(polycarbonate)、聚砜(polysulfone)、聚醚砜(polyethersulfone)、聚芳酯(polyarylate)、烯丙基二甘醇碳酸酯(allyldiglycolcarbonate)、聚酰胺(polyamide)、聚酰亚胺(polyimide)、聚酰胺酰亚胺(polyamideimide)、聚醚酰亚胺(polyetherimide)、聚苯并唑(polybenzazole)、聚苯硫醚(polyphenylenesulfide)、聚环烯烃(polycycloolefin)、降冰片烯树脂(norborneneresin)、聚三氟氯乙烯(polychlorotrifluoroethylene)等氟树脂、液晶聚合物、丙烯酸树脂、环氧树脂、硅酮树脂、离子聚合物树脂、氰酸酯树脂、交联反丁烯二酸二酯、环状聚烯烃、芳香族醚、顺丁烯二酰亚胺-烯烃(maleimide-olefin)、纤维素、环硫化合物等合成树脂的基板；包含已述的合成树脂等与氧化硅粒子的复合塑料材料的基板；包含已述的合成树脂等与金属纳米粒子、无机氧化物纳米粒子或无机氮化物纳米粒子等的复合塑料材料的基板；包含已述的合成树脂等与碳纤维或纳米碳管的复合塑料材料的基板；包含已述的合成树脂等与玻璃鳞片(glassflake)、玻璃纤维或玻璃珠的复合塑料材料的基板；包含已述的合成树脂等与黏土矿物或具有云母派生结晶结构的粒子的复合塑料材料的基板；薄玻璃与已述的任何合成树脂之间具有至少1个接合界面的积层塑料基板；包含具有阻隔性能的复合材料的基板，上述复合材料通过将无机层与有机层(已述的合成树脂)交替地积层，而具有至少1个以上的接合界面；不锈钢基板或将不锈钢与异种金属积层而成的金属多层基板；铝基板或通过对表面实施氧化处理(例如阳极氧化处理)而提升表面的绝缘性的附有氧化膜的铝基板等。
再者，作为树脂基板，优选的是耐热性、尺寸稳定性、耐溶剂性、电绝缘性、加工性、低透气性及低吸湿性等优异。树脂基板也可具备用以防止水分或氧的透过的阻气层或用以提升树脂基板的平坦性或与下部电极的密接性的底涂层等。
在形成栅极14时，首先，根据考虑与使用的材料的适应性而自例如印刷方式、涂布方式等湿式方式，真空蒸镀法、溅射法、离子镀法等物理方式，CVD、等离子体CVD法等化学方式等中适当选择的方法来使导电膜成膜。成膜后，利用光刻及蚀刻法或剥离法(lift-offmethod)等将导电膜图案化成规定的形状，由此自导电膜形成栅极14。此时，优选的是将栅极14及栅极配线同时图案化。
构成栅极14的导电膜优选的是使用具有高导电性者，例如可将Al、Mo、Cr、Ta、Ti、Au等金属，Al-Nd、Ag合金、氧化锡、氧化锌、氧化铟、氧化铟锡(IndiumTinOxide，ITO)、氧化锌铟(IndiumZincOxide，IZO)等的金属氧化物导电膜等用作单层或2层以上的积层构造。
-栅极绝缘层16的形成-
在形成栅极14后，如图2B所示，在此栅极14上及基板12的露出面上形成栅极绝缘层16。
在形成栅极绝缘层16时，首先，根据考虑与使用的材料的适应性而自例如印刷方式、涂布方式等湿式方式，真空蒸镀法、溅射法、离子镀法等物理方式，CVD、等离子体CVD法等化学方式等中适当选择的方法来使绝缘膜成膜。成膜后，视需要利用光刻及蚀刻法或剥离法等将绝缘膜图案化成规定的形状，由此自绝缘膜形成栅极绝缘层16。
构成栅极绝缘层16的绝缘膜优选的是具有高绝缘性者，例如可设为SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等的绝缘膜，或包含这些化合物的至少两种以上的绝缘膜。
再者，栅极绝缘层16必须具有用于漏电流的降低及电压耐受性的提升的厚度，另一方面，若栅极绝缘层的厚度过大，则会引起驱动电压的上升。栅极绝缘层16的厚度虽然也取决于其材质，但优选的是10nm以上、10μm以下，更优选的是50nm以上、1000nm以下，特别优选的是100nm以上、400nm以下。
-第一步骤-
在形成栅极绝缘层16后，如图2C所示般进行第一步骤，即在所述栅极绝缘层16上，使作为氧化物半导体层18的一部分的第一氧化物半导体膜24成膜。
在所述第一步骤中，根据考虑与使用的材料的适应性而自例如印刷方式或涂布方式等湿式方式，真空蒸镀法或溅射法、离子镀法等物理方式，CVD或等离子体CVD法等化学方式等中适当选择的方法来使第一氧化物半导体膜24成膜。这些之中，就容易控制膜厚的观点而言，优选的是使用真空蒸镀法、溅射法、离子镀法、CVD或等离子体CVD法等气相成膜法。气相成膜法之中，更优选的是溅射法、脉冲激光蒸镀法(PulsedLaserDeposition，PLD法)。进而，就量产性的观点而言，进而优选的是溅射法。例如，通过射频(RadioFrequency，RF)磁控溅射蒸镀法而控制真空度及氧流量来进行成膜。另外，当使例如IGZO作为第一氧化物半导体膜24成膜时，可使用以成为所期望的阳离子组成的方式而调整的复合氧化物靶材，也可使用In2O3、Ga2O3、ZnO的三元共溅射。
第一氧化物半导体膜24只要将氧化物半导体作为主体即可，除此以外，也可含有杂质等。此处，所谓“主体”，是指构成第一氧化物半导体膜24的构成成分之中，含量最多的成分。
氧化物半导体可为非晶质或结晶质的任一种，优选的是使用非晶质氧化物半导体。若通过氧化物半导体来构成半导体膜，则电荷的迁移率远高于非晶质硅的半导体膜，且能够以低电压进行驱动。另外，若使用氧化物半导体，则通常可形成透光性高于硅的半导体膜。另外，氧化物半导体，特别是非晶质氧化物半导体可在低温(例如室温)下均匀地成膜，因此在使用如塑料般的具有柔性的树脂基板时特别有利。
作为氧化物半导体的构成材料，包含从前公知的材料，例如除In、Ti、Nb、Sn、Zn、Gd、Cd、Zr、Y、La、Ta等过渡金属的氧化物以外，可列举SrTiO3、CaTiO3、ZnO·Rh2O3、CuGaO2、SrCu2O2等氧化物等。
如此，第一氧化物半导体膜24中所使用的氧化物半导体并无特别限定，但优选的是包含In、Sn、Zn、Ga及Cd中的至少1种的金属氧化物，更优选的是包含In、Sn、Zn及Ga中的至少1种的金属氧化物，进而优选的是包含In、Ga及Zn中的至少1种的金属氧化物(例如In-O系)。
尤其，优选的是第一氧化物半导体膜24含有In，且第一氧化物半导体膜24的In组成比率高于第二氧化物半导体膜26的In组成比率。其原因在于：通过提高In组成比率，可获得电子亲和力相对增大的倾向，且传导载流子容易集中于第一氧化物半导体膜24中。另外，其原因在于：使In含有率增大更容易使传导载流子浓度增大，因此容易获得高载流子迁移率。
进而，优选的是包含In、Ga及Zn中的至少2种的氧化物(例如In-Zn-O系、In-Ga-O系、Ga-Zn-O系)，更优选的是包含In、Ga及Zn三者的氧化物。即，第一氧化物半导体膜24的组成优选的是由In(a)Ga(b)Zn(c)O(d)(a、b、c、d＞0)表示。此时，第一氧化物半导体膜24的组成优选的是由c≤3/5、b＞0、b≧3a/7-3/14、b≧9a/5-53/50、b≤-8a/5+33/25、b≤91a/74-17/40(其中，设为a+b+c＝1)所表示的范围内的组成。其原因在于：若为此组成范围内，则在形成TFT10后可获得超过20cm2/Vs的场效迁移率。另外，其原因在于：虽然也取决于后述的第三步骤中的热处理温度或第二氧化物半导体膜26的膜厚，但阈电压Vth变成Vth＞0。
进而，此时第一氧化物半导体膜24的组成优选的是由b≤17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≤1/5(其中，设为a+b+c＝1)所表示的范围内的组成。其原因在于：若为此组成范围内，则在形成TFT10后可获得超过30cm2/Vs的场效迁移率。
进而，此时第一氧化物半导体膜24的组成优选的是由b≤7a/13-11/65、b≧3a/37、b≤-2a+11/10(其中，设为a+b+c＝1)所表示的范围内的组成。其原因在于：若为此组成范围内，则在形成TFT10后，超过30cm2/Vs的场效迁移率与常断(normallyoff)(栅极电压：Vg＝0时的漏极电流：Id为10-9A以下)可并存。
另外，在仅包含In、Ga及Zn中的2种的氧化物的情况下，第一氧化物半导体膜24的组成优选的是由In(x)Zn(1-x)O(y)(y＞0、0＜x＜1)表示。此时，第一氧化物半导体膜24的组成优选的是由0.4≤x≤0.75所表示的范围内的组成。其原因在于：若为此组成范围内，则在形成TFT10后可获得30cm2/Vs以上的场效迁移率。进而，此时第一氧化物半导体膜24的组成优选的是由0.4≤x≤0.5所表示的范围内的组成。其原因在于：若为此组成范围内，则在形成TFT10后，超过30cm2/Vs的场效迁移率与常断(栅极电压：Vg＝0时的漏极电流：Id为10-9A以下)可并存。
另外，在此第一步骤中，优选的是以使第一氧化物半导体膜24的厚度变成未满10nm的方式进行成膜。第一氧化物半导体膜24优选的是如上述般使用容易实现高迁移率化的IZO或极其富含铟的IGZO膜，但此种高迁移率膜因载流子浓度高，故箍断(pinchoff)比较困难，存在阈值朝负侧大幅度偏移的可能性。因此，通过将第一氧化物半导体膜24的厚度设为未满10nm，可避免氧化物半导体层18中的全体的载流子浓度成为过剩状态而难以箍断。
第一氧化物半导体膜24的导电率优选的是10-6Scm-1以上、未满102Scm-1。更优选的是10-4Scm-1以上、未满102Scm-1，进而优选的是10-1Scm-1以上、未满102Scm-1。
-第二步骤-
在第一步骤后，如图2D所示般进行第二步骤，即在第一氧化物半导体膜24上，使第二氧化物半导体膜26成膜，所述第二氧化物半导体膜26的阳离子组成与此第一氧化物半导体膜24的阳离子组成不同、且具有比第一氧化物半导体膜24低的导电率。
作为氧化物半导体层18的一部分的第二氧化物半导体膜26以具有比第一氧化物半导体膜24低的导电率为前提，也可使用与第一氧化物半导体膜24相同的材料。
但是，优选的是第二氧化物半导体膜26含有Ga，且此第二氧化物半导体膜26的Ga组成比率高于第一氧化物半导体膜24的Ga组成比率。其原因在于：通过增大Ga组成比率，可获得电子亲和力相对减少的倾向，且传导载流子容易集中于第一氧化物半导体膜24中。另外，其原因在于：通过增大Ga含有率，可减小背后沟道(backchannel)侧的传导载流子的贡献，因此容易减小断开电流。
尤其，第二氧化物半导体膜26的组成优选的是由In(e)Ga(f)Zn(g)O(h)(e、f、g、h＞0)表示。此时，第二氧化物半导体膜26的组成优选的是由0.250＜f/(e+f)≤0.875所表示的范围内的组成。在f/(e+f)≤0.250的情况下，第2区域的电子亲和力相对变大，因此在第二氧化物半导体膜26中也形成传导通路、或在第一氧化物半导体膜24中容易诱发过剩的传导载流子。在第二氧化物半导体膜26中，若为f/(e+f)＞0.250的范围，则与第一氧化物半导体膜24相比，电子亲和力变小，因此载流子浓度相对变低。因此，当施加负的栅极电压时，第二氧化物半导体膜26容易箍断，结果源极20、漏极22与第一氧化物半导体膜24分离，故可期待断开电流减少的效果。另一方面，若为f/(e+f)≤0.875，则可抑制源极20、漏极22与第二氧化物半导体膜26之间的接触电阻变高。因此，第二氧化物半导体膜26的组成范围如上所述优选的是0.250＜f/(e+f)≤0.875。
第二氧化物半导体膜26的导电率以具有比第一氧化物半导体膜24低的导电率为前提，可采用与第一氧化物半导体膜24相同的范围，但优选的是10-7Scm-1以上、未满101Scm-1。更优选的是10-7Scm-1以上、未满10-1Scm-1。
-第三步骤-
在第二步骤后，如图2E所示般进行第三步骤，即在氧化性环境下以超过300℃进行热处理。进行第三步骤的理由如上所述，为了使照射光时的TFT特性稳定化。再者，将热处理温度设为超过300℃的原因在于：氧化性环境中的氧或第二氧化物半导体膜26中的氧因超过300℃而产生朝向第二氧化物半导体膜26或第一氧化物半导体膜24的扩散，因此为了减少由氧扩散所引起的第一氧化物半导体膜24的界面缺陷、或第一氧化物半导体膜24及第二氧化物半导体膜26的本体缺陷(bulkdefect)，需要超过300℃的温度下的热处理。另外，此第三步骤的热处理也可重复进行多次。
此处，在第二步骤与第三步骤时，当将第二氧化物半导体膜26的厚度设为Z(nm)，将第三步骤中的热处理温度设为T(℃)，进而将氧的扩散距离设为L(nm)时，优选的是以满足0＜Z＜L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1的关系式的方式，调整第二氧化物半导体膜26的厚度与上述热处理温度。如此，在调整了第二氧化物半导体膜26的厚度Z与热处理温度T后进行第三步骤的热处理，由此可将氧化性环境中的氧经由第二氧化物半导体膜26而确实地供给至第一氧化物半导体膜24的界面内部为止，因此可充分地填补因第二步骤的成膜而受到成膜损害的第一氧化物半导体膜24的表面缺陷，并可改善照射光时的TFT特性。关于此TFT特性，在实施例中进行具体说明，但若将氧化性环境中的氧经由第二氧化物半导体膜26而供给至第一氧化物半导体膜24的界面内部为止，则在第一氧化物半导体膜24与第二氧化物半导体膜26的界面上，照射光时所诱发的电子-电洞对中的电洞不易被捕捉，因此可使Vg-Id特性不显示2个阶段的上升。
另外，在第二步骤与第三步骤时，优选的是以满足Z≤L-3.0的关系式的方式调整第二氧化物半导体膜26的厚度与热处理温度。其原因在于：形成TFT10后的初期特性(照射光前)变得良好。具体而言，其原因在于：阈电压Vth变成正的值。
另一方面，在第二步骤与第三步骤时，优选的是以满足L-15.0≤Z的关系式的方式调整第二氧化物半导体膜26的厚度与热处理温度。其原因在于：通过第三步骤中的热处理，而填补氧缺陷至第一氧化物半导体膜24的内部深处为止，从而抑制场效迁移率下降。
进而，在第二步骤与第三步骤时，优选的是以满足L-11.0≤Z≤L-8.0的关系式的方式调整第二氧化物半导体膜26的厚度与热处理温度。其原因在于：若为此范围内，则TFT10的场效迁移率急剧上升。再者，此场效迁移率在照射光前或照射光后并无特别变化。
如此，第三步骤中的热处理温度T是考虑与第一绝缘膜24的厚度Z的关系来调整值，但优选的是未满600℃。其原因在于：若为未满600℃的热处理温度，则可抑制第一氧化物半导体膜24与第二氧化物半导体膜26之间产生阳离子的相互扩散而导致2个区域混合。另外，在此情况下，容易使传导载流子仅集中于第一氧化物半导体膜24中。第一氧化物半导体膜24与第二氧化物半导体膜26之间是否产生了阳离子的相互扩散可通过进行例如利用剖面TEM的分析来确认。
另外，氧化性环境中的氧分压也无特别限定，但就进一步改善照射光时的ΔVth的观点而言，优选的是实质上为100％。另外，若考虑在初期特性中，存在Vth朝负侧偏移的可能性(抑制由氧缺失所引起的剩余载流子的产生这一观点)，则优选的是氧化性环境中的氧分压为整体的5％以上。
-第四步骤-
在第三步骤后，如图2F所示般进行第四步骤，即在第二氧化物半导体膜26上，使第三氧化物半导体膜28成膜，所述第三氧化物半导体膜28的阳离子组成与第一氧化物半导体膜24的阳离子组成不同、且具有比第一氧化物半导体膜24低的导电率。
在此第四步骤中，可使用与第二步骤相同的成膜法。但是，在第一步骤、第二步骤及第四步骤中，优选的是分别使用产生等离子体的成膜法进行成膜。若为此成膜法，则第一氧化物半导体膜24的表面容易因第二氧化物半导体膜26的成膜而受到损害，因此适合于本实施形态的制造方法。另外，可形成成膜速度快、且均匀性高的膜的情况多，而可提供低成本且大面积的氧化物半导体膜。
另外，作为氧化物半导体层18的一部分的第三氧化物半导体膜28以具有比第一氧化物半导体膜24低的导电率为前提，也可使用与第一氧化物半导体膜24相同的材料。
但是，在第四步骤中，优选的是以使第三氧化物半导体膜28的阳离子组成比变成与第二氧化物半导体膜26的阳离子组成比相同的方式进行成膜。其原因在于：虽然第三氧化物半导体膜28的阳离子组成比只要使电子亲和力比第一氧化物半导体膜24、第二氧化物半导体膜26小，便无问题，但要抑制当与第二氧化物半导体膜26在电子物性上存在大的不匹配时产生界面上的平行传导。另外，即便就制造方面考虑，与积层3种阳离子组成的氧化物半导体膜的情况相比，将相同的氧化物半导体膜用于第二氧化物半导体膜26与第三氧化物半导体膜28的情况的成本也更低。
就以上的观点与提高迁移率这一观点而言，优选的是第一氧化物半导体膜24、第二氧化物半导体膜26及第三氧化物半导体膜28分别含有In、Ga及Zn中的至少1种。
另外，优选的是第一氧化物半导体膜24、第二氧化物半导体膜26及第三氧化物半导体膜28分别为非晶质。其原因在于：若这些膜为非晶质，则可在400℃以下的低温下成膜，除此以外，不存在晶界，而可获得均匀性高的膜。第一氧化物半导体膜24、第二氧化物半导体膜26及第三氧化物半导体膜28是否为非晶质可通过X射线绕射测定来确认。即，当通过X射线绕射测定未检测出表示结晶结构的明确的峰值时，可判断此膜为非晶质。
另外，在第二步骤与第四步骤时，优选的是以使第二氧化物半导体膜26与第三氧化物半导体膜28的厚度的合计超过10nm、且未满70nm的方式进行调整。其原因在于：若第二氧化物半导体膜26与第三氧化物半导体膜28的厚度的合计为10nm以上，则可期待断开电流的减少或抑制S值的劣化。另外，若第二氧化物半导体膜26与第三氧化物半导体膜28的厚度的合计未满70nm，则抑制如下的情况，即源极20、漏极22与第一氧化物半导体膜24的电阻增大，结果导致迁移率下降。
再者，就膜的均匀性及活性层中的整体的载流子浓度这一观点而言，氧化物半导体层18的总膜厚优选的是10nm以上、200nm以下。
另外，氧化物半导体层18的各膜的载流子浓度(及导电率)的控制除可通过组成调整来进行以外，也可通过控制成膜时的氧分压来进行。
具体而言，氧浓度的控制可通过分别控制第一氧化物半导体膜24、第二氧化物半导体膜26中的成膜时的氧分压来进行。若提高成膜时的氧分压，则可降低载流子浓度，伴随于此，可期待断开电流的减少。另一方面，若降低成膜时的氧分压，则可增大载流子浓度，伴随于此，可期待场效迁移率的增大。另外，例如在第一氧化物半导体膜24的成膜后实施照射氧自由基或臭氧的处理，由此也可促进膜的氧化，降低第一氧化物半导体膜24中的氧缺失量。
另外，通过对氧化物半导体层18的Zn的一部分掺杂带隙(bandgap)更宽的元素离子，可赋予伴随光学带隙增大的光照射稳定性。具体而言，通过掺杂Mg，可增大膜的带隙。例如，通过向第一氧化物半导体膜24、第二氧化物半导体膜26、第三氧化物半导体膜28的各区域中掺杂Mg，与控制了仅含有In、Ga、Zn的组成比的系统相比，可在保持积层膜的能带分布(bandprofile)的状态下增大带隙。
而且，有机EL中所使用的蓝色发光层在λ＝450nm左右显示具有峰值的宽广的发光，因此假设在IGZO膜的光学带隙比较狭小，且在其区域中具有光学吸收的情况下，会产生如下的问题，即产生晶体管的阈值偏移。因此，尤其作为用于有机EL驱动用途的TFT，优选的是氧化物半导体层18中所使用的材料的带隙更大。
另外，第一氧化物半导体膜24等的载流子密度也可通过阳离子掺杂而任意地控制。当欲增加载流子密度时，只要掺杂容易成为价数相对大的阳离子的材料(例如Ti、Zr、Hf、Ta等)即可。但是，当掺杂价数大的阳离子时，氧化物半导体膜的构成元素数增加，因此在成膜工艺的简单化、低成本化方面不利，故优选的是通过氧浓度(氧缺失量)来控制载流子密度。
-第五步骤-
在第四步骤后，如图2G所示般进行第五步骤，即在氧化性环境下进行热处理。
第五步骤中的热处理温度与第三步骤同样地，因阳离子的相互扩散的理由，优选的是调整成未满600℃。另外，与第三步骤同样地，就产生氧扩散这一观点而言，优选的是超过300℃，就提高光照射稳定性这一观点(例如|ΔVth|≤0.1V)而言，更优选的是415℃以上。
在氧化物半导体层18的成膜之后不久(第四步骤之后不久)或第五步骤之后不久，视需要利用光刻及蚀刻法或剥离法等将氧化物半导体层18图案化成规定的形状。具体而言，利用光刻在残存部分上形成抗蚀图案，然后利用盐酸、硝酸、稀硫酸、或磷酸、硝酸及乙酸的混合液等酸溶液进行蚀刻，由此形成图案。再者，此图案化也可分别在第一步骤、第二步骤及第四步骤之后不久进行，但就不对载流子流动的第一氧化物半导体膜24造成损害这一观点而言，优选的是在氧化物半导体层18的成膜之后不久(第四步骤之后不久)或第五步骤之后不久进行。
-电极形成步骤-
在第四步骤与第五步骤之间或在第五步骤后，如图2H所示般进行电极形成步骤，即在第三氧化物半导体膜28上形成源极20及漏极22。但是，就形成欧姆接触(ohmiccontact)的观点而言，优选的是在电极形成步骤后进行第五步骤的热处理。在电极形成步骤中，首先根据考虑与使用的材料的适应性而自例如印刷方式、涂布方式等湿式方式，真空蒸镀法、溅射法、离子镀法等物理方式，CVD、等离子体CVD法等化学方式等中适当选择的方法来使导电膜成膜。这些之中，就容易控制膜厚的观点而言，优选的是使用真空蒸镀法、溅射法、离子镀法、CVD或等离子体CVD法等气相成膜法。气相成膜法之中，更优选的是溅射法、脉冲激光蒸镀法(PLD法)。进而，就量产性的观点而言，进而优选的是溅射法。成膜后，视需要利用光刻及蚀刻法或剥离法等将导电膜图案化成规定的形状，从而自导电膜形成源极20、漏极22。此时，优选的是将连接于源极20、漏极22的配线同时图案化。
构成源极20、漏极22的导电膜可使用具有高导电性者，例如使用Al、Mo、Cr、Ta、Ti、Au等金属，Al-Nd、Ag合金、氧化锡、氧化锌、氧化铟、氧化铟锡(ITO)、氧化锌铟(IZO)等的金属氧化物导电膜等来形成。可将这些导电膜用作单层构造或2层以上的积层构造来作为源极20、漏极22。
进行成膜的导电膜的膜厚若考虑成膜性、或者利用蚀刻或剥离法的图案化性、导电性等，则优选的是设为10nm以上、1000nm以下，更优选的是50nm以上、100nm以下。
通过经过以上的程序，可制作图1所示的TFT10。
是否为使用本发明的实施形态的场效晶体管的制造方法所制作的TFT10可通过进行二次离子微探针质谱法(SecondaryIon-microprobeMassSpectrometry，SIMS)分析来确认。当在250℃以上的温度下对本实施形态的IGZO系或IZO系的氧化物半导体膜进行了热处理时，根据升温脱离气体分析(热脱附谱法(ThermalDesorptionSpectroscopy，TDS))来观测Zn元素的减少。因此，例如在如后述的实施例般实施了2次450℃下的热处理的TFT中，应此会在积层膜表面与积层膜内部看到Zn元素已减少的部位。具体而言，考虑如下的情况：针对与后述的实施例7相同的活性层构造的IGZO膜(第一氧化物半导体膜24为In：Ga：Zn＝0.167:0.500：0.333，第二氧化物半导体膜26及第三氧化物半导体膜28为In：Ga：Zn，在使第二氧化物半导体膜26成膜后在450℃下进行退火作为第3步骤)，使用四极型二次离子质量分析装置(博精仪器(ULVAC-PHI)股份有限公司制造的PHIADEPT1010)，在一次离子种为Cs+、一次加速电压为1.0kV、检测区域为100μm×100μm的设定条件下，观测二次离子强度(负离子)。当在如所观测的In+O(In元素与O元素的结合离子种)、Zn+O的分子(Zn元素与O元素的结合离子种)的离子强度超过103般的感度的条件下，进行二次离子强度的深度方向分布测定时，在第二氧化物半导体膜26区域中，观测到Zn+O离子强度正在减少的动作。又，即便在不含In离子或Zn离子的氧化物半导体膜的情况下，当第三步骤的热处理温度高于第五步骤的热处理温度时，在第三步骤的热处理时暴露于表面的第二氧化物半导体膜26区域中，观测到H离子、OH离子的减少。因此，是否为使用本发明的实施形态的场效晶体管的制造方法所制作的TFT10可通过对氧化物半导体层18的组成分布进行SIMS分析评价来判断。
另外，可认为使用本发明的实施形态的场效晶体管的制造方法所制作的TFT10是如下的场效晶体管，其是在栅极上具有栅极绝缘层，在上述栅极绝缘层上构成电子移动的沟道积层膜，在上述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，上述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自上述栅极绝缘膜侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，上述第一氧化物半导体膜中的In含有率高于上述第二氧化物半导体膜、第三氧化物半导体膜，且相对于上述第三氧化物半导体层的晶格缺陷密度，上述第二氧化物半导体层中的晶格缺陷密度小。
另外，可认为使用本发明的实施形态的场效晶体管的制造方法所制作的TFT10是如下的场效(薄膜)晶体管，其是在栅极上具有栅极绝缘层，在上述栅极绝缘层上构成电子移动的沟道积层膜，在上述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，上述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自上述栅极绝缘膜侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，上述第一氧化物半导体膜中的In含有率高于上述第二氧化物半导体膜、第三氧化物半导体膜，且相对于上述第三氧化物半导体层的含氧密度，上述第二氧化物半导体层中的含氧密度变高。
再者，所谓晶格缺陷，是指自热稳定的原子位置的偏差的程度、或氧空位、或者自满足In的原子数+Ga的原子数≈2×Zn的原子数的式的金属元素组成的关联的偏差的程度。另外，含氧密度是指各个氧化物半导体层中的每单位体积的含氧量。
此处，着眼于图2A～图2H的第三步骤。使用本发明的实施形态的场效晶体管的制造方法所制作的TFT10通过第三步骤而在第二氧化物半导体膜26中产生氧扩散的情况，根据由O18退火所引起的氧侵入的结果而明确(参照实施例)。在通过本发明而进行了产生氧扩散的超过300℃下的热处理(第三步骤)的TFT中，全部获得了光照射特性提升的结果。其原因在于：第二氧化物半导体膜26(理想的是与第一氧化物半导体膜、第二氧化物半导体膜的界面一同)通过外部氧化性环境下的氧扩散而补偿了缺陷。因为在热处理条件下产生氧扩散，且为非晶结构，此种氧扩散热处理促进晶格原子的朝热稳定的位置的再排列。因此，可认为通过本实施形态所获得的TFT10的第二氧化物半导体膜26中的晶格缺陷密度比第三氧化物半导体28小。另外，当然可认为第二氧化物半导体膜26是如下的膜，即产生第三步骤中的自外部氧化性环境起的氧扩散，与第三氧化物半导体膜28相比含氧密度增大。因此，估计通过本实施形态的制造方法所获得的光照射特性已提升的TFT10具有如上所述的特征。
再者，关于晶格缺陷密度，可通过太阳电池单元等的缺陷分析中所使用的驱动级电容性能分析(Drive-LevelCapacitanceProfiling，DLCP)法(缺陷密度的深度方向分析)等来评价第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜的晶格缺陷密度。另外，作为检测含氧密度差的方法，可列举SIMS分析。
3.变形例
再者，虽然对本发明的特定的实施形态进行了详细说明，但本发明并不限定于此实施形态，对于本领域从业人员而言，可在本发明的范围内实现其他各种实施形态，例如可将上述多个实施形态适当组合来实施。另外，也可将以下的变形例彼此加以适当组合。
例如，本实施形态的TFT除上述以外，也可采用各种构成，例如也可在基板12上设置绝缘层、或在自源极20与漏极22之间露出的氧化物半导体层18的面上设置保护层。
再者，通过参照而将日本申请2011-167093所揭示的全部内容引用至本说明书中。
本说明书中所记载的所有文献、专利申请案及技术规格是以与如下情况相同的程度，通过参照而被引用至本说明书中，此情况是具体地且个别地记载通过参照而引用各个文献、专利申请案及技术规格的情况。
4.应用
以上所说明的通过本实施形态所制造的场效晶体管的用途并无特别限定，但适合用于例如电光装置(例如液晶显示装置、有机EL(ElectroLuminescence)显示装置、无机EL显示装置等显示装置等)中的驱动元件，特别是大面积装置的情况。
进而，实施形态的场效晶体管特别适合于可通过使用树脂基板的低温工艺来制作的装置(例如柔性显示器等)，且适合用作X射线传感器等各种传感器、微机电系统(MicroElectroMechanicalSystem，MEMS)等各种电子装置中的驱动元件(驱动电路)。
5.电光装置及传感器
本实施形态的电光装置或传感器是具备上述场效晶体管(TFT10)所构成。
作为电光装置的例子，有显示装置(例如液晶显示装置、有机EL显示装置、无机EL显示装置等)。
作为传感器的例子，优选的是电荷耦合元件(ChargeCoupledDevice，CCD)或互补金属氧化物半导体(ComplementaryMetalOxideSemiconductor，CMOS)等图像传感器、或X射线传感器等。
使用本实施形态的TFT的电光装置及传感器的特性的面内均匀性均高。再者，此处所述的“特性”在电光装置(显示装置)的情况下，是指显示特性，在传感器的情况下，是指感度特性。
以下，作为具备通过本实施形态所制造的场效晶体管的电光装置或传感器的代表例，对液晶显示装置、有机EL显示装置、X射线传感器进行说明。
6.液晶显示装置
图3表示本发明的电光装置的一实施形态的液晶显示装置的一部分的概略剖面图，图4表示其电气配线的概略构成图。
如图3所示，本实施形态的液晶显示装置100为如下的构成，包括：图1所示的底部栅极构造且顶部接触型的TFT10；液晶层108，在TFT10的由钝化层102保护的氧化物半导体层18上，由像素下部电极104及其相向上部电极106夹持；以及RGB滤色器110，对应于各像素而发出不同的颜色；且在TFT10的基板12侧及RGB滤色器110上分别具备偏光板112a、偏光板112b。
另外，如图4所示，本实施形态的液晶显示装置100具备相互平行的多条栅极配线112、及与此栅极配线112交叉的相互平行的数据配线114。此处，栅极配线112与数据配线114电绝缘。在栅极配线112与数据配线114的交叉部附近具备TFT10。
TFT10的栅极14连接于栅极配线112，TFT10的源极20连接于数据配线114。另外，TFT10的漏极22经由设置于栅极绝缘层16中的接触孔(contacthole)116(接触孔116中埋入有导电体)而连接于像素下部电极104。此像素下部电极104与接地的相向上部电极106一同构成电容器118。
本实施形态的TFT的照射光时的稳定性非常高，因此液晶显示装置的可靠性增加。
7.有机EL显示装置
图5表示本发明的电光装置的一实施形态的有源矩阵式有机EL显示装置的一部分的概略剖面图，图6表示电气配线的概略构成图。
有机EL显示装置的驱动方式有单纯矩阵方式与有源矩阵方式这2种。单纯矩阵方式具有能够以低成本制作的优点，但因1根1根地选择扫描线来使像素发光，故扫描线数与每根扫描线的发光时间成反比。因此，难以高精细化、大画面化。有源矩阵方式因在每个像素中形成晶体管或电容器，故制造成本变高，但不存在如单纯矩阵方式般无法使扫描线数增加这一问题，因此适合于高精细化、大画面化。
本实施形态的有源矩阵式有机EL显示装置200将图1所示的底部栅极构造的TFT10设置于基板12上。此基板12例如为柔性支撑体，且为聚萘二甲酸乙二酯(Polyethylenenaphthalate，PEN)等的塑料薄膜，为了使其绝缘而在表面具有基板绝缘层202。在基板绝缘层202上设置经图案化的滤色器层204。在驱动用TFT部具有栅极14，进而在栅极14上设置栅极绝缘膜16。在栅极绝缘膜16的一部分中，为了电连接而开设连接孔(connectionhole)。在驱动用TFT部上设置氧化物半导体层18，在氧化物半导体层18上设置源极20及漏极22。漏极22与有机EL元件的像素电极(阳极)206是相连的一体，且由同一材料、同一步骤形成。切换用TFT的漏极22与驱动用TFT通过连接电极208并利用连接孔进行电连接。进而，像素电极部的除形成有机EL元件的部分以外，全部由绝缘膜210覆盖。在像素电极部上设置包含发光层的有机层212及阴极214而形成有机EL元件部。
另外，如图6所示，本实施形态的有机EL显示装置200具备相互平行的多条栅极配线220、及与此栅极配线220交叉的相互平行的数据配线222及驱动配线224。此处，栅极配线220与数据配线222、驱动配线224电绝缘。切换用TFT10b的栅极14连接于栅极配线220，切换用TFT10b的源极20连接于数据配线222。另外，切换用TFT10b的漏极22连接于驱动用TFT10a的栅极14，并且通过使用电容器226而将驱动用TFT10a保持为接通状态。驱动用TFT10a的源极20连接于驱动配线224，漏极22连接于有机层212。
通过本发明所制造的TFT的照射光时的稳定性非常高，因此适合于可靠性高的有机EL显示装置的制造。
再者，在图5所示的有机EL显示装置中，可将有机层212的上部电极作为透明电极而设为顶部发光型，也可通过将有机层212的下部电极及TFT的各电极作为透明电极而设为底部发光型。
8.X射线传感器
图7表示本发明的传感器的一实施形态的X射线传感器的一部分的概略剖面图，图8表示其电气配线的概略构成图。
更具体而言，图7是将X射线传感器阵列的一部分放大的概略剖面图。本实施形态的X射线传感器300是具备形成于基板12上的TFT10及电容器310、形成于电容器310上的电荷收集用电极302、X射线转换层304以及上部电极306来构成。在TFT10上设置有钝化膜308。
电容器310呈利用电容器用下部电极312与电容器用上部电极314夹持绝缘膜316的构造。电容器用上部电极314经由设置于绝缘膜316中的接触孔318，而与TFT10的源极20及漏极22的任一者(图7中为漏极22)连接。
电荷收集用电极302设置于电容器310中的电容器用上部电极314上，并与电容器用上部电极314连接。
X射线转换层304为包含非晶硒的层，且以覆盖TFT10及电容器310的方式设置。
上部电极306设置于X射线转换层304上，并与X射线转换层304连接。
如图8所示，本实施形态的X射线传感器300具备相互平行的多条栅极配线320、及与栅极配线320交叉的相互平行的多条数据配线322。此处，栅极配线320与数据配线322电绝缘。在栅极配线320与数据配线322的交叉部附近具备TFT10。
TFT10的栅极14连接于栅极配线320，TFT10的源极20连接于数据配线322。另外，TFT10的漏极22连接于电荷收集用电极302，进而，此电荷收集用电极302连接于电容器310。
在本实施形态的X射线传感器300中，X射线在图7中自上部(上部电极306侧)照射，而在X射线转换层304中生成电子-电洞对。利用上部电极306事先对此X射线转换层304施加高电场，由此所生成的电荷蓄积于电容器310中，且通过对TFT10依次进行扫描而读出。
本实施形态的X射线传感器300因具备照射光时的稳定性高的TFT10，故可获得均匀性优异的图像。
[实施例]
以下说明实施例，但本发明并不受这些实施例任何限定。
＜由第三步骤的热处理所产生的光照射特性的验证＞
通过在自第二氧化物半导体膜的成膜至第三氧化物半导体膜的成膜为止之间导入热处理步骤(第三步骤)，而使光照射特性如何变化是通过如下方式来验证，即制作如下的底部栅极-顶部接触型的TFT来作为实施例1～3的TFT及比较例1的TFT，并评价照射光时的TFT特性。
-实施例1-
首先，利用如下的制造方法制作实施例1的TFT。
图9A是实施例及比较例的TFT的平面图，图9B是图9A所示的TFT的A-A线箭视剖面图。
如图9A及图9B所示，使用三菱材料公司制造的附有热氧化膜504的p型Si基板502(1英寸见方，厚度：525μm，热氧化膜(SiO2)：100nm)作为基板，制作将热氧化膜504用作栅极绝缘层的简易型的TFT500。
形成于基板502上的氧化物半导体层505如上所述，分成第一氧化物半导体膜506、第二氧化物半导体膜507及第三氧化物半导体膜508，各膜间不暴露于大气中而连续地进行成膜。各膜的溅射是在第一～第三氧化物半导体膜506～508中使用利用了In2O3靶材、Ga2O3靶材、ZnO靶材的三元共溅射来进行。各区域的膜厚调整是通过成膜时间的调整来进行。
具体而言，首先在基板502的热氧化膜504上使5nm的第一氧化物半导体膜506溅射成膜(第一步骤)。第一氧化物半导体膜506在设为In(a)Ga(b)Zn(c)O(d)，(a＞0、b＞0、c＞0、d＞0、a+b+c＝1)时，制成组成比为a：b：c＝0.617：0.050：0.333的IGZO膜。在此成膜时，将靶材投入功率(W)设为In2O3：Ga2O3：ZnO＝47.3：23.1：14.0。
另外，其他溅射条件如下。
到达真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.067
其次，在第一氧化物半导体膜506上使5nm的第二氧化物半导体膜507溅射成膜(第二步骤)。将第二氧化物半导体膜507制成组成比由In(a)Ga(b)Zn(c)O(d)，(a＞0、b＞0、c＞0、d＞0)、b/(a+b)＝0.750(a：b：c＝0.167：0.500：0.333)所表示的IGZO膜。
其后，在氧分压为100％的氧化性环境下以450℃进行热处理作为第三步骤。再者，氧分压为100％的氧化性环境是自储气瓶(gascylinder)中流出的环境，且是整个环境中所含有的水分含量以露点温度换算计为-36℃以下(绝对湿度为0.21g/m3以下)的环境。
在热处理后，使组成与第二氧化物半导体膜507相同的45nm的IGZO膜成膜(第四步骤)来作为第三氧化物半导体膜508。再者，第二氧化物半导体膜507及第三氧化物半导体膜508的溅射条件如下。
到达真空度：6×10-6Pa
成膜压力：4.4×10-1Pa
成膜温度：室温
氧分压/氩分压：0.067
In2O3靶材、Ga2O3靶材、ZnO靶材的投入功率比：19.3：70.0：14.5
再者，在各溅射成膜中，使用金属遮罩进行图案成膜。另外，通过X射线绕射测定而确认氧化物半导体层505的各膜为非晶质膜，在以下的实施例、比较例及实验例中也为相同的结果。另外，针对以相同的组成进行成膜而成的单膜，通过霍尔测量而确认第一氧化物半导体膜506的电阻率比第二氧化物半导体膜507的电阻率低。
在第三氧化物半导体膜508的成膜后，利用介隔金属遮罩的真空蒸镀法，将包含Ti(10nm)/Au(40nm)的电极层(源极510、漏极512)形成于第三氧化物半导体膜508上(电极形成步骤)。将源极510、漏极512的尺寸分别设为1mm见方，将电极间距离设为0.15mm。
在形成电极层后，在氧化性环境(＝大气环境)下以450℃进行热处理(第五步骤)。再者，所谓大气环境，是指氧分压为21％，整个环境中所含有的水分含量以露点温度换算计为16℃(绝对湿度为13.6g/m3)的环境。
通过以上方式，获得沟道长度为180μm、沟道宽度为1mm的实施例1的底部栅极型的TFT。
-实施例2-
实施例2的TFT除热处理步骤即第三步骤与第五步骤的热处理环境以外，使用与TFT500相同的制造方法。具体而言，在第三步骤中使用大气环境作为热处理环境，在第五步骤中使用氧分压为100％的氧化性环境作为热处理环境，从而获得实施例2的TFT。
-实施例3-
实施例3的TFT除热处理步骤即第三步骤与第五步骤的热处理环境以外，使用与TFT500相同的制造方法。具体而言，在第三步骤中使用氧分压为100％的氧化性环境，在第五步骤中使用氧分压为100％的氧化性环境作为热处理环境，从而获得实施例3的TFT。
-比较例1-
比较例1的TFT除热处理步骤即第三步骤与第五步骤以外，使用与TFT500相同的制造方法。具体而言，不进行第三步骤，在第五步骤中将热处理温度设为450℃且使用氧分压为100％的氧化性环境作为热处理环境，从而获得比较例1的TFT。
-评价-
在评价所制作的实施例1～3及比较例1的TFT的Vg-Id特性后，照射波长可变的单色光，由此评价对于光照射的TFT特性的稳定性。
TFT特性的评价是使用半导体参数分析仪(parameteranalyzer)4156C(安捷伦科技(AgilentTechnology)公司制造)。利用此装置，以如下方式进行Vg-Id特性的测定：将漏极电压(Vd)固定为10V，使栅极电压(Vg)在-30V～+30V的范围内变化，并测定各栅极电压(Vg)下的漏极电流(Id)。另外，场效迁移率是根据线形区域中的Vg-Id特性算出线形迁移率而成者，上述线形区域中的Vg-Id特性是在将漏极电压(Vd)固定为1V的状态下，使栅极电压(Vg)在-30V～+30V的范围内变化而获得。
图10是表示单色光照射下的TFT特性测定的概略的图。
如图10所示，将各TFT置于探针平台600上，使干燥大气流入2小时以上后，在此干燥大气环境下测定TFT特性。将单色光源的照射强度设为10μW/cm2，将波长λ的范围设为380～700nm，对不照射单色光时的Vg-Id特性与照射单色光时的Vg-Id特性进行比较，由此评价光照射稳定性(阈值偏移：ΔVth)。单色光照射下的TFT特性的测定条件是将Vds固定为10V，使栅极电压在Vg＝-15～15V的范围内变化来进行测定。再者，除以下特别言及的情况以外，所有测定均在照射了10分钟单色光时进行。
图11是表示实施例1的TFT在单色光照射下的Vg-Id特性的图。图12是表示实施例2的TFT在单色光照射下的Vg-Id特性的图。图13是表示实施例3的TFT在单色光照射下的Vg-Id特性的图。图14是表示比较例1的TFT在单色光照射下的Vg-Id特性的图。
另外，表1是实施例1～3及比较例1的TFT制作条件与TFT特性的一览表。再者，表中的“μ”表示场效迁移率，Vth表示阈电压，ΔVth表示照射了波长为420nm的光时的阈值偏移，其他表也同样如此。
[表1]
根据表1或图11～图14所示的结果可知，未进行热处理步骤(第三步骤)的比较例1对于波长：420nm的单色光，显现ΔVth＝-1.15V与超过1V的阈值偏移。另一方面，可知进行了第三步骤的实施例1～3对于波长：420nm的单色光，均为|ΔVth|≤1V、且光照射稳定性提升(改善)。尤其发现与在大气中(氧分压为21％)进行热处理相比，当仅在氧分压为100％的环境下进行热处理时(实施例3)，光照射稳定性的提升程度更大。
＜关于第三步骤及第五步骤的热处理温度(1)：热处理中的氧扩散深度的验证＞
通过与热处理温度的关系验证在第三步骤或第五步骤的热处理中，氧化性环境中的氧扩散至氧化物半导体层的何种程度的深处为止。
-实验例1～实验例4-
在实验例1中，准备附有兼作栅极的热氧化膜的p型Si基板(1英寸见方×1mm，厚度：525μm，热氧化膜(SiO2)：厚度：100nm)作为基板。
具体而言，准备如下的附有热氧化膜的p型Si基板，即进行抗蚀剂涂布/烘烤、利用蚀刻的背面SiO2剥离(使用缓冲氢氟酸(BufferedHydrofluoricAcid，BHF))、纯粹清洗、抗蚀剂剥离(使用过水硫酸(过氧化氢与硫酸混合物))、纯粹清洗/淋洗(rinse)、N2吹送所制作的基板。再者，此基板是掺杂有硼且电阻率为0.001～0.0013Ωcm的基板。
在此基板上，在背压：5×10-6Pa、成膜压力：0.8Pa、Ar：30sccm(5.07×10-2Pam3/s)、O2：0.25sccm(4.225×10-4Pam3/s)、DC：50W的条件下，通过DC溅射而使IGZO膜(In：Ga：Zn＝1：1：1)以50nm的厚度成膜。再者，通常在形成IGZO膜后利用光刻及蚀刻进行图案化，但为了更准确地确认本发明的效果，且为了排除光刻及蚀刻中的IGZO膜界面的污染或损害的影响，在实验例1中进行使用金属遮罩的图案成膜。再者，通过X射线绕射测定而确认此IGZO膜为非晶质膜。
其次，在IGZO膜面上，不形成源极或漏极，而在背压：5×10-6Pa、成膜压力：0.4Pa、Ar：30sccm(5.07×10-2Pam3/s)、O2：0.3sccm(5.07×10-4Pam3/s)、RF：50W的条件下，对包含厚度为50nm的Ga2O3膜的保护层进行RF溅射成膜。而且，重复这些步骤来准备4个样品。
在作为氧稳定同位素的18O气体(大阳日酸公司销售的18O2气体)环境下，以300℃、350℃、400℃或450℃的热处理温度对所准备的4个样品进行加热处理。作为氧稳定同位素的18O实质上具有与通常的16O相同的扩散长度，预计其会朝保护层或活性层扩散。再者，将以300℃进行了热处理的样品设为实验例1的样品，将以350℃进行了热处理的样品设为实验例2的样品，将以400℃进行了热处理的样品设为实验例3的样品，将以450℃进行了热处理的样品称为实验例4的样品。
-SIMS分析-
其次，对实验例1～实验例4的样品进行SIMS分析。在SIMS分析中，具体而言，使用ULVAC-PHI股份有限公司的型号：PHIADEPT1010作为SIMS分析装置。另外，将分析环境设为一次离子种：Cs+、一次加速电压：3.0kV、检测区域：56×56(μm×μm)。另外，来自样品的二次离子检测出负极性。
图15是表示对于实验例1的样品的SIMS分析结果的图。图16是表示对于实验例2的样品的SIMS分析结果的图。图17是表示对于实验例3的样品的SIMS分析结果的图。图18是表示对于实验例4的样品的SIMS分析结果的图。
根据图15可知，在实验例1的样品，即300℃的热处理中，氧未进行扩散(朝保护层等的导入)。继而，若观察图16～图18，则可知随着热处理温度变高，氧的扩散距离L变长。
因此，根据图15～图18的分析结果，在各热处理温度下求出开始看见18O/(16O+18O)的强度的深度，即18O(＝16O)的扩散距离L(nm)，并汇总于表2。
[表2]
热处理温度T(℃) 扩散距离L(nm)
实验例1 300 0
实验例2 350 8
实验例3 400 12
实验例4 450 18
其次，将所求出的氧的扩散距离L与热处理温度的关系绘制成图表。图19是绘制所求出的氧的扩散距离L与热处理温度的关系而成的图表。
而且，根据图19中的绘制，算出表示氧的扩散距离L与热处理温度的关系的三次函数的近似曲线。此算出的结果可获得L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1这一关系式。再者，“±0.1”是测定(及算出)误差，图中由误差条(errorbar)表示，为了容易看到此误差条，而比“±0.1”更大地表示。
根据以上的结果可知，例如若列举热处理温度T为400℃的情况为例，则如图19所示，O18自氧化性环境朝Ga2O3膜扩散(导入)至约12nm为止。再者，也确认即便Ga2O3膜为IGZO膜等其他材料的膜，此结果也不会变化。
因此，可设想将第二氧化物半导体膜507的厚度设为Z，将第三步骤的热处理温度设为T，为了经由第二氧化物半导体膜507而向第一氧化物半导体膜506的界面内部供给氧化性环境中的氧，优选的是以变成Z＜L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1的方式调整第二步骤与第三步骤。
因此，通过将第三步骤的温度固定且使第二氧化物半导体膜507的厚度Z变化，而利用以下的厚度依存性的实验来确认Z＜L时与Z≧L时的效果(TFT特性及光照射稳定性)的差异等。
＜光照射稳定性的第二氧化物半导体膜507的厚度依存性＞
-实施例4～12-
第二氧化物半导体膜507的厚度Z的调整是通过如下方式来进行：将第三步骤及第五步骤中的热处理条件固定为环境：氧100％、热处理温度T：450℃，且使第二氧化物半导体膜507的厚度在3～50nm之间系统地变化。具体而言，制作TFT的构成、组成与实施例1相同，仅在3～50nm之间调整第二氧化物半导体膜507的厚度Z的实施例4～12的TFT。第二氧化物半导体膜507与第三氧化物半导体膜508的合计厚度在实施例4～11中同为50nm。再者，关于实施例12，不存在第三氧化物半导体膜508，以第三步骤、电极形成步骤、第五步骤的顺序来制作。
-评价-
在评价所制作的实施例4～11的TFT的Vg-Id特性后，照射波长可变的单色光，由此评价对于光照射的TFT特性的稳定性。再者，评价的方法与上述方法相同。
表3是实施例4～12及比较例1的第二氧化物半导体膜507的厚度Z与TFT特性的一览表。再者，场效迁移率μ在照射光前或照射光后几乎未发生变化，因此在表3中记载照射光前的场效迁移率μ。再者，Vth是照射光前的阈电压(V)，ΔVth是向TFT照射了波长为420nm的光时的阈值偏移。
[表3]
图20是表示作为测定结果之中具有代表性的Vg-Id特性的实施例7的TFT在光照射下的Vg-Id特性的图。图21是表示作为测定结果之中具有代表性的Vg-Id特性的实施例9的TFT在光照射下的Vg-Id特性的图。图22是表示作为测定结果之中具有代表性的Vg-Id特性的实施例10的TFT在光照射下的Vg-Id特性的图。图23是表示作为测定结果之中具有代表性的Vg-Id特性的实施例11的TFT在光照射下的Vg-Id特性的图。图24是表示作为测定结果之中具有代表性的Vg-Id特性的实施例12的TFT在光照射下的Vg-Id特性的图。另外，图25是根据表3所示的结果，表示第二氧化物半导体膜507的厚度Z与场效迁移率μ的关系及厚度Z与ΔVth的关系的图。
根据表3、图20～图25所示的结果可知，首先实施例4～12的TFT与比较例1相比，照射光时的ΔVth变成比较例1的约1/10以下而大幅改善。另外，可知通过调整第二氧化物半导体膜507的厚度Z，场效迁移率μ或Vth的初期特性及ΔVth等光照射特性均发生了变化。
此处，若对图20～图24进行比较，则与图20及图21相比，在图22～图24中确认到2个阶段的上升(图中○部分)。具体而言，若第二氧化物半导体膜507的厚度Z为热处理温度：450℃下的氧扩散距离L：18nm以上，即若为如满足Z≧L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1的关系式的热处理温度T与厚度Z，则确认到2个阶段的上升。
可认为其表示第一氧化物半导体膜506与第二氧化物半导体膜507的界面缺陷未得到补偿，另外，第一氧化物半导体膜506与第二氧化物半导体膜507的界面低电阻化，即便在未施加栅极偏压的状态下，沟道也开放。在照射光时所诱发的电子-电洞对内，电洞被界面缺陷捕捉，因此界面附近的平行传导沟道的载流子增大，第1阶段的上升部分(若对阈值进行定义)朝负侧大幅度偏移。因电洞捕捉的影响不波及主沟道(存在于栅极绝缘膜(热氧化膜504)/第一氧化物半导体膜506中)附近，故可认为当如从前般根据主沟道的上升来计算阈值时，阈值看上去已改善。
图26是说明Z≧L时的特性劣化的形象图。
若一面参照图26，一面反复说明特性劣化，且若Z≧L，则首先高迁移率层/高电阻层界面容易低电阻化，结果在界面附近容易形成传导沟道(相当于Vg-Id数据的第1阶段的上升)。其次因不充分地进行氧缺陷补偿，故在照射光时电洞被界面捕捉，结果电子集中于界面，因此第1阶段的上升部的电流看上去正在增大。可认为因影响不波及第2阶段(主沟道)，故阈值看上去已改善。
但是，显示此种2个阶段上升的实施例10～12的TFT虽然优于比较例1，但不适合实用化，因此更优选的是实施例4～9的TFT。即，优选的是以满足0＜Z＜L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1的关系式的方式，调整第二氧化物半导体膜507的厚度与第三步骤中的热处理温度。如此，在进行了第二氧化物半导体膜507的厚度Z与热处理温度T的调整后进行第三步骤的热处理，由此可将氧化性环境中的氧经由第二氧化物半导体膜507而确实地供给至第一氧化物半导体膜506的界面内部为止，因此可充分地填补因第二步骤的成膜而受到成膜损害的第一氧化物半导体膜506的表面缺陷，并可改善照射光时的TFT特性。此TFT特性的改善如上所述，是指可在初期的Vg-Id特性中不显示2个阶段的上升。
另外，根据表3及图25所示的结果可知，若将第二氧化物半导体膜507的厚度Z设为15nm以下，即在第二步骤与第三步骤时，若以满足Z≤L-3.0的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度，则阈电压Vth均变成正的值，初期特性变得良好。由此，发现在第二步骤与第三步骤时，优选的是以满足Z≤L-3.0的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度。
另一方面，可知若第二氧化物半导体膜507的厚度Z变成未满3nm，即在第二步骤与第三步骤时，若以满足L-15.0＞Z的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度，且若根据图25所示的倾向考虑，则因第三步骤的热处理而自氧化性环境扩散的氧经由第二氧化物半导体膜507，而充分地补偿作为传导载流子通路的第一氧化物半导体膜506整体的氧缺陷，因此存在场效迁移率降低至20cm2/Vs以下的可能性。由此，发现在第二步骤与第三步骤时，优选的是以满足L-15.0≤Z的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度。
进而，根据表3及图25所示的结果，当将第二氧化物半导体膜507的厚度Z设为7nm以上时，即在第二步骤与第三步骤时，在以满足L-11.0≤Z的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度的情况下，迁移率超过30cm2/Vs而良好。可认为其原因在于：作为传导载流子通路的第一氧化物半导体膜506的缺陷补偿量适度，界面的缺陷补偿得以充分地进行，且第一氧化物半导体膜506中的载流子浓度几乎不降低。由此，发现在第二步骤与第三步骤时，优选的是以满足L-11.0≤Z的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度。
进而，根据图25所示的结果可知，当将第二氧化物半导体膜507的厚度Z设为7nm以上、10nm以下时，即在第二步骤与第三步骤时，在以满足L-11.0≤Z≤L-8.0的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度的情况下，场效迁移率μ急剧上升。由此，发现在第二步骤与第三步骤时，优选的是以满足L-11.0≤Z≤L-8.0的关系式的方式调整第二氧化物半导体膜507的厚度与热处理温度。
＜第五步骤的热处理温度依存性＞
对TFT特性·光照射稳定性通过第五步骤的热处理温度而如何变化进行确认。
-实施例13～15-
作为实施例13～15的TFT，除后述的制造条件以外，使用与实施例7(Z＝8nm)相同的TFT构造、组成及制造方法，制作将第五步骤的热处理温度变成360℃(实施例13)、415℃(实施例14)、450℃(实施例15)的TFT。
第三步骤是在氧分压为100％的环境下以450℃的温度进行热处理，第五步骤的环境也使用氧分压为100％的环境。
-评价-
对实施例13～15的TFT评价TFT特性及光照射稳定性。评价方法与上述方法相同(实施例15＝实施例7)。
表4是将第5步骤的热处理温度与TFT特性·光照射稳定性加以汇总的表。
[表4]
根据表4所示的结果可知，实施例13～15的TFT分别使高场效迁移率与光照射稳定性并存。其中，根据实施例13与实施例14的比较可知，与将第五步骤的热处理温度设为360℃的情况相比，当将第五步骤的热处理温度设为415℃以上时，光照射稳定性提升一位数以上(ΔVth下降一位数)。由此，发现第五步骤的热处理温度优选的是415℃以上。
＜TFT初期特性的第一氧化物半导体膜506组成依存性＞
其次，通过制作如下的构成的TFT，而验证通过在TFT的氧化物半导体层中积层特定的组成的氧化物半导体膜，可获得高迁移率的晶体管这一点。另外，也对进行第一氧化物半导体膜506的组成调整，而可在特定的组成范围内获得高迁移率这一点加以确认。
-实施例16～31-
首先，以与实施例7相同的膜厚条件，制作底部栅极且顶部接触型的TFT来作为实施例16～31(实施例16＝实施例7)。表5表示将第一氧化物半导体膜506作为IGZO系进行了组成调整时的实施例16～24的制造条件，表6表示将第一氧化物半导体膜506作为IZO系进行了组成调整时的实施例25～31的制造条件。
此处，第二氧化物半导体膜507与第三氧化物半导体膜508为相同的组成且相当于与实施例7相同的组成，除以下的表5及表6的条件以外，将其他制造方法及条件设为与实施例7相同。
[表5]
[表6]
-评价-
使用半导体参数分析仪4156C(安捷伦科技公司制造)，对所制作的实施例16～31的TFT进行晶体管特性(Vg-Id特性)、迁移率μ、断开电流Ioff的测定。再者，断开电流是由Vg-Id特性中Vg＝0V时的电流值来定义。其他定义或测定方法使用与上述方法相同的方法。
表7是将实施例16～24的TFT的场效迁移率与断开电流的结果加以汇总的表。表8是将实施例25～31的TFT的场效迁移率与断开电流的结果加以汇总的表。
[表7]
[表8]
根据表7所示的结果可知，实施例16～24的TFT的场效迁移率为20cm2/Vs以上而良好。另外，可知只要第一氧化物半导体膜506的组成处于由c≤3/5、b＞0、b≧3a/7-3/14、b≧9a/5-53/50、b≤-8a/5+33/25、b≤91a/74-17/40(其中，设为a+b+c＝1)所表示的范围内(由实施例7(表7的实施例16)、实施例21、实施例20、实施例18、实施例25、实施例26的组成所围成的区域)，则可制作场效迁移率μ为20cm2/Vs以上且Vth＞0的TFT。再者，此组成范围相当于图27中的A的范围。
进而，可知只要第一氧化物半导体膜506的组成处于由b≤17a/23-28/115、b≧3a/37、b≧9a/5-53/50、b≤1/5(其中，设为a+b+c＝1)所表示的范围内(由实施例7(表7的实施例16)、实施例21、实施例19、实施例18的组成所围成的区域)，则可制作场效迁移率为30cm2/Vs以上的TFT。再者，此组成范围相当于图27中的B的范围。
另外，在增大In含量的实施例22、实施例23、实施例24中，虽然可获得高场效迁移率，但载流子浓度变成过剩的状态，阈值朝负侧大幅度偏移。
进而，可知只要第一氧化物半导体膜506的组成处于由b≤7a/13-11/65、b≧3a/37、b≤-2a+11/10(其中，设为a+b+c＝1)所表示的范围内，则可制作场效迁移率为30cm2/Vs以上且常断的TFT。再者，此组成范围相当于图27及图28中的C的范围。
另外，根据表8所示的结果可知，实施例25～30的TFT的场效迁移率为20cm2/Vs以上而良好。
进而，可知当将IZO系用于第一氧化物半导体膜506时，In含有率x只要处于由0.40≤x≤0.75所表示的组成范围内(由实施例25～29的组成所围成的区域)，则可制作场效迁移率为30cm2/Vs以上且Vth＞0的TFT。
进而，可知In含有率x只要处于由0.40≤x≤0.50所表示的组成范围内，则可制作场效迁移率为30cm2/Vs以上且常断的TFT。
如上所述，发现当将第二氧化物半导体膜507与第三氧化物半导体膜508的阳离子组成加以固定时，通过对积层TFT构造中的第一氧化物半导体膜506(IGZO系、IZO系)进行组成调整，可在特定的组成范围内获得高迁移率的TFT特性。
＜TFT特性中的第二氧化物半导体膜507与第三氧化物半导体膜508的组成依存性＞
其次，对在与实施例16的TFT相同的构成中，将第一氧化物半导体膜506的组成固定成与实施例16相同的组成后，进行第二氧化物半导体膜507与第三氧化物半导体膜508的组成调整，由此对能否在特定的组成范围内获得良好的特性进行实验。
-实施例32～37-
作为实施例32～37(实施例32＝实施例7)的TFT，制作与实施例7相同的底部栅极且顶部接触型的TFT。其相当于实施例7的制造方法中的第二氧化物半导体膜507与第三氧化物半导体膜508为相同的组成的构成。第一氧化物半导体膜506的成膜条件与实施例7完全相同。第二氧化物半导体膜507(Z＝8nm)与第三氧化物半导体膜508的成膜条件是到达真空度、成膜压力、成膜温度、氧/氩分压相同，分别为6×10-6Pa、4.4×10-6Pa、室温、氧/氩分压为0.067，且如以下的表9般调整阳离子组成比。再者，第二氧化物半导体膜507与第三氧化物半导体膜508的组成是由In(e)Ga(f)Zn(g)O(h)(e、f、g、h＞0)所表示的氧化物半导体膜。
[表9]
-评价-
使用半导体参数分析仪4156C(安捷伦科技公司制造)，对所制作的实施例32～37的TFT进行晶体管特性(Vg-Id特性)、迁移率μ、阈电压Vth的测定。再者，各定义或测定方法使用与上述方法相同的方法。
表10是将实施例32～37的TFT的场效迁移率与阈电压的结果加以汇总的表。
[表10]
根据表10可知，在f/(e+f)超过0.875的情况下，难以进行TFT驱动。可认为其原因在于：源极510、漏极512与第二氧化物半导体膜507及第三氧化物半导体膜508的接触电阻已增大(但是，通过将成膜时的氧分压调整得低，可制作进行驱动的TFT)。由此，发现当将第一氧化物半导体膜506的组成设为相同的组成时，第二氧化物半导体膜507与第三氧化物半导体膜508中的f/(e+f)优选的是0.875以下。
另一方面，可知当使f/(e+f)减少时，在如实验例36般设为f/(e+f)＝0.250的情况下，阈值为-21.4V而朝负侧大幅度偏移，晶体管容易低电阻化。可认为其原因在于：原来的第二氧化物半导体膜507的载流子浓度相对高，此外电子亲和力也比较大，因此载流子自第一氧化物半导体膜506朝第二氧化物半导体膜507与第三氧化物半导体膜508大量流入、或在第二氧化物半导体膜507及第三氧化物半导体膜508中产生传导载流子。在此种Vth＜0的晶体管中，存在断开电流增大的倾向。因此，发现为了制作迁移率高且断开电流低的晶体管(将热处理温度设为300℃时)，优选的是f/(e+f)＞0.250。
如此，可知当将第一氧化物半导体膜506的组成加以固定时，理想的是第二氧化物半导体膜507与第三氧化物半导体膜508的组成为由In(e)Ga(f)Zn(g)O(h)(e、f、g、h＞0)所表示的氧化物半导体膜，此时，若上述第二氧化物半导体膜507处于由0.250＜f/(e+f)≤0.875所表示的组成范围内，则可制作迁移率高且断开电流低的晶体管。
＜TFT特性中的第二氧化物半导体膜507及第三氧化物半导体膜508的合计膜厚依存性＞
继而，对第二氧化物半导体膜507及第三氧化物半导体膜508的合计厚度如何对TFT特性造成影响进行验证。
-实施例38～41及评价-
将实施例38～41的TFT制成与实施例7相同的底部栅极且顶部接触型的TFT。这些相当于实施例7中的第二氧化物半导体膜507及第三氧化物半导体膜508为相同的组成的构成。制作如下的晶体管，即TFT构造、以及第一氧化物半导体膜506及第二氧化物半导体膜507(与第三氧化物半导体膜508相同)的组成也与实施例7相同，仅使第二氧化物半导体膜507及第三氧化物半导体膜508的厚度的合计(以下，仅略记为厚度合计)变成10nm、30nm、50nm、70nm。
表11是将实施例38～41的TFT的构成与TFT特性加以汇总的表。
[表11]
如此，可知在第二氧化物半导体膜507及第三氧化物半导体膜508的厚度合计为10nm以下的情况下，虽然迁移率变高，但存在S值恶化(超过1V/十倍(1V/decade))，断开电流增大的倾向。另一方面，若此厚度合计为30nm以上，则S值良好(1V/decade以下)且可期待断开电流的减少。由此，发现厚度合计优选的是超过10nm，更优选的是30nm以上。另外，发现若厚度合计为70nm以上，则可看到迁移率的略微的下降，因此厚度合计更优选的是未满70nm。
＜TFT特性中的第一氧化物半导体膜506的厚度依存性＞
继而，对TFT特性中的第一氧化物半导体膜506的厚度依存性进行验证。
-实施例42～43-
作为实验例43的TFT，制作TFT构造、组成与实施例7相同，仅将第一氧化物半导体膜506的厚度变更为10nm的TFT。
-评价-
使用半导体参数分析仪4156C(安捷伦科技公司制造)，对所制作的实施例42(与实施例7相同者)～43的TFT进行晶体管特性(Vg-Id特性)、迁移率μ、阈电压Vth、断开电流Ioff的测定。再者，各定义或测定方法使用与上述方法相同的方法。
表12是将实施例42与实施例43的特性的比较加以汇总的表。再者，表中的“第一膜”是第一氧化物半导体膜506的略语。
[表12]
根据表12可知，若第一氧化物半导体膜506的厚度变成10nm以上，则虽然可充分地确保场效迁移率，但阈值朝负侧偏移，断开电流大幅度地增大。其原因在于：因将高载流子浓度的氧化物半导体用于第一氧化物半导体膜506，故若第一氧化物半导体膜506的厚度增大，则全体的载流子浓度增大，箍断变得困难。由此，发现第一氧化物半导体膜506的厚度理想的是未满10nm。
如上所述，可知通过调整氧化物半导体层的积层构造(第一氧化物半导体膜506、第二氧化物半导体膜507、第三氧化物半导体膜508)的组成与厚度，在特性的组成·厚度中可实现高迁移率的TFT。
＜关于第三步骤及第五步骤的热处理温度(2)＞
在积层之后不久(退火处理前)及以600℃的热处理温度进行处理后，分别观察将Ga/(In+Ga)＝0.75的IGZO膜与Ga/(In+Ga)＝0.25的IGZO膜积层5层而成的积层膜的剖面STEM(ScanningTransmissionElectronMicroscope，扫描透射电子显微镜)像，结果可确认即便以600℃进行热处理，也在某种程度上维持积层构造，但在不同的阳离子组成的界面上，可看到对比度模糊的样子。其暗示开始产生异相的相互扩散，从而发现第三步骤及第五步骤的热处理中的上限温度优选的是600℃以下。
＜关系式对于其他材料的应用性的验证＞
其次，对上述“根据以上的结果可知，例如若列举热处理温度T为400℃的情况为例，则如图19所示，O18自氧化性环境朝Ga2O3膜扩散(导入)至约12nm为止。再者，即便Ga2O3膜为IGZO膜等其他材料的膜，此结果也不会变化”这一点进行验证。即，对即便第二氧化物半导体膜为其他材料，例如金属氧化物而非Ga2O3膜，根据图28的上述关系式“L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1”是否也可直接应用进行验证。
图29是表示对于最表面包含Ga2O3膜的实验例3的样品的SIMS分析结果及对于最表面包含IGZO膜(In：Ga：Zn＝1：0.9：0.7)的样品的SIMS分析结果的图。再者，此IGZO膜是通过与实施例1相同的方法来制作。
另外，图30是表示对于以与实验例4相同的条件，分别对In、Ga、Zn的组成比为In：Ga：Zn＝1.85：0.15：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝0.5：1.5：1的3种IGZO膜进行热处理而成的各样品的SIMS分析结果的图。
再者，图29～图30的对于各样品的SIMS分析使用与上述SIMS分析相同的方法来进行。
根据图29所示的SIMS分析结果可知，在“Ga2O3中”的实验数据与“IGZO中”的实验数据之间，虽然18O/(16O+18O)的比例不同，但离18O/(16O+18O)的比例开始变成固定的表面的距离相同。即，根据各实验数据可知，对于Ga2O3膜的18O(＝16O)的扩散距离L、及对于IGZO膜(In：Ga：Zn＝1：0.9：0.7)的18O(＝16O)的扩散距离L同为12nm。
根据此实验事实，可获得如下的结论：Ga2O3膜与IGZO膜的氧的扩散距离L相同，且此扩散距离L由“L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1”表示。
另外，根据图30所示的SIMS分析结果可知，即便IGZO中的In、Ga、Zn的组成比变成In：Ga：Zn＝1.85：0.15：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝0.5：1.5：1，离18O/(16O+18O)的比例开始变成固定的表面的距离L也同为18nm。
根据此实验事实，可获得如下的结论：IGZO膜即便其组成比变化，氧的扩散距离L也相同，且此扩散距离L由“L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1”表示。
若将以上图29～图30所有的实验事实加以组合，则可获得如下的结论：18O，即氧的扩散距离L与半导体材料或绝缘体材料无关，若为IGZO或Ga2O3等材料，特别是金属氧化物，则不会发生变化(无差异)，且上述关系式由“L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1”表示。
即，可获得如下的结论：当Ga2O3膜中的氧的扩散距离L由“L＝8×10-6×T3-0.0092×T2+3.6×T-468±0.1”表示时，即便第二氧化物半导体膜包含Ga2O3以外的其他材料，也可直接应用上述关系式。

Claims (30)

1.一种场效晶体管的制造方法，其包括：
第一步骤，在配置于栅极上的栅极绝缘层上，使第一氧化物半导体膜成膜；
第二步骤，在所述第一步骤后，在所述第一氧化物半导体膜上，使第二氧化物半导体膜成膜，所述第二氧化物半导体膜的阳离子组成与所述第一氧化物半导体膜的阳离子组成不同、且具有比所述第一氧化物半导体膜低的导电率；
第三步骤，在所述第二步骤后，在氧化性环境下以超过300℃进行热处理；
第四步骤，在所述第三步骤后，在所述第二氧化物半导体膜上，使第三氧化物半导体膜成膜，所述第三氧化物半导体膜的阳离子组成与所述第一氧化物半导体膜的阳离子组成不同、且具有比所述第一氧化物半导体膜低的导电率；
第五步骤，在所述第四步骤后，在氧化性环境下进行热处理；以及
电极形成步骤，在所述第四步骤与所述第五步骤之间或在所述第五步骤后，在所述第三氧化物半导体膜上形成源极及漏极。
2.根据权利要求1所述的场效晶体管的制造方法，其中在所述第二步骤与所述第三步骤时，当将所述第二氧化物半导体膜的厚度设为Znm，将所述第三步骤中的热处理温度设为T℃，将朝所述第二氧化物半导体膜及所述第一氧化物半导体膜中的氧的扩散距离设为Lnm时，以满足0＜Z＜L＝8×10-6×T3-0.0092×T2+3.6×T-468+0.1的关系式的方式，调整所述第二氧化物半导体膜的厚度与所述热处理温度。
3.根据权利要求2所述的场效晶体管的制造方法，其中在所述第二步骤与所述第三步骤时，以满足Z≤L-3.0的关系式的方式调整所述第二氧化物半导体膜的厚度与所述热处理温度。
4.根据权利要求2所述的场效晶体管的制造方法，其中在所述第二步骤与所述第三步骤时，以满足L-15.0≤Z的关系式的方式调整所述第二氧化物半导体膜的厚度与所述热处理温度。
5.根据权利要求2所述的场效晶体管的制造方法，其中在所述第二步骤与所述第三步骤时，以满足L-11.0≤Z≤L-8.0的关系式的方式调整所述第二氧化物半导体膜的厚度与所述热处理温度。
6.根据权利要求1所述的场效晶体管的制造方法，其中在所述第四步骤中，以使所述第三氧化物半导体膜的阳离子组成比变成与所述第二氧化物半导体膜的阳离子组成比相同的方式进行成膜。
7.根据权利要求1所述的场效晶体管的制造方法，其中在所述第二步骤与所述第四步骤时，以使所述第二氧化物半导体膜与所述第三氧化物半导体膜的厚度的合计超过10nm、且未满70nm的方式进行调整。
8.根据权利要求1所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜、所述第二氧化物半导体膜及所述第三氧化物半导体膜分别含有In、Ga及Zn中的至少1种。
9.根据权利要求8所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜含有In，且所述第一氧化物半导体膜的In组成比率高于所述第二氧化物半导体膜的In组成比率。
10.根据权利要求8或9所述的场效晶体管的制造方法，其中所述第二氧化物半导体膜含有Ga，且所述第二氧化物半导体膜的Ga组成比率高于所述第一氧化物半导体膜的Ga组成比率。
11.根据权利要求8所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜、所述第二氧化物半导体膜及所述第三氧化物半导体膜分别为非晶质。
12.根据权利要求8所述的场效晶体管的制造方法，其中将所述第三步骤及所述第五步骤中的热处理温度调整成未满600℃。
13.根据权利要求1所述的场效晶体管的制造方法，其中在所述第一步骤中，以使所述第一氧化物半导体膜的厚度变成未满10nm的方式进行成膜。
14.根据权利要求1所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成由In(a)Ga(b)Zn(c)O(d)表示，其中a、b、c、d＞0。
15.根据权利要求14所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成为由c≤3/5、b＞0、b≥3a/7-3/14、b≥9a/5-53/50、b≤-8a/5+33/25、b≤91a/74-17/40所表示的范围内的组成，其中设为a+b+c＝1。
16.根据权利要求15所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成为由b≤17a/23-28/115、b≥3a/37、b≥9a/5-53/50、b≤1/5所表示的范围内的组成，其中设为a+b+c＝1。
17.根据权利要求16所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成为由b≤7a/13-11/65、b≥3a/37、b≤-2a+11/10所表示的范围内的组成，其中设为a+b+c＝1。
18.根据权利要求1所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成由In(x)Zn(1-x)O(y)表示，其中y＞0、0＜x＜1。
19.根据权利要求18所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成为由0.4≤x≤0.75所表示的范围内的组成。
20.根据权利要求19所述的场效晶体管的制造方法，其中所述第一氧化物半导体膜的组成为由0.4≤x≤0.5所表示的范围内的组成。
21.根据权利要求1所述的场效晶体管的制造方法，其中所述第二氧化物半导体膜的组成由In(e)Ga(f)Zn(g)O(h)表示，其中e、f、g、h＞0。
22.根据权利要求21所述的场效晶体管的制造方法，其中所述第二氧化物半导体膜的组成为由0.250＜f/(e+f)≤0.875所表示的范围内的组成。
23.根据权利要求1所述的场效晶体管的制造方法，其中在所述第一步骤与所述第二步骤及所述第四步骤中，分别使用产生等离子体的成膜法进行成膜。
24.根据权利要求1所述的场效晶体管的制造方法，其中所述第五步骤在所述电极形成步骤后进行。
25.一种场效晶体管，其是在栅极上具有栅极绝缘层，在所述栅极绝缘层上构成电子移动的沟道积层膜，在所述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，
所述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自所述栅极绝缘层侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，所述第一氧化物半导体膜中的In含有率高于所述第二氧化物半导体膜、第三氧化物半导体膜，且相对于所述第三氧化物半导体层的晶格缺陷密度，所述第二氧化物半导体层中的晶格缺陷密度小。
26.一种场效晶体管，其是在栅极上具有栅极绝缘层，在所述栅极绝缘层上构成电子移动的沟道积层膜，在所述沟道积层膜上形成源极及漏极的底部栅极型-顶部接触型的场效晶体管，
所述沟道积层膜为分别含有In、Ga、Zn的氧化物半导体层，自所述栅极绝缘层侧起包含第一氧化物半导体膜、第二氧化物半导体膜、第三氧化物半导体膜，所述第一氧化物半导体膜中的In含有率高于所述第二氧化物半导体膜、第三氧化物半导体膜，且相对于所述第三氧化物半导体层的含氧密度，所述第二氧化物半导体层中的含氧密度变高。
27.一种显示装置，其特征在于，包括：通过如权利要求1至24中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
28.一种底部发光型的显示装置，其包括：
基板；
场效晶体管，配置于所述基板上，通过如权利要求1至24中任一项所述的场效晶体管的制造方法来制造；以及
有机电场发光元件，在所述场效晶体管上电连接于所述场效晶体管，且
自所述有机电场发光元件发出的光自所述基板侧射出。
29.一种图像传感器，其特征在于，包括：通过如权利要求1至24中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
30.一种X射线传感器，其特征在于，包括：通过如权利要求1至24中任一项所述的场效晶体管的制造方法所制造的场效晶体管。
CN201280035996.9A 2011-07-29 2012-06-19 场效晶体管的制造方法及场效晶体管、及其应用 Active CN103688364B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-167093 2011-07-29
JP2011167093A JP4982620B1 (ja) 2011-07-29 2011-07-29 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
PCT/JP2012/065616 WO2013018448A1 (ja) 2011-07-29 2012-06-19 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Publications (2)

Publication Number Publication Date
CN103688364A CN103688364A (zh) 2014-03-26
CN103688364B true CN103688364B (zh) 2016-05-25

Family

ID=46678935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280035996.9A Active CN103688364B (zh) 2011-07-29 2012-06-19 场效晶体管的制造方法及场效晶体管、及其应用

Country Status (6)

Country Link
US (1) US8956907B2 (zh)
JP (1) JP4982620B1 (zh)
KR (1) KR101549797B1 (zh)
CN (1) CN103688364B (zh)
TW (1) TWI612584B (zh)
WO (1) WO2013018448A1 (zh)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180608B (zh) * 2009-10-09 2020-10-02 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101878224B1 (ko) * 2010-01-24 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
US9997069B2 (en) 2012-06-05 2018-06-12 Apple Inc. Context-aware voice guidance
US9886794B2 (en) 2012-06-05 2018-02-06 Apple Inc. Problem reporting in maps
US9052197B2 (en) 2012-06-05 2015-06-09 Apple Inc. Providing navigation instructions while device is in locked mode
US10156455B2 (en) 2012-06-05 2018-12-18 Apple Inc. Context-aware voice guidance
US9482296B2 (en) 2012-06-05 2016-11-01 Apple Inc. Rendering road signs during navigation
US9418672B2 (en) 2012-06-05 2016-08-16 Apple Inc. Navigation application with adaptive instruction text
US8983778B2 (en) 2012-06-05 2015-03-17 Apple Inc. Generation of intersection information by a mapping service
US9153699B2 (en) * 2012-06-15 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multiple oxide semiconductor layers
TWI608616B (zh) * 2012-11-15 2017-12-11 半導體能源研究所股份有限公司 半導體裝置
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6041796B2 (ja) * 2012-12-14 2016-12-14 富士フイルム株式会社 酸化物半導体素子、酸化物半導体素子の製造方法、表示装置、イメージセンサ及びｘ線センサ
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
DE102014208859B4 (de) * 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP6662432B2 (ja) * 2013-06-28 2020-03-11 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101607938B1 (ko) * 2013-07-04 2016-04-01 연세대학교 산학협력단 용액 공정 기반 적층형 산화물 박막 트랜지스터 바이오 센서 및 그를 제조하는 제조 방법
TWI713943B (zh) * 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI672804B (zh) 2014-05-23 2019-09-21 日商半導體能源研究所股份有限公司 半導體裝置的製造方法
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6570417B2 (ja) * 2014-10-24 2019-09-04 株式会社半導体エネルギー研究所 撮像装置および電子機器
KR102308669B1 (ko) * 2014-12-05 2021-10-05 엘지디스플레이 주식회사 유기전계발광 표시장치 및 그 제조방법
WO2016167179A1 (ja) 2015-04-13 2016-10-20 シャープ株式会社 撮像パネル、及びそれを備えたｘ線撮像装置
WO2016168151A1 (en) 2015-04-13 2016-10-20 Carestream Health, Inc. Reduction of tft instabiltity in digital x-ray detectors
US20160308067A1 (en) * 2015-04-17 2016-10-20 Ishiang Shih Metal oxynitride transistor devices
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
US10431956B2 (en) 2015-07-14 2019-10-01 International Business Machines Corporation Nanocavity monolayer laser monolithically integrated with LED pump
US9786856B2 (en) * 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
KR102423436B1 (ko) * 2015-12-16 2022-07-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터 기판 및 그를 이용한 디스플레이 장치
CN105576038A (zh) * 2016-01-12 2016-05-11 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板和显示装置
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102550604B1 (ko) * 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
JP6618628B2 (ja) * 2016-09-27 2019-12-11 シャープ株式会社 半導体装置およびその製造方法
JP2018067672A (ja) * 2016-10-21 2018-04-26 株式会社ブイ・テクノロジー 酸化物半導体装置及びその製造方法
US11043600B2 (en) * 2016-12-27 2021-06-22 Sharp Kabushiki Kaisha Semiconductor device provided with oxide semiconductor TFT
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
EP3343925A1 (en) 2017-01-03 2018-07-04 Thomson Licensing Method and apparatus for encoding and decoding motion information
JP2019067791A (ja) * 2017-09-28 2019-04-25 シャープ株式会社 半導体装置
WO2019132905A1 (en) * 2017-12-28 2019-07-04 Intel Corporation Multiple channel layers for vertical thin film transistors
JP7127802B2 (ja) * 2018-04-18 2022-08-30 三国電子有限会社 タッチ検出機能付き表示装置及びその製造方法
TW202018819A (zh) * 2018-07-12 2020-05-16 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置和半導體系統
JP7256808B2 (ja) * 2018-07-30 2023-04-12 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子装置
CN116864510A (zh) 2019-03-19 2023-10-10 群创光电股份有限公司 具有晶体管元件的工作模块
CN110061011B (zh) * 2019-03-25 2022-04-05 北海惠科光电技术有限公司 薄膜晶体管基板及其制备方法
US11296163B2 (en) * 2020-05-27 2022-04-05 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. OLED display panel and OLED display device
KR20220064481A (ko) * 2020-11-11 2022-05-19 삼성디스플레이 주식회사 디스플레이 장치
CN113675223B (zh) * 2021-05-17 2023-06-20 松山湖材料实验室 一种光电突触器件及其应用

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309420A (zh) * 2001-03-26 2001-08-22 立生半导体股份有限公司 沟道式功率金属氧化物半导体场效应晶体管的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5105044B2 (ja) * 2006-05-09 2012-12-19 株式会社ブリヂストン 酸化物トランジスタ及びその製造方法
JP5128792B2 (ja) * 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
JP5250322B2 (ja) * 2008-07-10 2013-07-31 富士フイルム株式会社 金属酸化物膜とその製造方法、及び半導体装置
JP4947006B2 (ja) * 2008-08-05 2012-06-06 ソニー株式会社 光電変換装置及び光電変換素子
JP5339825B2 (ja) * 2008-09-09 2013-11-13 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
EP2178133B1 (en) * 2008-10-16 2019-09-18 Semiconductor Energy Laboratory Co., Ltd. Flexible Light-Emitting Device, Electronic Device, and Method for Manufacturing Flexible-Light Emitting Device
JP5538797B2 (ja) * 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
KR101681884B1 (ko) * 2009-03-27 2016-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치, 표시장치 및 전자기기
US8338226B2 (en) 2009-04-02 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
KR101988341B1 (ko) * 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
KR101035357B1 (ko) * 2009-12-15 2011-05-20 삼성모바일디스플레이주식회사 산화물 반도체 박막 트랜지스터, 그 제조방법 및 산화물 반도체 박막 트랜지스터를 구비한 유기전계 발광소자
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1309420A (zh) * 2001-03-26 2001-08-22 立生半导体股份有限公司 沟道式功率金属氧化物半导体场效应晶体管的制造方法

Also Published As

Publication number Publication date
KR101549797B1 (ko) 2015-09-02
US8956907B2 (en) 2015-02-17
TWI612584B (zh) 2018-01-21
KR20140041795A (ko) 2014-04-04
WO2013018448A1 (ja) 2013-02-07
CN103688364A (zh) 2014-03-26
JP2013030682A (ja) 2013-02-07
US20140131696A1 (en) 2014-05-15
TW201306136A (zh) 2013-02-01
JP4982620B1 (ja) 2012-07-25

Similar Documents

Publication Publication Date Title
CN103688364B (zh) 场效晶体管的制造方法及场效晶体管、及其应用
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP4982619B1 (ja) 半導体素子の製造方法及び電界効果型トランジスタの製造方法
Lan et al. High-performance indium–gallium–zinc oxide thin-film transistors based on anodic aluminum oxide
CN102403361B (zh) 薄膜晶体管及其制造方法、以及具备该薄膜晶体管的装置
KR101338099B1 (ko) 박막 트랜지스터, 그 제조방법, 전기 광학 장치, 및 센서
JP5137146B2 (ja) 半導体素子及びその製造方法
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR101661834B1 (ko) 전계 효과형 트랜지스터의 제조 방법
JP2015109315A (ja) 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
Hsu et al. High Mobility Field-Effect Thin Film Transistor Using Room-Temperature High-$\kappa $ Gate Dielectrics
KR20140146185A (ko) 박막 트랜지스터 및 그 제조 방법, 표시 장치, 이미지 센서, x 선 센서 그리고 x 선 디지털 촬영 장치
WO2014005841A1 (en) A method for fabricating a thin film transistor
CN111226307B (zh) 氧化物半导体薄膜、薄膜晶体管和溅射靶
JP6928333B2 (ja) 酸化物半導体薄膜、薄膜トランジスタ、薄膜トランジスタの製造方法及びスパッタリングターゲット
KR101717336B1 (ko) 박막 트랜지스터의 제조 방법
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ
JP2020194945A (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びスパッタリングターゲット
WO2019216209A1 (ja) 酸化物半導体層を含む薄膜トランジスタ
Jallorina Low Temperature Annealing Techniques for Solution Processed Amorphous Oxide Semiconductor Thin-film Transistors
KR20240073052A (ko) 결정 산화물 박막, 적층체 및 박막 트랜지스터
Tari Amorphous Transition-Metal-Oxides for Transparent Flexible Displays: Device Fabrication and Characterization
KR20190137266A (ko) Ta2O5/In2O3 적층구조의 제조방법 및 이에 따라 제조된 적층구조
Moradi Vertical Thin Film Transistors for Large Area Electronics

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20221207

Address after: South Korea Gyeonggi Do Yongin

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Japan Tokyo port West linen two, Ding Mu 26, No. 30

Patentee before: FUJIFILM Corp.