CN1309420A

CN1309420A - 沟道式功率金属氧化物半导体场效应晶体管的制造方法

Info

Publication number: CN1309420A
Application number: CN 01110052
Authority: CN
Inventors: 倪慎如
Original assignee: LISHENG SEMICONDUCTOR CO Ltd
Current assignee: LISHENG SEMICONDUCTOR CO Ltd
Priority date: 2001-03-26
Filing date: 2001-03-26
Publication date: 2001-08-22

Abstract

一种沟道式功率金属氧化物半导体场效应晶体管的制造方法。此方法是在具有磊晶层的基底上形成井区与沟道之后,先在沟道侧壁周缘的井区中形成源极区,再于沟道中与部分的磊晶层上形成栅极介电层、多晶硅栅极层与顶盖层。其后将氮气阳离子植入于磊晶层的表面,使磊晶层的氧化速率减缓,接着,再进行热氧化制造工艺,以使多晶硅栅极层的侧壁氧化而形成氧化间隙壁。最后,在基底上形成介电层,并进行自动对准接触窗开口制造工艺,以在介电层中形成裸露出源极的接触窗开口,然后,再于接触窗开口与介电层的表面形成金属层,以电性连接源极区。

Description

沟道式功率金属氧化物半导体场效应晶体管的制造方法

本发明是有关于一种沟道式功率金属氧化物半导体场效应晶体管(Power MOSFET)的制造方法，且特另是有关于一种沟道式(Trench)功率金属氧化物半导体场效应晶体管的制造方法。

功率金属氧化物半导体场效应晶体管可做为高电压元件，其目前可应用的操作电压可达四千五百伏特以上。传统的功率元件的制造方法与一般半导体的制造方法相类似，其栅极(Gate)是形成在硅基底的表面，亦即一般所谓的平面式(Planar)栅极制造方式，此种平面式栅极的结构会有栅极长度最小设计尺寸的限制，并导致元件够装密度无法提高，因此可以大幅度降低元件尺寸的沟道式栅极，成为功率元件制作的趋势，此沟道式栅极的制造方法已揭露于美国专利第5,567,634号(U.S.Pat.No.5,567,634)。

图1A至1C是现有一种沟道式功率金属氧化物半导体场效应晶体管的制造流程的剖面示意图。

请参阅图1A所示，典型的沟道式功率金属氧化物半导体场效应晶体管的制作方法，是在具有磊晶层102的基底100中形成沟道104与井区106之后，先在沟道104两侧的井区106中形成源极区108，再于基底100上形成一层氧化层110与一层多晶硅层112。

接着，请参阅图1B所示，利用微影与蚀刻技术定义多晶硅层112的图案，以形成多晶硅栅极112a。之后，在基底100上形成一层介电层114。

其后，请参阅图1C所示，利用微影与蚀刻技术，在介电层114之中形成接触窗开口116，再于基底100上形成并定义一层金属层118，以电性连接源极区108。

上述的方法在形成接触窗开口116的过程中，一旦发生错误对准(Misalignment)，很可能导致金属层118与栅极112a不正常的电性连接。为了避免发生错误对准，典型的制造工艺必须在制作源极区108时预留边界，以使接触窗能着陆于源极区108。但是预留边界将会占用较多的晶片面积，使元件的密度无法提高，而使元件朝向高集成度(Integration)的目标受到限制。

因此，本发明的目的就在于提供一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，可以避免在形成接触窗开口的过程中，因为错误对准所造成的不正常电性导通问题。

本发明的另一目的在于提供一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，可用以增加微影制造工艺的空间。

本发明的再一目的在于提供一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，可以增加元件的密度，提高元件的集成度。

根据本发明的目的，提出一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，此方法是在具有磊晶层的基底中形成井区与沟道之后，先在沟道侧壁周缘的井区中形成源极区，再于沟道之中与部分的磊晶层上形成栅极介电层、多晶硅栅极层与顶盖层。其后将一物种植入于磊晶层的表面，使磊晶层的氧化速率减缓，接着，再进行热氧化制造工艺，以使多晶硅栅极层的侧壁氧化而形成氧化间隙壁。最后，在基底上形成介电层，并进行自动对准接触窗开口制造工艺，以在介电层中形成裸露出源极的接触窗，然后，再于接触窗与介电层的表面形成金属层，以电性连接源极区。

依照本发明实施例所述，上述植入于磊晶层的物种包括氮气阳离子，其植入的方法包括离子植入法，植入的剂量为每平方公分1E15至3E16个离子，能量为25KeV-150KeV。

由于氮气阳离子植入于磊晶层其表面之后，可以减缓或抑制磊晶层发生氧化的现象，因此，在后续于栅极侧壁形成氧化间隙壁的热氧化的过程中，多晶硅栅极层其侧壁发生氧化的速率远大于磊晶层其氧化的速率，所以，多晶硅栅极的侧壁形成厚度约为2000埃至5000埃的氧化间隙壁时，磊晶硅层发生氧化的量非常有限。

依照本发明所述，上述的顶盖层其材质包括氮化硅；介电层的材质包括硼磷硅玻璃。由于氮化硅顶盖层与硼磷玻璃的介电层具有不同的蚀刻速率，且在多晶硅栅极的侧壁具有氧化间隙壁，因此，利用氮化硅与硼磷硅玻璃具有不同蚀刻速率的特性，以及氧化间隙壁可以保护多晶硅栅极的优点，可以通过自动对准接触窗的制造工艺方式，于硼磷硅玻璃的介电层中形成裸露出源极区的接触窗。

由于本发明的接触窗是以自动对准接触窗的制造工艺所形成，因此，本发明可以增加制造工艺的空间，而且，由于基底并不需要预留错误对准的空间，因此，本发明可以减少源极区预留边界面积，进而达到提高元件密度的目的。

附图说明：

图1A至1C是现有沟道式栅极功率金属氧化物半导体场效应晶体管的制造流程的剖面示意图；

图2A至2I是本发明的较佳实施例，一种沟道式功率金属氧化物半导体场效应晶体管的制造流程的剖面示意图；

图3A至3B是本发明较佳实施例的另一种沟道式功率金属氧化物半导体场效应晶体管的部分制造流程的剖面示意图。

本发明的实施例是以具有n型掺杂的硅基底、n型磊晶硅、p型井区以及n型的功率金属氧化物半导体场效应晶体管作为说明。然而，在实际的应用上，本发明亦可以依照制造工艺的调配与改变，而并非限定于此。

图2A至2I是本发明的较佳实施例，一种沟道式功率金属氧化物半导体场效应晶体管的制造流程剖面示意图；

请参阅图2A，首先，提供具有磊晶层202的硅基底200，磊晶层202的材质可为譬如是具有n型掺杂的硅，且其掺杂的浓度较低于硅基底200的掺杂浓度。之后，再对磊晶层202进行离子植入步骤210，以将杂质植入于磊晶层202中，并于杂质植入之后，进行驱入(Drive-in)步骤，而将杂质驱入于磊晶层202中，使磊昌层202中形成一井区212。以磊晶层202为具n型的掺杂形态为例，离子植入步骤210所植入的离子以p型硼较佳。

请参阅图2B，接着，在硅基底200上形成一层罩幕层204，罩幕层204的材质包括氧化硅，其形成方法例如为热氧化法，所形成的厚度为3000至7000埃左右。之后，以微影与蚀刻技术定义罩幕层204的图案，以使罩幕层204具有一开口区205，裸露出部分的磊晶层202。

请参阅图2C，接着，以罩幕层204为罩幕，利用非等向性蚀刻制造工艺，例如为反应性离子蚀刻法(Reactive Ions Etching,RIE)蚀刻开口区205所裸露的具有井区212的磊晶层202，以在磊晶层202及井区212中形成沟道206，沟道206的深度约为2微米至3微米。

请参阅图2D，去除罩幕层204，去除的方法包括等向性蚀刻法，例如是以稀释的氢氟酸作为蚀刻溶液。然后，在基底202上形成一层氧化层214，以覆盖磊晶层202所裸露的表面以及沟道206所裸露侧壁与底部。氧化层214的材质例如为氧化硅，其形成的方法例如为热氧化法，厚度约为200埃至350埃。

其后，在氧化层214上形成一层光阻层216，然后，以光阻层216作为植入罩幕，进行离子植入步骤218，以在井区212之中形成源极区220。以井区212为p型的掺杂型态为例，离子植入步骤218所植入的离子以n型磷较佳，其后，去除光阻层216与氧化层214，如图2E所示。去除光阻层216的方法例如为电浆灰化法；去除氧化层214的方法以湿式蚀刻法较佳，例如是以稀释的氢氟酸溶液或缓冲氧化蚀刻蚀刻溶液(BOE)。

上述图2AG对图2E的制造工艺，是先在磊晶层202中形成井区212，接着，再依序形成沟道206与源极区220。然而，在实际的应用时，并非限定于如上所述。在制造工艺上亦可以变化沟道、井区与源极区的形成顺序，其变化的方式例如是先形成井区，再依序形成源极区与沟道，详细的制造工艺如图3A至图3B所示。

请参阅图3A，在具有磊晶层202的基底200中形成井区212之后，先在基底200上形成一层牺牲氧化层250，再于牺牲氧化层250上形成一层图案化的光阻层252。之后以光阻层252为罩幕，进行离子植入步骤254，以在井区212中形成源极区220。

请参阅图3B，之后，去除光阻层252，再于基底200上形成一层具有开口区256的罩幕层258。罩幕层258的材质例如为氧化硅，其形成的方法例如为热氧化法。然后，以罩幕层258为蚀刻罩幕，蚀刻未被罩幕层258所覆盖的牺牲氧化层250以及其下方的磊晶层202与部分的基底200，以形成沟道206。在沟道206形成之后，形成于井区212之中的源极区220将环绕于沟道206其部分侧壁的周围。

当图3B所示的罩幕层258与氧化层250去除之后，其元件则如图2E所示的结构。去除罩幕层258的方法例如为湿式蚀刻法，例如是以稀释的氢氟酸为蚀刻溶液；去除牺牲氧化层250的方法例如为湿式蚀刻法，例如是以稀释的氢氟酸溶液为蚀刻溶液为之。

请参阅图2F，之后，在基底200上依序形成介电层222、导体层224与顶盖层228。介电层222是作为栅极介电层之用，其材质例如为氧化硅，形成的方法以热氧化法较佳，厚度约为400埃至1000埃。导体层224的材质譬如为多晶硅，形成的方法例如为化学气相沉积法，其厚度约为3000埃至7000埃。顶盖层228的材质是与后续沉积的介电层具有不同蚀刻速率，其较佳的材质例如为氮化硅，形成的方法例如为化学气相沉积法，厚度则约为600埃至2000埃左右。当顶盖层228的材质为氮化硅、导体层224的材质为多晶硅时，较佳的方法则会在进行氮化硅沉积步骤之前，先进行热氧化制造工艺，使多晶硅材质的导体层224发生氧化而形成一层厚度约为100埃至400埃的缓冲层226，以增加氮化硅顶盖层228与多晶硅导体层224的介面特性。

请参阅图2G，以微影与蚀刻技术定义上述的顶盖层228、缓冲层226与导体层224，以形成由顶盖层228a、缓冲层226a与栅极导体层224a所组成的堆叠栅极230。之后，进行离子植入步骤232，以在磊晶层202之中植入一物种234，使磊晶层202在后续的制造工艺中不易氧化。离子植入步骤232所植入的物种234以氮气阳离子(N₂ ⁺)较佳，其植入的剂量约为每平方公分1E15至3E16个氮气阳离子，植入的能量约为25KeV至150KeV。

其后，进行微影与非等向性蚀刻制造工艺，以去除部分的顶盖层228a，从而在顶盖层228a中形成裸露出缓冲层226a的开口区(未示)。

请参阅图2H，进行热氧化制造工艺，以使栅极导体层224a的侧壁发生氧化，而形成氧化硅间隙壁236，此氧化间隙壁236的厚度约为2000埃至5000埃左右。由于本发明在进行热氧化制造工艺之前，已先进行一道离子植入步骤232，使磊晶层202不易发生氧化的物种234植入于磊晶层202之中，因此，当栅极导体层224a的侧壁形成厚度约为3000埃的氧化间隙壁236时，磊晶层202的表面发生氧化的量非常有限。

之后，在基底200上形成一层介电层238，介电层238的材质例如为不具有掺杂的氧化硅层与硼磷硅玻璃(BPSG)。不具掺杂的氧化硅层的厚度约为1000埃，硼磷硅玻璃约为5000埃。较佳的方法会在硼磷硅玻璃层沉积之后进行高温热流(Thermal Flow)制造工艺，以使硼磷硅玻璃由热流而平坦化。

请参阅图2I，以微影与蚀刻技术，进行自动对准接触窗制造工艺(Self-Align Contact Process)，以在介电层238之中形成裸露出源极区220的自动对准接触窗开口240。自动对准接触窗制造工艺的蚀刻方法例如是先以湿式蚀刻法去除源极区220上方的部分介电层238，再以干式蚀刻法进行蚀刻制造工艺，以形成裸露出源极区220的自动对准接触窗开口240。之后，再于基底200上形成一层金属层244，并定义其图案，以电性连接源极区220。金属层244的材质例如为铝，其形成的方法例如为溅镀法或化学气相沉积法。

由于氮化硅与硼磷硅玻璃具有不同蚀刻速率，且在多晶硅栅极的侧壁具有氧化间隙壁，因此，利用氮化硅顶盖层与硼磷硅玻璃介电层具有不同蚀刻速率的特性，以及氧化间隙壁可以保护多晶硅栅极的优点，可以通过自动对准接触窗的制造工艺方式，于介电层中形成裸露出源极区的接触窗。

由于本发明的接触窗是以自动对准接触窗的制造工艺所形成，因此，本发明可以增加制造工艺的空间。而且，由于基底并不需要预留错误对准的空间，因此，本发明可以减少源极区预留边界的面积，进而达到提高元件密度的目的。

虽然本发明以一较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此技术，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，均应属于本发明的保护范围。

Claims

1、一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于包括：

提供一基底，该基底上具有一磊晶层，且于该磊晶层中形成一井区；

于该基底具有该井区的该磊晶层中形成一沟道；

于该沟道侧壁周缘的部分的该井区中形成一源极区；

于该基底上形成一栅极介电层；

于该沟道之中与部分该磊晶层上的该栅极介电层上形成一导体栅极层与一顶盖层；

进行一第一离子植入步骤，以将一物种植入于该磊晶层的表面，使该磊晶层的氧化速率减缓；

进行一热氧化制造工艺，以使该导体栅极层的侧壁氧化而形成一氧化间隙壁；

于该基底上形成一介电层；

进行一自动对准接触窗开口制造工艺，以在该介电层中形成裸露出该源极的一接触窗开口；以及

于该接触窗开口与该介电层的表面形成一金属层，以电性连接该源极区。

2、如权利要求1所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该第一离子植入步骤所植入的该物种包括氮气阳离子。

3、如权利要求2所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该第一离子植入步骤所植入的该物种的剂量为每平方公分1E15至3E16个氮气阳离子。

4、如权利要求2所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该第一离子植和步骤的能量为25KeV至150KeV。

5、如权利要求1所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：更包括于该顶盖层与该导体栅极层之间形成一缓冲层。

6、如权利要求5所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该缓冲层的材质包括氧化硅。

7、如权利要求1所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该基底的该磊晶层形成该井区，并于该具有该井区的磊晶层中形成该沟道的步骤包括：

于该磊晶层进行一第二离子植入步骤与一热驱入制造工艺，以在该磊晶层中形成该井区；

于该磊晶层上形成具有一开口区的一罩幕层；以及

以该罩幕层为硬罩幕，去除该开口区所裸露的部分该具有该井区的该磊晶层，以在该磊晶层及该井区中形成该沟道。

8、如权利要求1所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该基底的该磊晶层形成该井区，并于该具有该井区的该磊晶层中形成该沟道的步骤包括：

于该基底上形成一牺牲氧化层；

于该牺牲氧化层上形成一图案化光阻层；

以该图案化光阻层为罩幕，进行一第二离子植入步骤与一热驱入制造工艺，以在该磊晶层中形成该井区；

去除该图案化光阻层；

于该牺牲氧化层上形成一罩幕层，该罩幕层具有一开口区；

以该罩幕层为硬罩幕，去除该罩幕层的该开口区所裸露的该牺牲氧化层与该磊晶层，以在该磊晶层中形成该沟道；以及去除该罩幕层与该牺牲氧化层。

9、一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于包括：

提供一基底，该基底上具有一磊晶层；

进行一第一离子植入步骤与一热驱入制造工艺，以在该磊晶层中形成一井区；

于该磊晶层上形成具有一开口区的一罩幕层；

以该罩幕层为硬罩幕，去除该开口区所裸露的部分该具有该井区的该磊晶层，以在该磊晶层及该井区中形成一沟道；

于该沟道侧壁周缘的部分该井区中形成一源极区；

在该基底上形成一栅极介电层；

于该沟道之中与该磊晶层上形成、并定义一多晶硅栅极层与一顶盖层；

进行一第二离子植入步骤，以将氮气阳离子植入于该磊晶层的表面，使该磊晶层的氧化速率减缓；

进行一热氧化制造工艺，以在该多晶硅栅极层的侧壁形成一氧化间隙壁；

于该基底上形成一介电层；

10、一种沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于包括：提供一基底，该基底上具有一磊晶层；

于该基底上形成一牺牲氧化层；

于该牺牲氧化层上形成一图案化光阻层；

以该图案化光阻层为罩幕，进行一第一离子植入步骤与一热驱入制造工艺，以在该磊晶层中形成一井区；

去除该图案化光阻层；

于该牺牲氧化层上形成一罩幕层，该罩幕层具有一开口区；

以该罩幕层为硬罩幕，去除该罩幕层的该开口区所裸露的该牺牲氧化层与该磊晶层，以在该磊晶层中形成一沟道；

去除该罩幕层与该牺牲氧化层；

于该沟道侧壁周缘的部分该井区中形成一源极区；

在该基底上形成一栅极介电层；

于该沟道之中与部分该磊晶层上形成、并定义一多晶硅栅极层与一顶盖层；

于该基底上形成一介电层；

11、如权利要求1、9或10所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该该氧化间隙壁的厚度为2000埃至5000埃。

12、如权利要求1、9或10所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该顶盖层的材质与该介电层具有不同的蚀刻速率。

13、如权利要求12所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该顶盖层的材质包括氮化硅；该介电层的材质包括硼磷硅玻璃。

14、如权利要求9或10所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该第二离子植入步骤所植入的该氮气阳离子的剂量为每平方公分1E15至3E16个。

15、如权利要求9或10所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该第二离子植入步骤的能量为25KeV至150KeV。

16、如权利要求9或10所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：包括于该顶盖层与该多晶硅栅极层之间形成一缓冲层。

17、如权利要求16所述的沟道式功率金属氧化物半导体场效应晶体管的制造方法，其特征在于：该缓冲层的材质包括氧化硅。