CN1194400C - 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 - Google Patents

沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 Download PDF

Info

Publication number
CN1194400C
CN1194400C CNB001347179A CN00134717A CN1194400C CN 1194400 C CN1194400 C CN 1194400C CN B001347179 A CNB001347179 A CN B001347179A CN 00134717 A CN00134717 A CN 00134717A CN 1194400 C CN1194400 C CN 1194400C
Authority
CN
China
Prior art keywords
groove
film
semiconductor substrate
lining
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB001347179A
Other languages
English (en)
Other versions
CN1293452A (zh
Inventor
朴泰绪
朴文汉
朴暻媛
李汉信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Examine Vincent Zhi Cai management company
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1293452A publication Critical patent/CN1293452A/zh
Application granted granted Critical
Publication of CN1194400C publication Critical patent/CN1194400C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供了一种通过使沟槽顶部边缘圆形化并增加沟槽顶部边缘的氧化物量来防止驼峰现象和晶体管的反相窄宽度效应的沟槽隔离结构，具有该结构的半导体器件以及沟槽隔离方法。在该沟槽隔离方法中，在半导体衬底的非有源区域内形成一个沟槽。沟槽内壁上形成厚度在10-150埃之间的内壁氧化物膜。在内壁氧化物膜的表面形成一个衬层。用介质膜填充沟槽。蚀刻部分衬层，使得该氮化硅衬层的顶端可以从半导体衬底的表面凹进。在沟槽的顶部边缘和半导体基底的表面上形成栅极氧化物膜，位于沟槽顶部边缘的栅极氧化物膜比位于半导体基底表面上的栅极氧化物膜厚，且与介质膜间隔开。

Description

沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法
技术领域
本发明涉及沟槽(trench)隔离结构、具有该结构的半导体器件以及沟槽隔离方法，尤其是涉及一种通过圆形化(rounding)沟槽上部角并增加这些区域的氧化物量来防止驼峰(hump)现象和晶体管的反相窄宽度效应(inverse narrowwidth effect)的沟槽隔离结构。
背景技术
一个半导体器件各元件之间的隔离通常是通过局部硅氧化(LOCOS)和沟槽隔离来实现的。
在这两者中，LOCOS方法的操作简单，并能同时形成宽隔离膜和窄隔离膜。但是，在LOCOS方法中，边氧化会形成鸟啄形蚀象(bird break)，因而使得隔离区域变宽，导致源/漏区域的有效面积的减少。而且，在LOCOS方法中，取决于热膨胀系数之间的差的应力在域氧化物膜的形成过程中集中到氧化物膜的边缘，导致在硅衬底上形成晶体缺陷而引起大量的电流泄漏。
因此，沟槽隔离技术是必不可少的。使用沟槽隔离技术，与以上所述的LOCOS技术相比较，可以将隔离区域控制得更小，而且在相同的隔离宽度下，通过在硅衬底上形成一个沟槽并用电介质物质(比如氧)来填充这个沟槽来使其有效的隔离长度变得更长。
在使用沟槽来形成隔离的几个操作步骤中，如何形成沟槽的轮廓对于制造一个稳定的器件来说非常重要。也就是说，沟槽深度、沟槽角以及沟槽边缘的形状需要适当控制。特别是，当浅沟槽隔离(STI)被用于高集成度的半导体器件时，值得提醒的是器件的电特性由沟槽的边缘部分的轮廓来确定。
图1是一个用来解释在传统的STI方法中遇到的问题的剖视图。在这里，参考数字1是一个半导体衬底，参考数字3是嵌入STI区域的隔离膜，参考数字5是栅极氧化物膜，而参考数字7是栅极电极。
如图1所示，以下问题发生在当沟槽的边缘部分形成一个几乎为90度的锐角时。首先，一个栅极导电层在形成栅极的过程中覆盖了沟槽的上部各角部分，因此，电场集中在沟槽的各角处。如图2所示，这会导致使晶体管被两次接通的驼峰现象，和反相窄宽度效应的出现，并引起晶体管性能的降低。
图3是表示在STI结构中发生的反相窄宽度效应的曲线图。如曲线图所示，随着晶体管的通道(channel)宽度的减小反相窄宽度效应呈现阈值电压下降。这里，参考字符X代表驼峰现象出现前所获得的数据，而参考字符Y为驼峰现象出现后所获得的数据。
在当沟槽的边缘部分形成一个几乎为90度的锐角时发生的第二个问题是器件可靠性的降低，比如说，由在沟槽边缘部分形成薄栅极氧化物膜或者在沟槽边缘周围的栅极氧化物膜上的电场集中引起的电介质击穿。
几种方法被提出来解决上面这些问题。其中一个就是公开于美国专利第5,861,104号和第5,763,315号中。
美国专利第5,861,104号所公开的方法是通过改进一个蚀刻沟槽的方法来圆形化沟槽上部角。美国专利第5,763,315号所公开一种圆形化沟槽上部边缘的方法，其中通过使用湿式蚀刻技术或其它该类技术，在半导体衬底上利用晶体(100)面形成一个高氧化率的(111)面，以及公开通过增加在沟槽上部边缘形成的栅极氧化物膜的厚度防止晶体管和栅极氧化物膜的可靠性降低的方法。
发明内容
本发明意在提供一个结构以在沟槽的上部边缘形成一个晶体(111)面来增加栅极氧化物膜的厚度，该栅极氧化物膜是在圆形化沟槽上部边缘时形成在这些区域上的，因而使得晶体管的特性得到显著改进，以及相应的构成方法。
本发明的一个目的是提供一个沟槽隔离结构，该结构通过增加沟槽上部边缘的栅极氧化物膜的厚度并同时圆形化沟槽的上部边缘来改进晶体管和栅极介质膜的可靠性。
本发明的另一个目的是提供一种具有改进隔离结构的导体器件来防止驼峰现象和反相窄宽度效应。
本发明再一个目的是提供一种圆形化沟槽上部边缘，并因此增加沟槽上部边缘的栅极氧化物膜的厚度的沟槽隔离方法。
根据本发明，提供一种沟槽隔离结构，包括：
在半导体衬底的非有源区域内形成的沟槽，该沟槽具有圆形化的顶部边缘；
在该沟槽的内壁上形成的内壁氧化物膜；
在内壁氧化物膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；
介质膜，用来填充已形成有内壁氧化物膜和衬层的该沟槽；以及
热栅极氧化物膜，其形成于该沟槽的顶部边缘和半导体基底的表面上，该热栅氧化物膜在该沟槽顶部边缘处的厚度大于在半导体基底表面处的厚度，且该热栅极氧化物膜与介质膜间隔开。
根据本发明，提供一种具有沟槽隔离结构的半导体器件，包括：
在半导体衬底的非有源区域内形成的沟槽，该沟槽具有被圆形化的顶部边缘；
在该沟槽的内壁上形成的内壁氧化物膜；
在内壁氧化物膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；
用来填充沟槽的介质膜，内壁氧化物膜和衬层都形成于该沟槽中；以及
形成于除了该沟槽之外的半导体衬底的有源区域上的热栅极介质膜，该热栅极介质膜的靠近沟槽侧的边缘部分比中间部分厚，且该热栅极介质膜与介质膜间隔开。
根据本发明，提供一种沟槽隔离方法，包括：
在半导体衬底的非有源区域内形成具有圆形化顶部边缘的沟槽；
在该沟槽的内壁上形成内壁氧化物膜；
在内壁氧化物膜的表面形成氮化硅衬层；
用介质膜填充沟槽；
蚀刻部分氮化硅衬层，使得该氮化硅衬层的顶部从半导体衬底的表面凹进；以及
在沟槽的顶部边缘和半导体基底的表面上形成栅极氧化物膜，该栅氧化物膜在该沟槽顶部边缘处的厚度大于在半导体基底表面处的厚度，且该栅极氧化物膜与介质膜间隔开。
第二个目的通过一种这样的具有沟槽隔离结构的半导体器件来实现，其包括：一个在半导体衬底的非有源区域内形成的沟槽，被圆形化的沟槽顶部边缘；在沟槽内壁上形成的内壁氧化物膜；在内壁氧化物膜的表面形成的衬层，衬层的顶部从半导体衬底的表面凹进；用来填充沟槽的介质膜，内壁氧化物膜和衬层都形成于该沟槽中；形成于半导体衬底中除了沟槽之外的有源区域内的栅极介质膜，该栅极介质膜的边缘部分比中间部分要厚；以及在栅极介质膜上形成的栅极电极。
最好半导体衬底中除了沟槽之外的表面有一个(100)面，而沟槽的顶部边缘被圆形化的半导体衬底的表面则最好有一个(111)面。
第三个目的通过一种这样的沟槽隔离方法来实现，其包括：在半导体衬底的非有源区域内形成一个沟槽；沟槽内壁上形成一个内壁氧化物膜；在内壁氧化物膜的表面形成一个氮化硅衬层；用介质膜填充沟槽，蚀刻部分氮化硅衬层，使得该氮化硅衬层的顶部可以从半导体衬底的表面凹进。
形成沟槽的步骤包括：在半导体衬底上形成一个垫层(pad)氧化物膜；在垫层氧化物膜上形成一个垫层氮化物膜；形成一个蚀刻掩模图形以限定需形成沟槽的区域；使用光刻法；利用蚀刻掩模图形通过蚀刻部分半导体衬底形成沟槽。用介质膜填充沟槽的步骤包括：将介质膜沉积在已形成内壁氧化物膜和氮化硅衬层的衬底上；并将介质膜的表面平面化。
介质膜的表面的平面化是通过化学机械抛光(CMP)或者以使用垫层氮化物膜作为蚀刻终止层的深腐蚀技术来实现的。在介质膜的表面平面化的步骤之后还包括去除残留在半导体衬底的有源区域内的垫层氮化物膜的步骤。
去除垫层氮化物膜步骤之后的步骤是蚀刻氮化硅衬层的某些部分，使得氮化硅衬层的顶端能够从半导体衬底的表面凹进。去除衬层氮化物膜的步骤是通过湿式蚀刻来实现。
在蚀刻垫层氮化物膜以及部分衬层的步骤之后还要包括一个去除垫层氧化物膜的步骤。去除垫层氧化物膜之后的步骤是氧化半导体衬底的表面。
根据本发明，沟槽上部边缘的氧化物量可以在形成栅极氧化物膜的氧化过程中大大增加。这是通过将在沟槽内壁形成的内壁氧化物膜的厚度限制在一定的程度内以及在衬层的顶部从半导体衬底的表面凹进形成一个凹部来实现。也就是说，半导体衬底上的沟槽上部边缘的氧化物量的增加是发生在后来用来形成栅极氧化物膜的氧化过程中，虽然并没有打算对沟槽的上部边缘进行圆形化，但导致圆形化了沟槽的上部边缘。沟槽上部边缘的栅极氧化物膜的厚度比沟槽之外的半导体衬底的有源(active)中心区域要厚。因此，由于沟槽上部边缘的电场集中而产生的驼峰现象和反相窄宽度效应可以被抑制，栅极介质膜的可靠性能够得到改进。
附图说明
通过参考附图详细描述本发明的最佳实施例，以上所述本发明的目的及优点将会变得更加清晰；附图中：
图1是一个用来解释在传统的浅沟槽隔离(STI)方法中遇到的问题的剖视图；
图2是一个表示用传统的STI方法构成的半导体器件中所发生的驼峰现象的曲线图；
图3是一个表示在传统的STI结构中的反相窄宽度效应的曲线图；
图4是一个按照本发明的实施例的半导体器件的剖视图；
图5A到5F是表示根据本发明的最佳实施例来构成一个有隔离结构的半导体器件的方法的剖视图，在该隔离结构中使沟槽的上部边缘圆形化；
图6是表示在沟槽顶部的氮化物衬层上形成的凹部的放大剖视图；
图7是用沟槽内壁上的氮化物衬层的张应力来解释沟槽顶部氧化物量的增加的部分放大视图；
图8至图10是用来确定沟槽上部边缘上的栅极氧化物膜的厚度和边缘圆形化程度的电子扫描显微镜(SEM)图像，其根据是沟槽内壁上形成的氧化层的厚度。
具体实施方式
在下文中，本发明的实施例将会参照附图做出详细描述。但是本发明的实施例可被修改为其它各种形式，因此本发明的范围不应理解为仅仅局限于该实施例。本实施例是用来向本技术领域的技术人员更全面地解释本发明。在附图中，层或区域的厚度被夸大以使其看起来更清楚。附图中的参考数字表示相同的部分。同时，当说到一个层形成于另一个层或一个衬底上时，是指那个层可以直接形成于该层或衬底的上面，或者也可以有其它层介入在其间。
图4表示了一个有隔离结构的半导体器件，其中在该隔离结构中沟槽的上部边缘被圆形化。参照图4，形成一些沟槽，沟槽中的朝向一其上要形成半导体器件的有源区域(active region)的上部边缘被圆形化，这些沟槽形成在非有源区域，即半导体衬底40的隔离区域中。内壁氧化物膜48和衬层50相继沿每个沟槽的内壁形成。内壁氧化物膜48通过湿式/干式热氧化形成10-150埃的厚度。衬层50(由氮化物膜构成，特别是氮化硅膜)通过低压化学蒸汽沉积(LPCVD)，形成20-200埃的厚度。特别是，衬层50从沟槽之外的半导体衬底40的表面凹进，并且最好的凹入深度为0-500埃。
其上形成有内壁氧化物膜和衬层(liner)的沟槽被介质膜52(比如说CVD氧化物膜)完全填充，同时介质膜52其上有平面化的表面。
属于栅极介质膜的栅极氧化物膜54，以及栅极电极56在半导体衬底40的有源区域上形成。特别是，栅极氧化物膜54在沟槽的上部边缘处明显要比在半导体衬底40的表面上厚。
根据本发明的半导体器件具有这样一个结构，即沟槽的上部边缘被圆形化，栅极氧化物膜在沟槽的上部边缘处要比在半导体衬底4的有源区域上厚。这就使得由于在栅极氧化物膜的边缘上的电场集中而引起的驼峰现象和反相窄宽度效应得到抑制，因而使得栅极介质膜的可靠性得到提高。
图5A到5F是描述根据本发明的最佳实施例来构成一个有隔离结构的半导体器件(在该隔离结构中沟槽的上部边缘被圆形化)的方法的剖视图。参照图5A，用来缓解衬底上的应力和保护衬底的垫层(pad)氧化物膜42是通过在半导体衬底40上生成一个厚度约为100埃的热氧化物膜来形成。一种对半导体衬底40有良好的蚀刻选择性的物质，比如说氮化硅膜，通过低压化学沉积(LPCVD)在垫层氧化物膜42上沉积的厚度达到约为1500埃，来形成垫层氮化物膜44。在衬底蚀刻过程中衬层氮化物膜44用作蚀刻掩模以形成后来的沟槽，或在平面化沟槽过程中用作填充物。
接着，在垫层氮化物膜44上通过光刻术形成光敏抗蚀剂图形(pattern)46，形成图形以使得用来生成沟槽的非有源区能够暴露出来。利用将光敏抗蚀剂图形46作为蚀刻掩模，将垫层氮化物膜44和垫层氧化物膜42非均匀地蚀刻，使得半导体衬底40的非有源区域暴露出来。另外，在利用光敏抗蚀剂图形46作为蚀刻掩模只有垫层氮化物膜44能被非均匀地蚀刻以形成一个蚀刻掩模图形。
参照图5B，在光敏抗蚀剂图形46去除后，在将衬层氮化物膜44和垫层氧化物膜42作为蚀刻掩模图形的情况下，通过把半导体衬底40的暴露部分非均匀地蚀刻约2000-10000埃以形成沟槽47。另外，可在将光敏抗蚀剂图形46作为蚀刻掩模图形的情况下，可以不将光敏抗蚀剂图形46去除而形成沟槽47。同时，由于在本发明中沟槽的上部边缘在接下来的步骤中会被圆形化，可以在不需要对上部边缘进行圆形化的特别处理的情况下，能基本垂直于半导体衬底的沟槽47。
参照图5C，通过在有沟槽47的半导体衬底40上的预定热氧化来沿着沟槽47的内壁形成内壁氧化物膜48。内壁氧化物膜48所形成的厚度在10-150埃之间，而且最好是在10-50埃之间。为什么形成较薄的内壁氧化物膜的原因将在后面做出解释。同样地，内壁氧化物膜48也可以通过湿式氧化或干式氧化来形成，而且最好是通过干式氧化，使得能够更容易控制氧化物膜的厚度，并且其均匀性会高。
其后，通过LPCVD，将氮化物膜(比如说，氮化硅膜)沉积在形成了内壁氧化物膜48的衬底整个表面上来形成衬层50。形成的衬层50的厚度约在20-200埃之间。太薄的衬层会由于其后的氧化过程容易断裂。太厚的衬层会增加沟槽的纵横比，而导致难于实现良好地填充沟槽，比如说，当沟槽被填充入介质膜时形成空隙。
参照图5D，利用CVD或其他技术，将介质物质沉积到形成有氮化物膜衬层50的结构上，其厚度足够填充沟槽，比如说，小于等于10000埃，以形成氧化物膜52。在沟槽被CVD氧化物膜52填充之后，最好在高温下退火来致密CVD氧化物膜。
对填充沟槽的CVD氧化物膜52进行致密化，能减慢在接下来的CVD氧化物膜52的平面化过程中由于CVD氧化物膜52的高蚀刻率引起的很高的化学机械抛光(CMP)的速度，同时在垫层氧化物膜42的湿式蚀刻或在使用蚀刻剂的清洁过程中防止CVD氧化物膜52被轻易消耗。CVD氧化物膜52的致密化是在1000摄氏度下的氮气环境中进行，或者通过湿式氧化来实现。在该步骤中，半导体衬底40由于氮化物衬层50的保护而没有被氧化。
接下来，通过比如说深腐蚀、CMP或者深腐蚀与CMP两者结合将CVD氧化物膜52平面化。如果是通过CMP，那么当作为蚀刻终止层的垫层氮化物膜44的一半厚度被蚀刻时，CMP最好停止。
参照图5E，残留在有源区域上的垫层氮化物膜用磷酸溶液去除。这时，还进行过腐蚀以蚀刻部分氮化物膜衬层50，因而形成一个使得氮化物衬层50的顶部比半导体衬底40表面凹下0-500埃的“凹部”。图6所示的是有凹部的半导体衬底的放大图。当一个凹部在氮化物衬层50的顶部形成时，半导体衬底中的沟槽的上部边缘的氧化便大大增加。这种氧化的增加将在后面做出描述。
如果形成的凹部很深，沟槽的顶部便被敞开，使得沟槽的上部边缘在氧化过程中是尖锐的。当在接下来的步骤中形成MOS晶体管时，其甚至沟槽的上部边缘在用于栅极的导电物质形成图形后能保持，可能导致形成桥路。这样在通用栅极氧化物膜的厚度小于或等于100埃的器件中，最好凹部从半导体衬底40的表面凹入深度小于等于500埃。
其后，残留在有源区域上的垫层氧化物膜42用稀释的氢氟酸(HF)溶液去除。
参照图5F，当栅极氧化物膜54通过热氧化在图5E中所产生的结构上形成时，由于如图所示在沟槽的上部边缘的氧化增加，其在沟槽的上部边缘形成的厚度要比其它部分高。因此，沟槽的上部边缘被圆形化。接着，将导电物质，比如说，掺有杂质的多晶硅膜或掺有杂质的多晶硅和硅化物的层叠膜，形成在栅极氧化物膜54上，接着通过光蚀刻法使其形成图形，以此形成栅极电极56。
在上面所述的本发明的实施例中，由于沟槽的上部边缘的氧化的增加，栅极氧化物膜54在沟槽的上部边缘的厚度变得比在半导体衬底40的有源区域中间部分的栅极氧化物膜54厚度要大。这种情况的发生很大程度上可能是由于以下三个原因。
第一个原因可以是在沟槽内壁形成的氮化物衬层50的张应力。这将参照图7做出描述，图7是沟槽的侧壁的部分放大的视图。在图7中，参考数字40表示的是半导体衬底，而参考数字50表示的是氮化物衬层。这里在沟槽的内壁上形成的内壁氧化物膜被忽略以简化说明。
通过LPCVD沉积的氮化硅衬层50在半导体衬底40的B部分(与有源区域的表面接近)上造成张应力。也就是说，由于通过LPCVD形成的氮化硅膜于硅衬底相比，其热膨胀系数高，因此在高温操作过程中(比如氧化)其膨胀也就比由单晶硅构成的半导体衬底40大。相应地，当与氮化硅衬层50相接触的沟槽侧壁的半导体衬底40的A部分承受压应力时，氮化硅衬层50要承受张应力。因此，与有源区域的表面接近的半导体衬底40的B部分要承受张应力。在施加张应力的状态下，半导体衬底中晶格之间的距离长，因此氧化可以快速发生。
这样，为了能在通过形成氮化硅衬层50来最大化沟槽的上部边缘的氧化物量的同时圆形化沟槽的上部边缘，氮化硅衬层50和沟槽侧壁之间的内壁氧化物膜越薄越好。但是，最好将内壁氧化物膜的厚度控制在约10-150埃之间。
第二个原因是氮化硅衬层50上的凹部的形成。如图6所示，在通过凹部暴露出来的在沟槽的上部边缘的半导体衬底40的氧化过程中逐渐形成一个倾斜表面。这个倾斜的表面有一个(111)面，而半导体衬底40的有源区域有一个(100)面。由于硅晶格之间的间隔在(111)面的方向上最大，因此晶格之间的结合力很弱。相应地，置于每个晶格点上的硅原子之间的结合在氧化时很容易被切断，使得氧化可以快速发生。
第三个原因是氮化硅衬层50被作为氧化阻挡层(barrier)。在衬层50没有形成，而图5F中的栅极氧化物膜54形成的情况下，氧原子穿透填充在沟槽中的CVD氧化物膜48并扩散入沟槽的侧壁之下的半导体衬底40中。相应地，氧化也发生在沟槽的侧壁上。这造成体积扩张，因此压应力施加到半导体衬底40的上部边缘上，使得氧化得到抑制。然而，在本发明中，衬层50的存在防止了对其上形成衬层50的沟槽侧面的氧化，而由于防止氧化的因素即衬层50被去除，在衬层50凹进处的沟槽的上部边缘上可以易于发生氧化。
图8到图10是用来确定沟槽上部边缘上的栅极氧化物膜的厚度和边缘圆形化程度的扫描电子显微镜(SEM)图像，其根据是沟槽内壁上形成的内壁氧化层的厚度。在图8至图10中，内壁氧化物膜形成的厚度分别为240埃，110埃和20埃，衬层形成的厚度一样，而栅极氧化物膜的生长厚度达75埃。
参照图8，可以看到沟槽的各角没有圆形化而且栅极氧化物膜的厚度没有增加。以下解释这些现象的原因。首先，由于其间隔了一个厚的内壁氧化物膜，承受张应力的衬层与承受压应力的沟槽的侧壁相距远，因此张应力没有作用到半导体衬底的顶部。这就是为什么沟槽的各角没有圆形化而且栅极氧化物膜的厚度没有增加的一个原因。第二，由于衬层形成于生长的厚内壁氧化物膜上，即使在垫层氮化物膜被磷酸液蚀刻时在沟槽的顶部也没有形成向下凹进的凹部。这样，即使在进行用来形成栅极氧化物膜的氧化时，也没有在半导体衬底的上部边缘形成具有(111)面的倾斜表面。这是为什么沟槽的各角没有圆形化而且栅极氧化物膜的厚度没有增加的另一个原因。第三，由于沟槽的侧壁被通过内壁氧化物膜扩散的很多的氧原子氧化，压应力由于沟槽的侧壁的氧化作用到半导体衬底的上部边缘上，使得氧化物量便没有增加。这是为什么沟槽的各角没有圆形化而且栅极氧化物膜的厚度没有增加的另一个原因。
图9是在内壁氧化物膜形成的厚度为110埃以及在形成衬层之后形成一个具有所需的深度的凹部的情况下的SEM图像。从图9可以看出沟槽的上部各角没有圆形化。
图10是在朝向沟槽的侧表面的氧化由于在沟槽内形成厚度为20埃的内壁氧化物膜而极大地受到限制，以及张应力对衬层的作用最大化的情况下的SEM图像。从图10中可以看出沟槽的上部边缘被圆形化而且沟槽的上部边缘的栅极氧化物膜的厚度约为170埃，该厚度明显高于在有源区域表面的厚度。
通过以一个特定的实施例为例子来详细描述本发明，但在本发明的范围内还可以对实施例进行多种修改。
根据以上所述的本发明，当在沟槽的内壁上形成的内壁氧化物膜的厚度被限制在一定值，而且形成了衬层，在接下来的步骤中用来形成栅极氧化物膜的沟槽的上部边缘的氧化物量会大量增加。因此，由于沟槽的上部边缘的电场集中而引起的驼峰现象和反相窄宽度效应被抑制，栅极介质膜的可靠性得到提高。而且，从导体衬底表面凹进的凹部形成于该在内壁氧化物膜上形成的衬层上，使得沟槽的上部边缘的半导体衬底的晶体状态在栅极氧化物膜的形成过程中成为(111)面。因此，氧化物量将进一步增加。

Claims (24)

1.一种沟槽隔离结构，包括：
在半导体衬底的非有源区域内形成的沟槽，该沟槽具有圆形化的顶部边缘；
在该沟槽的内壁上形成的内壁氧化物膜；
在内壁氧化物膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；
介质膜，用来填充已形成有内壁氧化物膜和衬层的该沟槽；以及
热栅极氧化物膜，其形成于该沟槽的顶部边缘和半导体基底的表面上，该热栅氧化物膜在该沟槽顶部边缘处的厚度大于在半导体基底表面处的厚度，且该热栅极氧化物膜与介质膜间隔开。
2.按照权利要求1的沟槽隔离结构，其中内壁氧化物膜的厚度在10-150埃之间。
3.按照权利要求1的沟槽隔离结构，其中内壁氧化物膜是通过湿式氧化或干式氧化形成的热氧化物膜。
4.按照权利要求1的沟槽隔离结构，其中衬层的顶部从半导体衬底的表面凹进大于0并小于或等于500埃。
5.按照权利要求1的沟槽隔离结构，其中由氮化硅构成的衬层是通过低压化学蒸汽沉积形成的。
6.按照权利要求1的沟槽隔离结构，其中，除了所述沟槽之外，半导体衬底的表面为(100)面，而所述半导体衬底的表面在沟槽顶部边缘处圆形化并且该圆形化表面为(111)面。
7.一种具有沟槽隔离结构的半导体器件，包括：
在半导体衬底的非有源区域内形成的沟槽，该沟槽具有被圆形化的顶部边缘；
在该沟槽的内壁上形成的内壁氧化物膜；
在内壁氧化物膜的表面形成的衬层，该衬层的顶部从半导体衬底的表面凹进；
用来填充沟槽的介质膜，内壁氧化物膜和衬层都形成于该沟槽中；以及
形成于除了该沟槽之外的半导体衬底的有源区域上的热栅极介质膜，该热栅极介质膜的靠近沟槽侧的边缘部分比中间部分厚，且该热栅极介质膜与介质膜间隔开。
8.按照权利要求7中的具有沟槽隔离结构的半导体器件，其中内壁氧化物膜的厚度在10-150埃之间。
9.按照权利要求7中的具有沟槽隔离结构的半导体器件，其中衬层的顶部从半导体衬底的表面凹进大于0并小于或等于500埃。
10.按照权利要求7中的具有沟槽隔离结构的半导体器件，其中，除了沟槽之外的半导体衬底的表面为(100)面，而所述半导体衬底的表面在沟槽的顶部边缘处圆形化，并且该圆形化表面为(111)面。
11.一种沟槽隔离方法，包括：
在半导体衬底的非有源区域内形成具有圆形化顶部边缘的沟槽；
在该沟槽的内壁上形成内壁氧化物膜；
在内壁氧化物膜的表面形成氮化硅衬层；
用介质膜填充沟槽；
蚀刻部分氮化硅衬层，使得该氮化硅衬层的顶部从半导体衬底的表面凹进；以及
在沟槽的顶部边缘和半导体基底的表面上形成栅极氧化物膜，该栅氧化物膜在该沟槽顶部边缘处的厚度大于在半导体基底表面处的厚度，且该栅极氧化物膜与介质膜间隔开。
12.按照权利要求11的沟槽隔离方法，其中形成沟槽的步骤包括：
在半导体衬底上形成垫层氧化物膜；
在垫层氧化物膜上形成垫层氮化物膜；
使用光刻法形成蚀刻掩模图形，用于限定其上需形成沟槽的区域；
根据蚀刻掩模图形通过蚀刻部分半导体衬底来形成沟槽。
13.按照权利要求11的沟槽隔离方法，其中通过湿式热氧化或干式热氧化形成的内壁氧化物膜的厚度在10-150埃之间。
14.按照权利要求12的沟槽隔离方法，其中通过LPCVD形成的氮化硅衬层的厚度为20-200埃。
15.按照权利要求12的沟槽隔离方法，其中用介质膜填充沟槽的步骤包括：
将介质膜沉积在已形成内壁氧化物膜和氮化硅衬层的衬底上；
将介质膜的表面平面化。
16.按照权利要求15的沟槽隔离方法，其中介质膜的平面化是利用衬层氮化物膜作为蚀刻终止层通过化学机械抛光来实现。
17.按照权利要求16的沟槽隔离方法，其中介质膜的平面化是通过化学机械抛光蚀刻到保留衬层氮化物膜的一半厚度为止来实现。
18.按照权利要求15的沟槽隔离方法，其中，在介质膜的表面平面化的步骤之后，还包括去除残留在半导体衬底的有源区域内的垫层氮化物膜的步骤。
19.按照权利要求18的沟槽隔离方法，其中，在去除衬层氮化物膜的步骤之后是蚀刻部分氮化硅衬层的步骤，使得氮化硅衬层的顶端能够从半导体衬底的表面凹进。
20.按照权利要求19的沟槽隔离方法，其中，去除衬层氮化物膜的步骤和去除部分氮化硅衬层的步骤通过湿式蚀刻来实现。
21.按照权利要求11的沟槽隔离方法，其中衬层的顶端从半导体衬底的表面凹进大于0并小于或等于500埃。
22.按照权利要求19的沟槽隔离方法，其中，在蚀刻衬层氮化物膜以及部分衬层的步骤之后还包括一个去除垫层氧化物膜的步骤。
23.按照权利要求22的沟槽隔离方法，其中，在去除垫层氮化物膜的步骤之后是氧化半导体衬底的表面的步骤。
24.按照权利要求15的沟槽隔离方法，其中介质膜是通过化学蒸汽沉积形成的氧化物膜，而在介质膜的平面化步骤之后还要进行热处理。
CNB001347179A 1999-10-12 2000-10-12 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法 Expired - Lifetime CN1194400C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR43989/1999 1999-10-12
KR1019990043989A KR100338767B1 (ko) 1999-10-12 1999-10-12 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법

Publications (2)

Publication Number Publication Date
CN1293452A CN1293452A (zh) 2001-05-02
CN1194400C true CN1194400C (zh) 2005-03-23

Family

ID=19614928

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001347179A Expired - Lifetime CN1194400C (zh) 1999-10-12 2000-10-12 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法

Country Status (6)

Country Link
US (2) US6331469B1 (zh)
JP (1) JP4072308B2 (zh)
KR (1) KR100338767B1 (zh)
CN (1) CN1194400C (zh)
DE (1) DE10050357B4 (zh)
GB (1) GB2360631B (zh)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3651344B2 (ja) * 2000-02-03 2005-05-25 セイコーエプソン株式会社 半導体装置の製造方法
KR100674896B1 (ko) * 2000-07-26 2007-01-26 삼성전자주식회사 반도체 집적회로의 트렌치 소자 분리 방법
JP2002043408A (ja) * 2000-07-28 2002-02-08 Nec Kansai Ltd 半導体装置の製造方法
KR100386946B1 (ko) * 2000-08-01 2003-06-09 삼성전자주식회사 트렌치 소자 분리형 반도체 장치의 형성방법
US6537895B1 (en) * 2000-11-14 2003-03-25 Atmel Corporation Method of forming shallow trench isolation in a silicon wafer
US6921947B2 (en) * 2000-12-15 2005-07-26 Renesas Technology Corp. Semiconductor device having recessed isolation insulation film
US6958518B2 (en) * 2001-06-15 2005-10-25 Agere Systems Inc. Semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor
JP5121102B2 (ja) 2001-07-11 2013-01-16 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
GB0117949D0 (en) * 2001-07-24 2001-09-19 Koninkl Philips Electronics Nv Trench-gate semiconductor devices and their manufacture
KR100389929B1 (ko) * 2001-07-28 2003-07-04 삼성전자주식회사 트렌치 소자분리막을 구비하는 ｓｏｉ 소자 및 그 제조 방법
US6667224B1 (en) * 2001-08-13 2003-12-23 Cypress Semiconductor Corp. Method to eliminate inverse narrow width effect in small geometry MOS transistors
JP3577024B2 (ja) * 2001-10-09 2004-10-13 エルピーダメモリ株式会社 半導体装置及びその製造方法
US6746933B1 (en) * 2001-10-26 2004-06-08 International Business Machines Corporation Pitcher-shaped active area for field effect transistor and method of forming same
US6657276B1 (en) * 2001-12-10 2003-12-02 Advanced Micro Devices, Inc. Shallow trench isolation (STI) region with high-K liner and method of formation
KR100412138B1 (ko) * 2001-12-27 2003-12-31 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
US7439141B2 (en) * 2001-12-27 2008-10-21 Spansion, Llc Shallow trench isolation approach for improved STI corner rounding
US6838392B1 (en) * 2002-03-15 2005-01-04 Cypress Semiconductor Corporation Methods of forming semiconductor structures, and articles and devices formed thereby
JP2003273206A (ja) * 2002-03-18 2003-09-26 Fujitsu Ltd 半導体装置とその製造方法
US6828213B2 (en) * 2002-03-21 2004-12-07 Texas Instruments Incorporated Method to improve STI nano gap fill and moat nitride pull back
TWI252565B (en) * 2002-06-24 2006-04-01 Hitachi Ltd Semiconductor device and manufacturing method thereof
US6734082B2 (en) * 2002-08-06 2004-05-11 Chartered Semiconductor Manufacturing Ltd. Method of forming a shallow trench isolation structure featuring a group of insulator liner layers located on the surfaces of a shallow trench shape
US6809386B2 (en) * 2002-08-29 2004-10-26 Micron Technology, Inc. Cascode I/O driver with improved ESD operation
JP4949629B2 (ja) * 2002-09-16 2012-06-13 トリオシン・ホールディング・インコーポレイテッド 活性剤が加入された静電的に荷電したフィルター媒体
US20040065937A1 (en) * 2002-10-07 2004-04-08 Chia-Shun Hsiao Floating gate memory structures and fabrication methods
JP2004152851A (ja) * 2002-10-29 2004-05-27 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2004193585A (ja) * 2002-11-29 2004-07-08 Fujitsu Ltd 半導体装置の製造方法と半導体装置
KR100557562B1 (ko) * 2002-12-30 2006-03-03 주식회사 하이닉스반도체 반도체소자의 제조방법
JP4694769B2 (ja) 2003-01-27 2011-06-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP2004311487A (ja) * 2003-04-02 2004-11-04 Hitachi Ltd 半導体装置の製造方法
US6853031B2 (en) * 2003-04-17 2005-02-08 United Microelectronics Corp. Structure of a trapezoid-triple-gate FET
US7019380B2 (en) 2003-06-20 2006-03-28 Kabushiki Kaisha Toshiba Semiconductor device
KR100513799B1 (ko) * 2003-06-30 2005-09-13 주식회사 하이닉스반도체 트렌치형 소자분리막을 구비한 반도체 소자의 제조 방법
JP3748867B2 (ja) * 2003-09-29 2006-02-22 沖電気工業株式会社 半導体装置の製造方法
JP4825402B2 (ja) * 2004-01-14 2011-11-30 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2005260163A (ja) 2004-03-15 2005-09-22 Fujitsu Ltd 容量素子及びその製造方法並びに半導体装置及びその製造方法
US7067377B1 (en) * 2004-03-30 2006-06-27 Fasl Llc Recessed channel with separated ONO memory device
JP4577680B2 (ja) * 2004-04-13 2010-11-10 エルピーダメモリ株式会社 半導体装置の製造方法
KR100530496B1 (ko) * 2004-04-20 2005-11-22 삼성전자주식회사 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置
JP2006049413A (ja) * 2004-08-02 2006-02-16 Fujitsu Ltd 半導体装置及びその製造方法
US7339253B2 (en) * 2004-08-16 2008-03-04 Taiwan Semiconductor Manufacturing Company Retrograde trench isolation structures
JP2006093216A (ja) * 2004-09-21 2006-04-06 Toshiba Corp 半導体装置
KR100694976B1 (ko) * 2004-12-20 2007-03-14 주식회사 하이닉스반도체 반도체 소자의 소자분리막 형성방법
KR100762230B1 (ko) * 2004-12-30 2007-10-01 주식회사 하이닉스반도체 반도체 장치의 제조방법
JP4515951B2 (ja) * 2005-03-31 2010-08-04 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100699843B1 (ko) 2005-06-09 2007-03-27 삼성전자주식회사 트렌치 분리영역을 갖는 모스 전계효과 트랜지스터 및 그제조방법
US7265015B2 (en) * 2005-06-30 2007-09-04 Promos Technologies Inc. Use of chlorine to fabricate trench dielectric in integrated circuits
US7229896B2 (en) * 2005-08-03 2007-06-12 United Microelectronics Corp. STI process for eliminating silicon nitride liner induced defects
DE102005037566B4 (de) * 2005-08-09 2008-04-24 Qimonda Ag Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
JP4951978B2 (ja) * 2006-01-13 2012-06-13 ソニー株式会社 半導体装置及びその製造方法
US20070224772A1 (en) * 2006-03-21 2007-09-27 Freescale Semiconductor, Inc. Method for forming a stressor structure
US8093678B2 (en) * 2007-04-05 2012-01-10 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of fabricating the same
US8120094B2 (en) 2007-08-14 2012-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Shallow trench isolation with improved structure and method of forming
US7692483B2 (en) * 2007-10-10 2010-04-06 Atmel Corporation Apparatus and method for preventing snap back in integrated circuits
US7652335B2 (en) * 2007-10-17 2010-01-26 Toshiba America Electronics Components, Inc. Reversely tapered contact structure compatible with dual stress liner process
CN101593717B (zh) * 2008-05-28 2011-06-01 上海华虹Nec电子有限公司 浅沟槽隔离结构的制备方法
JP2010034468A (ja) * 2008-07-31 2010-02-12 Renesas Technology Corp 半導体装置及びその製造方法
US7838353B2 (en) * 2008-08-12 2010-11-23 International Business Machines Corporation Field effect transistor with suppressed corner leakage through channel material band-edge modulation, design structure and method
US8125037B2 (en) 2008-08-12 2012-02-28 International Business Machines Corporation Field effect transistor with channel region edge and center portions having different band structures for suppressed corner leakage
EP3184045B1 (en) 2008-11-19 2023-12-06 Inspire Medical Systems, Inc. System treating sleep disordered breathing
US8085604B2 (en) * 2008-12-12 2011-12-27 Atmel Corporation Snap-back tolerant integrated circuits
US9953885B2 (en) * 2009-10-27 2018-04-24 Taiwan Semiconductor Manufacturing Company, Ltd. STI shape near fin bottom of Si fin in bulk FinFET
JP5357121B2 (ja) 2010-09-16 2013-12-04 シャープ株式会社 半導体装置の製造方法、および電気機器
CN102543760B (zh) * 2012-02-28 2014-06-04 上海华力微电子有限公司 一种增加浅沟槽隔离压应力提高nmos电子迁移率的方法
CN105097639A (zh) * 2014-04-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法
US9865495B2 (en) 2015-11-05 2018-01-09 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
FR3051973B1 (fr) 2016-05-24 2018-10-19 X-Fab France Procede de formation de transistors pdsoi et fdsoi sur un meme substrat
CN111341724B (zh) * 2018-12-19 2022-11-04 上海新微技术研发中心有限公司 浅沟槽隔离工艺及浅沟槽隔离结构
US20230054315A1 (en) * 2020-03-18 2023-02-23 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
TWI766294B (zh) * 2020-06-10 2022-06-01 聯華電子股份有限公司 形成絕緣結構的方法
CN112234024A (zh) * 2020-11-18 2021-01-15 华虹半导体(无锡)有限公司 浅沟槽隔离结构的顶角圆化方法

Family Cites Families (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5690525A (en) 1979-11-28 1981-07-22 Fujitsu Ltd Manufacture of semiconductor device
US4506435A (en) * 1981-07-27 1985-03-26 International Business Machines Corporation Method for forming recessed isolated regions
US4390393A (en) 1981-11-12 1983-06-28 General Electric Company Method of forming an isolation trench in a semiconductor substrate
FR2566179B1 (fr) 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'un oxyde de champ localise par rapport a une tranchee d'isolement
US4571819A (en) * 1984-11-01 1986-02-25 Ncr Corporation Method for forming trench isolation structures
US4656497A (en) 1984-11-01 1987-04-07 Ncr Corporation Trench isolation structures
JPS61137338A (ja) 1984-12-10 1986-06-25 Hitachi Ltd 半導体集積回路装置の製造方法
US4631803A (en) 1985-02-14 1986-12-30 Texas Instruments Incorporated Method of fabricating defect free trench isolation devices
GB8528071D0 (en) 1985-11-14 1985-12-18 Shell Int Research Polycarbonates
US4825277A (en) 1987-11-17 1989-04-25 Motorola Inc. Trench isolation process and structure
US4960727A (en) 1987-11-17 1990-10-02 Motorola, Inc. Method for forming a dielectric filled trench
US5219774A (en) 1988-05-17 1993-06-15 Xicor, Inc. Deposited tunneling oxide
US5189501A (en) 1988-10-05 1993-02-23 Sharp Kabushiki Kaisha Isolator for electrically isolating semiconductor devices in an integrated circuit
US5206182A (en) 1989-06-08 1993-04-27 United Technologies Corporation Trench isolation process
US5223736A (en) 1989-09-27 1993-06-29 Texas Instruments Incorporated Trench isolation process with reduced topography
JP2663739B2 (ja) * 1991-04-08 1997-10-15 日本電気株式会社 半導体装置の製造方法
JPH0574927A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置の製造方法
JPH05152429A (ja) 1991-11-28 1993-06-18 Nec Corp 半導体装置の製造方法
US5190889A (en) 1991-12-09 1993-03-02 Motorola, Inc. Method of forming trench isolation structure with germanium silicate filling
US5561073A (en) 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
JPH05304205A (ja) * 1992-04-27 1993-11-16 Toshiba Corp 半導体装置及びその製造方法
KR950002951B1 (ko) 1992-06-18 1995-03-28 현대전자산업 주식회사 트렌치 소자분리막 제조방법
US5316965A (en) 1993-07-29 1994-05-31 Digital Equipment Corporation Method of decreasing the field oxide etch rate in isolation technology
BE1007588A3 (nl) 1993-09-23 1995-08-16 Philips Electronics Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een halfgeleiderlichaam met veldisolatiegebieden gevormd door met isolerend materiaal gevulde groeven.
JP2955459B2 (ja) 1993-12-20 1999-10-04 株式会社東芝 半導体装置の製造方法
US5472904A (en) 1994-03-02 1995-12-05 Micron Technology, Inc. Thermal trench isolation
US5492858A (en) 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches
US5447884A (en) 1994-06-29 1995-09-05 International Business Machines Corporation Shallow trench isolation with thin nitride liner
US5696020A (en) 1994-11-23 1997-12-09 Electronics And Telecommunications Research Institute Method for fabricating semiconductor device isolation region using a trench mask
US5521422A (en) 1994-12-02 1996-05-28 International Business Machines Corporation Corner protected shallow trench isolation device
US5679599A (en) 1995-06-22 1997-10-21 Advanced Micro Devices, Inc. Isolation using self-aligned trench formation and conventional LOCOS
KR0176155B1 (ko) 1995-06-22 1999-04-15 김광호 반도체 장치의 소자분리 방법
US5643823A (en) * 1995-09-21 1997-07-01 Siemens Aktiengesellschaft Application of thin crystalline Si3 N4 liners in shallow trench isolation (STI) structures
US5719085A (en) 1995-09-29 1998-02-17 Intel Corporation Shallow trench isolation technique
KR100214068B1 (ko) 1995-11-21 1999-08-02 김영환 반도체 장치의 소자분리막 형성방법
JP2762976B2 (ja) 1995-12-25 1998-06-11 日本電気株式会社 半導体装置の製造方法
US5612242A (en) 1996-03-11 1997-03-18 United Microelectronics Corp. Trench isolation method for CMOS transistor
KR100213196B1 (ko) 1996-03-15 1999-08-02 윤종용 트렌치 소자분리
US5861104A (en) 1996-03-28 1999-01-19 Advanced Micro Devices Trench isolation with rounded top and bottom corners and edges
KR100195208B1 (ko) 1996-04-15 1999-06-15 윤종용 반도체 장치의 소자분리막 형성 방법
US5712185A (en) 1996-04-23 1998-01-27 United Microelectronics Method for forming shallow trench isolation
KR0183879B1 (ko) 1996-06-07 1999-04-15 김광호 반도체장치의 소자분리막 형성방법
KR100190048B1 (ko) 1996-06-25 1999-06-01 윤종용 반도체 소자의 소자 분리 방법
US5858842A (en) 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
KR100195243B1 (ko) 1996-09-05 1999-06-15 윤종용 얕은 트랜치 분리를 이용한 반도체 장치의 제조방법
US5834358A (en) 1996-11-12 1998-11-10 Micron Technology, Inc. Isolation regions and methods of forming isolation regions
KR100226488B1 (ko) 1996-12-26 1999-10-15 김영환 반도체 소자 격리구조 및 그 형성방법
US5780346A (en) 1996-12-31 1998-07-14 Intel Corporation N2 O nitrided-oxide trench sidewalls and method of making isolation structure
US5763315A (en) 1997-01-28 1998-06-09 International Business Machines Corporation Shallow trench isolation with oxide-nitride/oxynitride liner
US5674775A (en) 1997-02-20 1997-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation trench with a rounded top edge using an etch buffer layer
US5866465A (en) 1997-04-03 1999-02-02 Micron Technology, Inc. Semiconductor processing method of forming a contact opening to a region adjacent a field isolation mass
US5786262A (en) 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation
US5728621A (en) 1997-04-28 1998-03-17 Chartered Semiconductor Manufacturing Pte Ltd Method for shallow trench isolation
US5863827A (en) 1997-06-03 1999-01-26 Texas Instruments Incorporated Oxide deglaze before sidewall oxidation of mesa or trench
US5872045A (en) 1997-07-14 1999-02-16 Industrial Technology Research Institute Method for making an improved global planarization surface by using a gradient-doped polysilicon trench--fill in shallow trench isolation
KR19990010757A (ko) * 1997-07-18 1999-02-18 윤종용 반도체 장치의 소자 분리 방법
KR100230431B1 (ko) 1997-07-25 1999-11-15 윤종용 2 종류의 산화막을 사용하는 트렌치 소자 분리 방법
US5837612A (en) 1997-08-01 1998-11-17 Motorola, Inc. Silicon chemical mechanical polish etch (CMP) stop for reduced trench fill erosion and method for formation
KR19990025197A (ko) * 1997-09-11 1999-04-06 윤종용 트렌치 소자분리방법
US6103635A (en) 1997-10-28 2000-08-15 Fairchild Semiconductor Corp. Trench forming process and integrated circuit device including a trench
US6093611A (en) 1997-12-19 2000-07-25 Advanced Micro Devices, Inc. Oxide liner for high reliability with reduced encroachment of the source/drain region
TW353797B (en) 1997-12-27 1999-03-01 United Microelectronics Corp Method of shallow trench isolation
KR100247940B1 (ko) * 1997-12-30 2000-03-15 윤종용 트렌치 소자분리방법
KR100459691B1 (ko) * 1998-01-05 2005-01-17 삼성전자주식회사 반도체 장치의 트랜치 소자 분리 방법
US6004862A (en) 1998-01-20 1999-12-21 Advanced Micro Devices, Inc. Core array and periphery isolation technique
US6054343A (en) 1998-01-26 2000-04-25 Texas Instruments Incorporated Nitride trench fill process for increasing shallow trench isolation (STI) robustness
US6074932A (en) 1998-01-28 2000-06-13 Texas Instruments - Acer Incorporated Method for forming a stress-free shallow trench isolation
KR100280107B1 (ko) * 1998-05-07 2001-03-02 윤종용 트렌치 격리 형성 방법
US5976951A (en) 1998-06-30 1999-11-02 United Microelectronics Corp. Method for preventing oxide recess formation in a shallow trench isolation
US5989978A (en) * 1998-07-16 1999-11-23 Chartered Semiconductor Manufacturing, Ltd. Shallow trench isolation of MOSFETS with reduced corner parasitic currents
JP4592837B2 (ja) 1998-07-31 2010-12-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR100297737B1 (ko) * 1998-09-24 2001-11-01 윤종용 반도체소자의 트렌치 소자 분리 방법
TW391051B (en) 1998-11-06 2000-05-21 United Microelectronics Corp Method for manufacturing shallow trench isolation structure
US6008108A (en) 1998-12-07 1999-12-28 United Microelectronics Corp. Method of fabricating a shallow-trench isolation structure in an integrated circuit
TW406350B (en) 1998-12-07 2000-09-21 United Microelectronics Corp Method for manufacturing the shallow trench isolation area
TW400605B (en) * 1999-01-16 2000-08-01 United Microelectronics Corp The manufacturing method of the Shallow Trench Isolation (STI)
US6238981B1 (en) 1999-05-10 2001-05-29 Intersil Corporation Process for forming MOS-gated devices having self-aligned trenches
US6255194B1 (en) * 1999-06-03 2001-07-03 Samsung Electronics Co., Ltd. Trench isolation method
TW418489B (en) * 1999-08-13 2001-01-11 Taiwan Semiconductor Mfg Manufacturing method of shallow trench isolation

Also Published As

Publication number Publication date
US20010041421A1 (en) 2001-11-15
JP4072308B2 (ja) 2008-04-09
KR20010036816A (ko) 2001-05-07
CN1293452A (zh) 2001-05-02
GB2360631B (en) 2003-09-03
DE10050357B4 (de) 2015-07-02
GB0024940D0 (en) 2000-11-29
GB2360631A (en) 2001-09-26
US6331469B1 (en) 2001-12-18
US6465866B2 (en) 2002-10-15
JP2001160589A (ja) 2001-06-12
KR100338767B1 (ko) 2002-05-30
DE10050357A1 (de) 2001-06-28

Similar Documents

Publication Publication Date Title
CN1194400C (zh) 沟槽隔离结构、具有该结构的半导体器件以及沟槽隔离方法
TWI621160B (zh) 用於溝槽功率mosfet的自對準接頭
JP3396553B2 (ja) 半導体装置の製造方法及び半導体装置
JP3400846B2 (ja) トレンチ構造を有する半導体装置およびその製造方法
JP4034136B2 (ja) 半導体素子の製造方法
CN1681103A (zh) 形成有掩埋氧化物图形的半导体器件的方法及其相关器件
CN1518100A (zh) 半导体器件及其制造方法
JP2007027738A (ja) 半導体装置及びその製作方法
JP2002076112A (ja) 接合漏れ電流及び狭幅効果を減少させうる半導体素子及びその製造方法
JP2003229571A (ja) 半導体装置
CN115799072B (zh) 屏蔽栅沟槽功率器件及其制作方法
CN1917165A (zh) 浅沟槽隔离结构的制造方法
KR100374227B1 (ko) 반도체소자의 제조방법
US20220320113A1 (en) Semiconductor structure and manufacturing method thereof
CN114864479A (zh) 半导体器件及其制作方法
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
KR20060098191A (ko) 고전압 트랜지스터 제조 방법.
KR100275484B1 (ko) 트렌치형 게이트 전극을 갖는 전력소자 제조방법
JP2004363551A (ja) 半導体装置の製造方法
JP4599033B2 (ja) Ｍｏｓゲート半導体デバイスの製造方法
JP2010177474A (ja) 半導体装置の製造方法
KR100519517B1 (ko) 반도체 소자의 소자 분리막 형성 방법
CN117995683A (zh) 一种sgt器件的形成方法
JP2005093773A (ja) トレンチゲート型半導体装置およびその製造方法
KR100480237B1 (ko) 반도체 소자의 소자 분리막 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: MOSAID TECHNOLOGIES INC.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20120313

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20120313

Address after: Ontario, Canada

Patentee after: Mosaid Technologies Inc.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co., Ltd.

C56 Change in the name or address of the patentee

Owner name: CONVERSANT INTELLECTUAL PROPERTY MANAGEMENT INC.

Free format text: FORMER NAME: MOSAID TECHNOLOGIES INC.

CP01 Change in the name or title of a patent holder

Address after: Ontario, Canada

Patentee after: Examine Vincent Zhi Cai management company

Address before: Ontario, Canada

Patentee before: Mosaid Technologies Inc.

CX01 Expiry of patent term

Granted publication date: 20050323

CX01 Expiry of patent term