CN115799072B - 屏蔽栅沟槽功率器件及其制作方法 - Google Patents

Abstract

本发明提供一种屏蔽栅沟槽功率器件及其制作方法，所述方法包括：提供一衬底，在所述衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层；对所述第二栅极材料层、所述第二氧化层以及所述第一栅极材料层依次进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；在所述分裂栅结构的顶部以及侧壁形成第三氧化层；形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上。本发明提供的屏蔽栅沟槽功率器件的制作方法，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。

Description

屏蔽栅沟槽功率器件及其制作方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种屏蔽栅沟槽功率器件及其制作方法。

背景技术

常见的功率MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物-半导体场效应晶体管）中，屏蔽栅沟槽（Shielded Gate Trench，SGT）MOSFET在沟槽内形成上下两层分裂栅极的构造，相较于其他的沟槽型场效应晶体管，具有较低的导通电阻、较低的栅漏电容和较高的耐压等性能优势，因此，在中低压功率器件中获得了广泛的应用。

传统的SGT MOSFET的制作方法通常是首先通过刻蚀半导体衬底形成沟槽，再通过热氧化法氧化半导体衬底表面在沟槽内形成介质层，接着在沟槽内沉积多晶硅，并刻蚀介质层与多晶硅，在沟槽的底部形成屏蔽栅极，接着在屏蔽栅极的顶部形成隔离氧化层之后再次沉积多晶硅，形成多晶硅栅极，多晶硅栅极位于屏蔽栅极上方，并通过隔离氧化层进行隔离。

然而，随着集成度的不断增加，沟槽的深宽比（Aspect ratio）也在不断增加，沟槽内的多晶硅填充能力逐渐产生瓶颈，在沟槽内形成的屏蔽栅极或多晶硅栅极中会有孔隙产生，从而影响了器件的性能。

发明内容

本发明的目的在于提供一种屏蔽栅沟槽功率器件及其制作方法，无需形成沟槽，从而避免了在沟槽内填充多晶硅，避免了沟槽内的栅极中产生孔隙，由此提高了器件的性能。

为解决上述技术问题，本发明提供一种屏蔽栅沟槽功率器件的制作方法，包括以下步骤：

提供一衬底，在所述衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层；

对所述第二栅极材料层、所述第一氧化层以及所述第一栅极材料层依次进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；

在所述分裂栅结构的顶部以及侧壁形成第三氧化层；以及

形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上。

可选的，采用热氧化法形成所述第一氧化层；采用原位氧化工艺形成所述第二氧化层。

可选的，在所述分裂栅结构的顶部以及侧壁形成第三氧化层的步骤包括：

进行高温氧化工艺，在所述分裂栅结构的顶部、侧壁以及所述衬底表面形成第三氧化材料层；

进行湿法清洗，去除所述衬底表面的所述第三氧化材料层，保留所述分裂栅结构的顶部以及侧壁的部分厚度的所述第三氧化材料层作为第三氧化层。

可选的，所述衬底上的所述第三氧化材料层的厚度小于所述分裂栅结构的顶部及侧壁的所述第三氧化材料层的厚度。

可选的，形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上的方法包括：

形成外延材料层，所述外延材料层覆盖所述分裂栅结构与所述衬底；

去除部分所述外延材料层以及部分所述第三氧化层至暴露出所述分裂栅结构，剩余的所述外延材料层作为外延层包围所述分裂栅结构的侧壁。

可选的，通过外延生长法形成所述外延材料层；通过平坦化工艺或刻蚀工艺去除部分所述外延材料层与所述第三氧化层。

可选的，形成所述外延层之后，所述制作方法还包括：在所述外延层内形成第一掺杂区与第二掺杂区，相比于所述第一掺杂区，所述第二掺杂区远离所述衬底。

可选的，所述第一掺杂区与所述第二掺杂区的掺杂类型不同。

可选的，所述第一氧化层、所述第二氧化层与所述第三氧化层的材质均包含氧化硅。

相应的，本发明还提供一种屏蔽栅沟槽功率器件，采用如上所述的屏蔽栅沟槽功率器件的制作方法制作而成。

综上所述，本发明提供的屏蔽栅沟槽功率器件及其制作方法中，首先在衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层，之后对所述第二栅极材料层、所述第二氧化层以及所述第一栅极材料层进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；接着在所述分裂栅结构的顶部以及侧壁形成第三氧化层，之后在所述分裂栅结构两侧的所述衬底上形成外延层，使得所述分裂栅结构的侧壁及底部被外延层与所述衬底所包围，从而形成屏蔽栅沟槽功率器件的上下两层栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。

进一步的，通过高温氧化工艺在分裂栅结构的顶部、侧壁以及衬底表面形成第三氧化材料层，高温氧化工艺能够修补所述衬底在形成分裂栅结构时由于刻蚀造成的损伤，进一步提高了器件的性能。

附图说明

本领域的普通技术人员将会理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：

图1是本发明一实施例提供的屏蔽栅沟槽功率器件的制作方法的流程图。

图2是本发明一实施例提供的形成第一氧化层之后的结构示意图。

图3是本发明一实施例提供的形成第二栅极材料层之后的结构示意图。

图4是本发明一实施例提供的形成分裂栅结构之后的结构示意图。

图5是本发明一实施例提供的形成第三氧化材料层之后的结构示意图。

图6是本发明一实施例提供的形成第三氧化层之后的结构示意图。

图7是本发明一实施例提供的形成外延材料层之后的结构示意图。

图8是本发明一实施例提供的形成外延层之后的结构示意图。

图9是本发明一实施例提供的形成第二掺杂区之后的结构示意图。

附图中：

10-衬底；11-第一氧化层；12′-第一栅极材料层；12-第一栅极；13-第二氧化层；14′-第二栅极材料层；14-第二栅极；15′-第三氧化材料层；15-第三氧化层；16′-外延材料层；16-外延层；17-第一掺杂区；18-第二掺杂区；20-分裂栅结构。

具体实施方式

为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。

如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，术语“近端”通常是靠近操作者的一端，术语“远端”通常是靠近患者的一端，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

图1是本发明一实施例提供的屏蔽栅沟槽功率器件的制作方法的流程图。如图1所示，所述屏蔽栅沟槽功率器件的制作方法包括以下步骤：

S1：提供一衬底，在所述衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层；

S2：对所述第二栅极材料层、所述第二氧化层以及所述第一栅极材料层依次进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；

S3：在所述分裂栅结构的顶部以及侧壁形成第三氧化层；

S4：形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上。

图2至图9是本发明一实施例提供的屏蔽栅沟槽功率器件的制作方法的各步骤结构示意图。接下来，将结合图1与图2至图9对本发明实施例所提供的屏蔽栅沟槽功率器件的制作方法进行详细说明。

在步骤S1中，请参考图3所示，提供一衬底10，在所述衬底10上依次形成第一氧化层11、第一栅极材料层12′、第二氧化层13以及第二栅极材料层14′。

其中，所述衬底10的材料可以为硅、锗、锗硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底10的材料为硅，且优选为单晶硅。

请参考图2与图3所示，在所述衬底10上形成第一栅极材料层12′之前，首先在所述衬底10上形成第一氧化层11，所述第一氧化层11的材质包含氧化硅。示例性的，可以对所述衬底10进行热氧化以形成所述第一氧化层11，也可以采用化学气相沉积（Chemical VaporDeposition，CVD）、物理气相沉积法（Physical Vapor Deposition，PVD）、原子层沉积法（Atomic layer deposition，ALD）等沉积方法形成。

接着，请参考图3所示，在所述第一氧化层11上依次形成所述第一栅极材料层12′、所述第二氧化层13以及所述第二栅极材料层14′，所述第一栅极材料层12′的材料包含多晶硅、铝、钽、钨或钛等，可以采用化学气相沉积法、物理气相沉积法、低压化学气相沉积法（Low Pressure Chemical Vapor Deposition，LPCVD）等本领域技术人员已知的方法形成。本实施例中，所述第一栅极材料层12′的材料优选为多晶硅。所述第二氧化层13的材质包含氧化硅，可以采用原位氧化工艺形成，即对所述第一栅极材料层12′进行氧化形成所述第二氧化层13。所述第二栅极材料层14′的材料包含多晶硅、铝、钽、钨或钛等，可以采用化学气相沉积法、物理气相沉积法、低压化学气相沉积法等本领域技术人员已知的方法形成。本实施例中，所述第二栅极材料层14′的材料优选为多晶硅。在本发明一实施例中，所述第一栅极材料层12′后续用于形成屏蔽栅极，所述第二栅极材料层14′后续用于形成多晶硅栅极。所述第二氧化层13作为屏蔽栅极与多晶硅栅极之间的隔离氧化层。

在步骤S2中，请参考图4所述，对所述第二栅极材料层14′、所述第二氧化层13以及所述第一栅极材料层12′依次进行刻蚀以形成分裂栅结构20，并继续对所述第一氧化层11进行刻蚀至暴露出所述衬底10。

本实施例中，具体的，在所述第二栅极材料层14′上形成掩膜层（例如光刻胶层）；对所述掩膜层进行图形化形成图形化的掩膜层；然后以所述图形化的掩膜层为掩膜依次对所述第二栅极材料层14′、所述第二氧化层13、所述第一栅极材料层12′以及所述第一氧化层11进行刻蚀，至暴露出所述衬底10；最后去除所述图形化的掩膜层，形成位于所述衬底10上的多个分裂栅极结构20。

所述第一栅极材料层12′刻蚀之后形成第一栅极12，所述第二栅极材料层14′刻蚀之后形成第二栅极14，所述第一栅极12与所述第二栅极14之间的所述第二氧化层13作为两个栅极之间的隔离层，所述第一栅极12、所述第二氧化层13与所述第二栅极14共同构成分裂栅结构20，所述第一栅极12可以为屏蔽栅极，所述第二栅极14可以为多晶硅栅极，所述第一栅极12与所述第二栅极14构成屏蔽栅沟槽功率器件的上下两层栅极。在所述分裂栅结构20底部的所述第一氧化层11作为后续的栅氧化层。

在步骤S3中，请参考图6所示，在所述分裂栅结构20的顶部以及侧壁形成第三氧化层15。

具体的，首先，请参考图5所示，进行高温氧化工艺，在所述分裂栅结构20的顶部、侧壁以及所述衬底10暴露出的表面均形成第三氧化材料层15′，所述第三氧化材料层15′的材质包含氧化硅。本发明一实施例中，所述衬底10的材质为单晶硅，所述第一栅极12与所述第二栅极14的材质为多晶硅，对所述多晶硅与所述单晶硅进行高温氧化，在所述单晶硅上形成的氧化层的厚度小于在所述多晶硅上形成的氧化层的厚度，即所述衬底10上的所述第三氧化材料层15′的厚度小于所述分裂栅结构20侧壁及顶部的所述第三氧化材料层15′的厚度，其厚度比一般为1:2。

在步骤S2中刻蚀形成所述分裂栅结构20至暴露出所述衬底10，会不可避免的对所述衬底10造成损伤，在本步骤中通过高温氧化的方法形成所述第三氧化材料层15′，高温氧化工艺能够修补所述衬底10由于刻蚀造成的损伤，从而提高最终器件的性能。

接着，请参考图6所示，进行湿法清洗，去除所述衬底10表面的所述第三氧化材料层15′，保留所述分裂栅结构20的顶部以及侧壁的部分厚度的所述第三氧化材料层15′作为第三氧化层15。

如上所述，由于所述分裂栅结构20侧壁及顶部的所述第三氧化材料层15′的厚度大于所述衬底10上的所述第三氧化材料层15′的厚度，通过湿法清洗去除所述衬底10上的所述第三氧化材料层15′之后，所述分裂栅结构20侧壁及顶部还保留有部分所述第三氧化材料层15′作为第三氧化层15，所述第三氧化层15的材质包含氧化硅。并且，湿法清洗工艺能够将所述衬底10表面的杂质以及其他微粒子移除。

在步骤S4中，请参考图8所示，形成外延层16，所述外延层16位于所述分裂栅结构20两侧的所述衬底10上。

具体的，首先，请参考图7所示，形成外延材料层16′，所述外延材料层16′覆盖所述分裂栅结构20与所述衬底10。示例性的，可以采用外延生长法（Epitaxial Growth）形成所述外延材料层16′。所述衬底10为单晶硅，所述第二栅极14为多晶硅，并且所述第二栅极14的顶部还形成有第三氧化层15，采用外延生长法进行生长时，首先在所述分裂栅结构20之间的所述衬底10上形成所述外延材料层16′，当所述外延材料层16′高于所述分裂栅结构20时，在所述分裂栅结构20顶部也会形成所述外延材料层16′。所述衬底10上的所述外延材料层16′为单晶硅，所述分裂栅结构20顶部由于晶向不同形成的所述外延材料层16′为多晶硅。

接着，请参考图8所示，去除部分所述外延材料层16′以及部分所述第三氧化层15，至暴露出所述分裂栅结构20，剩余的所述外延材料层16′作为外延层16。可以采用平坦化工艺去除部分所述外延材料层16′与部分所述第三氧化层15，例如对所述外延材料层16′与所述第三氧化层15进行化学机械研磨，至暴露出所述分裂栅结构20。或者，也可以采用刻蚀工艺去除部分所述外延材料层16′与部分所述第三氧化层15，至暴露出所述分裂栅结构20，本发明对此不作限定。

所述外延层16与所述衬底10的材质相同，均为单晶硅，所述分裂栅结构20的侧壁及底部被所述外延层16与所述衬底10所包围，从而形成屏蔽栅沟槽功率器件的栅极，剩余的所述第三氧化层15与所述第一氧化层11共同作为栅氧化层，所述第二氧化层13作为所述第一栅极12与所述第二栅极14的隔离氧化层。

本发明提供的屏蔽栅沟槽功率器件的制作方法中，首先在衬底10上依次形成第一氧化层11、第一栅极材料层12′、第二氧化层13以及第二栅极材料层14′，之后对所述第二栅极材料层14′、所述第二氧化层13以及所述第一栅极材料层12′进行刻蚀以形成分裂栅结构20，并继续对所述第一氧化层11进行刻蚀至暴露出所述衬底；接着在所述分裂栅结构20的顶部以及侧壁形成第三氧化层15，之后在所述分裂栅结构20两侧的所述衬底10上形成外延层16，使得所述分裂栅结构20的侧壁及底部被外延层16与所述衬底10所包围，从而形成屏蔽栅沟槽功率器件的上下两层栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。

请参考图9所示，在形成所述外延层16之后，所述制作方法还包括：在所述外延层16内形成第一掺杂区17与第二掺杂区18，相比于所述第一掺杂区17，所述第二掺杂区18远离所述衬底10。所述第二掺杂区18位于所述第一掺杂区17上方。

所述第一掺杂区17与所述第二掺杂区18可以通过离子注入工艺形成，还可以通过快速热退火工艺来活化被注入的离子。在本发明一实施例中，所述第一掺杂区17与所述第二掺杂区18的掺杂类型不同，例如所述第一掺杂区17为P阱，所述第二掺杂区18为N+区。在本发明另一实施例中，所述第一掺杂区17与所述第二掺杂区18的掺杂类型可以相同。本发明对此不作限定。

相应的，本发明还提供一种屏蔽栅沟槽功率器件，采用如上所述的屏蔽栅沟槽功率器件的制作方法制作而成。请参考图8所示，所述屏蔽栅沟槽功率器件包括：

衬底10；

位于所述衬底10上的外延层16；

位于所述外延层16内的沟槽，所述沟槽暴露出所述衬底10；

位于所述沟槽底部的第一氧化层11以及位于所述沟槽侧壁的第三氧化层15；

位于所述沟槽内的分裂栅结构20，所述分裂栅结构20包括依次位于所述沟槽内的第一栅极12、第二氧化层13与第二栅极14。

本发明实施例提供的屏蔽栅沟槽功率器件中，所述分裂栅结构20位于形成于所述衬底10与所述外延层16内的沟槽内，但是在制作方法中并不需要形成该沟槽，而是先形成所述分裂栅结构20，再形成所述外延层16，使得所述外延层16与所述衬底10包围所述分裂栅结构20，即形成沟槽式栅极，能够避免在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。

进一步的，请参考图9所示，在所述外延层16内还形成有第一掺杂区17与所述第二掺杂区18，相比于所述第一掺杂区17，所述第二掺杂区18远离所述衬底10。具体的，所述第二掺杂区18位于所述第一掺杂区17上方。

综上所述，本发明提供的屏蔽栅沟槽功率器件及其制作方法中，首先在衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层，之后对所述第二栅极材料层、所述第二氧化层以及所述第一栅极材料层进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；接着在所述分裂栅结构的顶部以及侧壁形成第三氧化层，之后在所述分裂栅结构两侧的所述衬底上形成外延层，使得所述分裂栅结构的侧壁及底部被外延层与所述衬底所包围，从而形成屏蔽栅沟槽功率器件的上下两层栅极，与现有技术相比，无需形成沟槽，从而避免了在高深宽比的沟槽内填充多晶硅，降低了栅极制作的工艺难度，避免了栅极内孔隙的产生，从而提高了器件的性能。

进一步的，通过高温氧化工艺在分裂栅结构的顶部、侧壁以及衬底表面形成第三氧化材料层，高温氧化工艺能够修补所述衬底在形成分裂栅结构时由于刻蚀造成的损伤，进一步提高了器件的性能。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种屏蔽栅沟槽功率器件的制作方法，其特征在于，包括以下步骤：

提供一衬底，在所述衬底上依次形成第一氧化层、第一栅极材料层、第二氧化层以及第二栅极材料层；

对所述第二栅极材料层、所述第二氧化层以及所述第一栅极材料层依次进行刻蚀以形成分裂栅结构，并继续对所述第一氧化层进行刻蚀至暴露出所述衬底；

在所述分裂栅结构的顶部以及侧壁形成第三氧化层；以及

形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上。

2.根据权利要求1所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，采用热氧化法形成所述第一氧化层；采用原位氧化工艺形成所述第二氧化层。

3.根据权利要求1所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，在所述分裂栅结构的顶部以及侧壁形成第三氧化层的步骤包括：

进行高温氧化工艺，在所述分裂栅结构的顶部、侧壁以及所述衬底表面形成第三氧化材料层；

进行湿法清洗，去除所述衬底表面的所述第三氧化材料层，保留所述分裂栅结构的顶部以及侧壁的部分厚度的所述第三氧化材料层作为第三氧化层。

4.根据权利要求3所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，所述衬底上的所述第三氧化材料层的厚度小于所述分裂栅结构的顶部及侧壁的所述第三氧化材料层的厚度。

5.根据权利要求1所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，形成外延层，所述外延层位于所述分裂栅结构两侧的所述衬底上的方法包括：

形成外延材料层，所述外延材料层覆盖所述分裂栅结构与所述衬底；

去除部分所述外延材料层以及部分所述第三氧化层至暴露出所述分裂栅结构，剩余的所述外延材料层作为外延层包围所述分裂栅结构的侧壁。

6.根据权利要求5所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，通过外延生长法形成所述外延材料层；通过平坦化工艺或刻蚀工艺去除部分所述外延材料层与所述第三氧化层。

7.根据权利要求1所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，形成所述外延层之后，所述制作方法还包括：在所述外延层内形成第一掺杂区与第二掺杂区，相比于所述第一掺杂区，所述第二掺杂区远离所述衬底。

8.根据权利要求7所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，所述第一掺杂区与所述第二掺杂区的掺杂类型不同。

9.根据权利要求1所述的屏蔽栅沟槽功率器件的制作方法，其特征在于，所述第一氧化层、所述第二氧化层与所述第三氧化层的材质均包含氧化硅。

10.一种屏蔽栅沟槽功率器件，其特征在于，采用如权利要求1~9中任一项所述的屏蔽栅沟槽功率器件的制作方法制作而成。

Images