CN113488534A - 一种带外延层的沟槽式分离栅igbt结构及其制造方法 - Google Patents

一种带外延层的沟槽式分离栅igbt结构及其制造方法 Download PDF

Info

Publication number
CN113488534A
CN113488534A CN202110829343.9A CN202110829343A CN113488534A CN 113488534 A CN113488534 A CN 113488534A CN 202110829343 A CN202110829343 A CN 202110829343A CN 113488534 A CN113488534 A CN 113488534A
Authority
CN
China
Prior art keywords
type
layer
photoetching
oxide layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110829343.9A
Other languages
English (en)
Inventor
王新强
张永利
王丕龙
刘�文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Jiaen Semiconductor Technology Co ltd
Original Assignee
Qingdao Jiaen Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Jiaen Semiconductor Technology Co ltd filed Critical Qingdao Jiaen Semiconductor Technology Co ltd
Priority to CN202110829343.9A priority Critical patent/CN113488534A/zh
Publication of CN113488534A publication Critical patent/CN113488534A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356Disposition, e.g. buried gate electrode
    • H01L29/4236Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及IGBT技术领域,且公开了一种带外延层的沟槽式分离栅IGBT结构,包括集电极金属,所述集电极金属的上方设置有n型衬底,n型衬底的内部设置有规律排布的下沟槽和上沟槽,下沟槽内部设有发射极栅氧化层和下沟槽发射极多晶层,所述下沟槽顶部设置有隔离氧化层,所述隔离氧化层上方设置有n型外延层,所述上沟槽位于n型外延层的内部,所述上沟槽的左右两侧设有p型阱,所述p型阱内置有n+型发射极与p+型短路区。该种沟槽式分离栅IGBT结构及其制造方法,该种沟槽式分离栅IGBT结构,通过n型衬底做下沟槽发射极,在n型外延层做上沟槽栅极,降低IGBT米勒电容,从而降低开关损耗。

Description

一种带外延层的沟槽式分离栅IGBT结构及其制造方法
技术领域
本发明涉及IGBT技术领域,具体为一种带外延层的沟槽式分离栅IGBT结构及其制造方法。
背景技术
IGBT作为新型电力半导体场控自关断器件,集功率MOSFET的高速性能与双极性器件的低电阻于一体,具有输进阻抗高,电压控制功耗低,控制电路简单,耐高压,承受电流大等特性,在各种电力变换中获得极广泛的应用。随着应用功率不断增加,IGBT关断损耗也随之上升,沟槽式分离栅IGBT通过独特的分离栅设计,明显降低IGBT开关损耗。
发明内容
针对现有技术的不足,本发明提供了一种带外延层的沟槽式分离栅IGBT结构,通过独特的上下结构分离栅设计,降低IGBT器件米勒电容,有效地降低开关损耗的优点,解决了背景技术中提出的问题。
本发明提供如下技术方案:一种带外延层的沟槽式分离栅IGBT结构,包括集电极金属,所述集电极金属的上表面设有p+集电极,所述集电极金属的上方设置有n型衬底,所述n型衬底的内部设置有规律排布的下沟槽和上沟槽,下沟槽内部设有发射极栅氧化层和下沟槽发射极多晶层,所述下沟槽顶部设置有隔离氧化层,所述隔离氧化层上方设置有n型外延层,所述上沟槽位于n型外延层的内部,所述上沟槽的左右两侧设有p型阱,所述p型阱内置有n+型发射极与p+型短路区,所述上沟槽内部设置有栅极栅氧化层、栅极多晶层、保护氧化层和发射极金属。
优选的,沟槽式分离栅IGBT结构由两次沟槽刻蚀及一次外延形成。
一种沟槽式分离栅IGBT的制造方法,包括以下步骤:
S1,n型衬底表面淀积5000A致密氧化层作为硬掩膜一;
S2,第一次光刻,通过光刻、刻蚀工艺在硬掩膜一顶部光刻出第一次沟槽刻蚀窗口;
S3,沟槽刻蚀2.5微米,去除硬掩膜一;
S4,高温牺牲氧化,生成下沟槽发射极栅氧化层,淀积下沟槽发射极多晶层,化学机械抛光,淀积隔离氧化层;
S5,特殊外延,厚度3.5微米,淀积淀积5000A致密氧化层作为硬掩膜二;
S6,第二次光刻,通过光刻、刻蚀工艺在硬掩膜二的顶部光刻、刻蚀出上沟槽窗口,刻蚀沟槽3.5微米;
S7,高温牺牲氧化,生长槽栅极栅氧化层,淀积栅极多晶层,多晶回刻;
S8,第三次光刻、通过光刻在n型外延层顶部光刻出p型阱(BODY)注入窗口,进行BODY注入,退火形成p型阱;
S9,第四次光刻,光刻出n+型发射极注入窗口,n+离子注入,化学气相淀积氧化层;
S10,第五次光刻,通过光刻刻蚀工艺,蚀刻出发射极接触孔,p+离子注入,在875℃温度下,氮气气氛中退火30分钟;
S11,设置接触窗口,在结构完成部分的顶部分别设置金属层和氧化层并在氧化层设置金属层分别形成发射极和栅极,去除衬底的背面,通过离子注入做p+背面注入,400℃退火,设置金属材料层形成集电极。
与现有技术对比,本发明具备以下有益效果:
该种沟槽式分离栅IGBT结构,先通过光刻、刻蚀工艺在硬掩膜一顶部光刻出第一次沟槽刻蚀窗口,再通过光刻、刻蚀工艺在硬掩膜二的顶部光刻、刻蚀出上沟槽窗口,然后通过光刻在n型外延层顶部光刻出p型阱(BODY)注入窗口,光刻出n+型发射极注入窗口,使得n+离子注入,化学气相淀积氧化层,最后通过光刻刻蚀工艺,蚀刻出发射极接触孔,p+离子注入,使得n型衬底做下沟槽发射极,在n型外延层做上沟槽栅极,降低IGBT米勒电容,从而降低开关损耗。
附图说明
图1为本发明实施例公开的步骤S1、S2的第一种结构示意图;
图2为本发明实施例公开的步骤S3、S4的第一种结构示意图;
图3为本发明实施例公开的步骤S5的第一种结构示意图;
图4为本发明实施例公开的步骤S6、S7的第一种结构示意图;
图5为本发明实施例公开的步骤S8、S9的第一种结构示意图;
图6为本发明实施例公开的步骤S10的第一种结构示意图;
图7为本发明实施例公开的步骤S11的第一种结构示意图。
图中:1、集电极金属;2、p+集电极;3、n型衬底;4、硬掩膜一;5、下沟槽;6、发射极栅氧化层;7、下沟槽发射极多晶层;8、隔离氧化层;9、上沟槽;10、n型外延层;11、硬掩膜二;12、栅极栅氧化层;13、栅极多晶层;14、p型阱;15、n+型发射极;16、保护氧化层;17、p+型短路区;18、发射极金属。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
请参阅图1-7,一种带外延层的沟槽式分离栅IGBT结构及其制造方法,包括集电极金属1,集电极金属1的上表面设有p+集电极2,集电极金属1的上方设置有n型衬底3,n型衬底3表面淀积5000A致密氧化层作为硬掩膜一4,n型衬底3的内部设置有规律排布的下沟槽5和上沟槽9,下沟槽5内部设有发射极栅氧化层6和下沟槽发射极多晶层7,下沟槽5顶部设置有隔离氧化层8,隔离氧化层8上方设置有n型外延层10,上沟槽9位于n型外延层10的内部,上沟槽9的左右两侧设有p型阱14,p型阱14内置有n+型发射极15与p+型短路区17,上沟槽9内部设置有栅极栅氧化层12、栅极多晶层13、保护氧化层16和发射极金属18,沟槽式分离栅IGBT结构由两次沟槽刻蚀及一次外延形成,可通过光刻、刻蚀工艺在硬掩膜一4顶部光刻出第一次沟槽刻蚀窗口。
一种沟槽式分离栅IGBT的制造方法,包括以下步骤:
S1,n型衬底3表面淀积5000A致密氧化层作为硬掩膜一4;
S2,第一次光刻,通过光刻、刻蚀工艺在硬掩膜一4顶部光刻出第一次沟槽刻蚀窗口;
S3,沟槽刻蚀2.5微米,去除硬掩膜一4;
S4,高温牺牲氧化,生成下沟槽发射极栅氧化层6,淀积下沟槽发射极多晶层7,化学机械抛光,淀积隔离氧化层8;
S5,特殊外延,厚度3.5微米,淀积淀积5000A致密氧化层作为硬掩膜二11;
S6,第二次光刻,通过光刻、刻蚀工艺在硬掩膜二11的顶部光刻、刻蚀出上沟槽9窗口,刻蚀沟槽3.5微米;
S7,高温牺牲氧化,生长槽栅极栅氧化层12,淀积栅极多晶层13,多晶回刻;
S8,第三次光刻、通过光刻在n型外延层10顶部光刻出p型阱14BODY注入窗口,进行BODY注入,退火形成p型阱14;
S9,第四次光刻,光刻出n+型发射极15注入窗口,n+离子注入,化学气相淀积氧化层;
S10,第五次光刻,通过光刻刻蚀工艺,蚀刻出发射极接触孔,p+离子注入,在875℃温度下,氮气气氛中退火30分钟;
S11,设置接触窗口,在结构完成部分的顶部分别设置金属层和氧化层并在氧化层设置金属层分别形成发射极和栅极,去除衬底的背面,通过离子注入做p+背面注入,400℃退火,设置金属材料层形成集电极。
工作原理:在制造沟槽式分离栅IGBT结构时,进行第一次光刻时,通过光刻、刻蚀工艺在硬掩膜一4顶部光刻出第一次沟槽刻蚀窗口,此时沟槽刻蚀为2.5微米,将硬掩膜一4去除,进行高温牺牲氧化,并生成下沟槽发射极栅氧化层6,淀积下沟槽发射极多晶层7,再进行化学机械抛光,会淀积隔离氧化层8,构成特殊外延,且厚度为3.5微米,将淀积5000A致密氧化层作为硬掩膜二11,在进行第二次光刻,通过光刻、刻蚀工艺在硬掩膜二11的顶部光刻、刻蚀出上沟槽9窗口,使得刻蚀沟槽达到3.5微米,并高温牺牲氧化,生长槽栅极栅氧化层12,淀积栅极多晶层13,多晶回刻,再第三次光刻时,通过光刻在n型外延层10顶部光刻出p型阱14BODY注入窗口,进行BODY注入,退火形成p型阱14,在第四次光刻时,将光刻出的n+型发射极15注入窗口,使得n+离子注入,化学气相淀积氧化层,在第五次光刻时,通过光刻刻蚀工艺,蚀刻出发射极接触孔,p+离子注入,在875℃温度下,氮气气氛中退火30分钟,并设置接触窗口,在结构完成部分的顶部分别设置金属层和氧化层并在氧化层设置金属层分别形成发射极和栅极,将衬底的背面去除,通过离子注入做p+背面注入,400℃退火,设置出金属材料层形成集电极。
需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。
尽管已经示出和描述了本发明的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本发明的范围由所附权利要求及其等同物限定。

Claims (3)

1.一种带外延层的沟槽式分离栅IGBT结构,其特征在于:包括集电极金属(1),所述集电极金属(1)的上表面设有p+集电极(2),所述集电极金属(1)的上方设置有n型衬底(3),所述n型衬底(3)的内部设置有规律排布的下沟槽(5)和上沟槽(9),所述下沟槽(5)内部设有发射极栅氧化层(6)和下沟槽发射极多晶层(7),所述下沟槽(5)顶部设置有隔离氧化层(8),所述隔离氧化层(8)上方设置有n型外延层(10),所述上沟槽(9)位于n型外延层(10)的内部,所述上沟槽(9)的左右两侧设有p型阱(14),所述p型阱(14)内置有n+型发射极(15)与p+型短路区(17),所述上沟槽(9)内部设置有栅极栅氧化层(12)、栅极多晶层(13)、保护氧化层(16)和发射极金属(18)。
2.根据权利要求1所述的一种带外延层的沟槽式分离栅IGBT结构,其特征在于:沟槽式分离栅IGBT结构由两次沟槽刻蚀及一次外延形成。
3.一种沟槽式分离栅IGBT的制造方法,其特征在于,包括以下步骤:
S1,n型衬底(3)表面淀积5000A致密氧化层作为硬掩膜一(4);
S2,第一次光刻,通过光刻、刻蚀工艺在硬掩膜一(4)顶部光刻出第一次沟槽刻蚀窗口;
S3,沟槽刻蚀2.5微米,去除硬掩膜一(4);
S4,高温牺牲氧化,生成下沟槽发射极栅氧化层(6),淀积下沟槽发射极多晶层(7),化学机械抛光,淀积隔离氧化层(8);
S5,特殊外延,厚度3.5微米,淀积淀积5000A致密氧化层作为硬掩膜二(11);
S6,第二次光刻,通过光刻、刻蚀工艺在硬掩膜二(11)的顶部光刻、刻蚀出上沟槽(9)窗口,刻蚀沟槽3.5微米;
S7,高温牺牲氧化,生长槽栅极栅氧化层(12),淀积栅极多晶层(13),多晶回刻;
S8,第三次光刻、通过光刻在n型外延层(10)顶部光刻出p型阱(14)(BODY)注入窗口,进行BODY注入,退火形成p型阱(14);
S9,第四次光刻,光刻出n+型发射极(15)注入窗口,n+离子注入,化学气相淀积氧化层;
S10,第五次光刻,通过光刻刻蚀工艺,蚀刻出发射极接触孔,p+离子注入,在875℃温度下,氮气气氛中退火30分钟;
S11,设置接触窗口,在结构完成部分的顶部分别设置金属层和氧化层并在氧化层设置金属层分别形成发射极和栅极,去除衬底的背面,通过离子注入做p+背面注入,400℃退火,设置金属材料层形成集电极。
CN202110829343.9A 2021-07-22 2021-07-22 一种带外延层的沟槽式分离栅igbt结构及其制造方法 Pending CN113488534A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110829343.9A CN113488534A (zh) 2021-07-22 2021-07-22 一种带外延层的沟槽式分离栅igbt结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110829343.9A CN113488534A (zh) 2021-07-22 2021-07-22 一种带外延层的沟槽式分离栅igbt结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113488534A true CN113488534A (zh) 2021-10-08

Family

ID=77942980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110829343.9A Pending CN113488534A (zh) 2021-07-22 2021-07-22 一种带外延层的沟槽式分离栅igbt结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113488534A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799072A (zh) * 2023-02-08 2023-03-14 合肥晶合集成电路股份有限公司 屏蔽栅沟槽功率器件及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115799072A (zh) * 2023-02-08 2023-03-14 合肥晶合集成电路股份有限公司 屏蔽栅沟槽功率器件及其制作方法
CN115799072B (zh) * 2023-02-08 2023-04-14 合肥晶合集成电路股份有限公司 屏蔽栅沟槽功率器件及其制作方法

Similar Documents

Publication Publication Date Title
CN107248533B (zh) 一种碳化硅vdmos器件及其制作方法
CN107994069B (zh) 一种igbt器件及其制造方法
CN108346688B (zh) 具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法
CN109037312A (zh) 一种带有屏蔽栅的超结igbt及其制造方法
CN105789290A (zh) 一种沟槽栅igbt器件及其制造方法
WO2016188448A2 (zh) 一种碳化硅mosfet器件及其制备方法
CN103035521B (zh) 实现少子存储层沟槽型igbt的工艺方法
CN108649072A (zh) 一种低导通电阻的沟槽mosfet器件及其制造方法
CN105932055A (zh) 一种平面栅igbt及其制作方法
CN104810282A (zh) 一种采用n型碳化硅衬底制作n沟道igbt器件的方法
CN102184945A (zh) 一种槽栅型mosfet器件
CN103390545A (zh) 改善沟槽型nmos漏源击穿电压的方法及其结构
CN113270475B (zh) 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN109065608B (zh) 一种横向双极型功率半导体器件及其制备方法
CN113488534A (zh) 一种带外延层的沟槽式分离栅igbt结构及其制造方法
CN113555425A (zh) 一种沟槽式分离栅igbt结构及其制造方法
CN215771160U (zh) 一种带外延层的沟槽式分离栅igbt结构
CN113451401A (zh) 一种异型槽分离栅igbt结构及其制造方法
CN113270474B (zh) 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN113571578A (zh) 一种带载流子存储层的igbt结构及其制造方法
CN112670335B (zh) 多次外延制作超结屏蔽栅结构igbt及制造方法
CN113066866B (zh) 碳化硅mosfet器件及其工艺方法
CN113437142A (zh) 一种沟槽式igbt结构及其制造方法
CN111799338B (zh) 一种沟槽型SiC JBS二极管器件及其制备方法
CN111799336B (zh) 一种SiC MPS二极管器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination