CN113270475B - 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 - Google Patents
一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN113270475B CN113270475B CN202110378330.4A CN202110378330A CN113270475B CN 113270475 B CN113270475 B CN 113270475B CN 202110378330 A CN202110378330 A CN 202110378330A CN 113270475 B CN113270475 B CN 113270475B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- anode
- forming
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000605 extraction Methods 0.000 claims abstract description 16
- 238000000151 deposition Methods 0.000 claims description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 19
- 239000007769 metal material Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 12
- 239000000377 silicon dioxide Substances 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- 239000002210 silicon-based material Substances 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- -1 boron ions Chemical class 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 238000001039 wet etching Methods 0.000 claims description 3
- 230000002349 favourable effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 18
- 239000004065 semiconductor Substances 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 230000003334 potential effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法。该器件利用了阳极与N型缓冲区形成的肖特基接触，N型阳极区提供了额外的电子抽取通道，同时在肖特基结势垒产生的自建电势作用下，由此形成的空间电荷区能够占据电子抽取通道。该器件保留了短路阳极结构的优点，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，并且由自建电势形成的空间电荷区可以控制电流通道的开启，有利于彻底消除器件导通时由传统短路阳极结构引起的电流折返现象，最终缓解了器件在正向特性和开关特性之间的矛盾关系。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法。
背景技术
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着电力电子技术的迅速发展，功率半导体器件已经广泛应用于现代工业控制和国防装备中。横向绝缘栅双极型晶体管(LIGBT，Lateral insulated Gate BipolarTransistor)是一种非常适合高压大电流领域的功率器件，因为它结合了高输入阻抗和双极电流传导的优点，同时横向器件易于集成，并且其工艺能够与传统的互补型MOS器件的工艺兼容。但是由双极导电特性带来的非平衡载流子的大量积累，现有的LIGBT器件关断时会产生严重的电流拖尾现象，导致较高的关断损耗和较低的工作频率，限制了LIGBT器件的应用范围。
发明内容
为了解决现有LIGBT器件关断时会产生严重的电流拖尾现象，导致较高的关断损耗和较低的工作频率的问题，本发明提供了一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法，旨在降低关断损耗，并且消除电压折返现象，最终缓解器件的正向特性与开关特性的矛盾关系。
本发明的技术方案如下：
该横向绝缘栅双极型晶体管，包括：
硅材料的P型衬底；
在P型衬底上表面形成硅材料的N型外延层；
在P型衬底与N型外延层之间形成二氧化硅材料的埋氧化层；
在N型外延层左上角区域形成的轻掺杂P型阱区，以及在右上角区域形成的N型缓冲区；
在N型缓冲区内部形成的重掺杂P型阳极区，以及在P型阱区内部形成的重掺杂P型阴极区；
在P型阴极区内部形成的重掺杂N型阴极区，以及在N型缓冲区内部形成的重掺杂N型阳极区，并位于P型阳极区右侧；
在N型外延层表面形成二氧化硅材料的栅氧化层；
在栅氧化层上，且对应于P型阴极区和N型阴极区的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极；
在栅氧化层上，且对应于P型阳极区和N型阳极区的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区和部分N型缓冲区的右侧，从而形成了具有水平部分和竖直部分的阳极；阳极与位于N型缓冲区内的电流抽取通道形成肖特基接触；
在栅氧化层上腐蚀形成栅槽，栅槽位于沿着部分N型阴极区、P型阱区和部分N型外延层表面形成的沟道上方；
多晶硅材料淀积于栅槽内形成栅极。
进一步地，上述N型缓冲区的掺杂浓度考虑到对于器件耐压以及肖特基势垒的影响，其取值范围为1.0～5.0×1017cm-3，阳极的金属功函数取值范围为5.10～5.25eV。
进一步地，P型阳极区和阳极的竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型阳极区的深度与阳极的竖直部分的长度相等，取值范围为2.0～3.0微米；N型阳极区深度小于P型阳极区深度，其取值范围为1.0～2.0微米；P型阳极区和N型阳极区的掺杂浓度均不低于1.0×1019cm-3，因此两者之间形成欧姆接触。
进一步地，电流抽取通道形成的具体位置是：P型阳极区和阳极的竖直部分之间，且处于N型阳极区下方，肖特基结势垒产生的自建电势形成占据电流抽取通道的空间电荷区，以控制电流抽取通道中的电子电流大小，空间电荷区的大小则与阳极偏压有关。
进一步地，N型阴极区下方的区域由P型阴极区占据，P型阴极区和N型阴极区通过阴极短接，且P型阴极区和N型阴极区的掺杂浓度均不低于1.0×1019cm-3，从而形成欧姆接触。
一种制作上述横向绝缘栅双极型晶体管的方法，包括以下步骤：
步骤1：准备P型硅材料作为P型衬底；
步骤2：在P型衬底的上表面外延生长形成N型外延层；
步骤3：在P型衬底与N型外延层之间通过注氧隔离技术形成二氧化硅材料的埋氧化层；
步骤4：通过离子注入工艺，在N型外延层左上角区域形成轻掺杂P型阱区，接着在右上角区域形成的重掺杂N型缓冲区，之后在900～1100℃的高温条件下进行推阱过程，推阱的时间控制在30～60min；
步骤5：通过注入硼离子，在N型缓冲区内部形成重掺杂P型阳极区接着在P型阱区内部形成重掺杂P型阴极区，注入完成后进行快速退火处理；
步骤6：通过注入磷离子，在P型阱区内部形成重掺杂N型阴极区，接着在位于P型阳极区右侧的N型缓冲区内部形成重掺杂N型阳极区，注入完成后进行快速退火处理；
步骤7：在N型外延层上表面淀积形成二氧化硅材料的栅氧化层；
步骤8：在栅氧化层表面淀积钝化层，并在对应于P型阴极区和N型阴极区的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极；在对应于P型阳极区和N型阳极区的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区和部分N型缓冲区的右侧，从而形成了具有水平部分和竖直部分的阳极；阳极与位于N型缓冲区内的电流抽取通道形成肖特基接触；
步骤9：通过湿法腐蚀工艺，在同时位于栅氧化层和沿着部分N型阴极区、P型阱区和部分N型外延层表面形成的沟道上方位置形成栅槽，接着采用多晶硅材料淀积栅槽形成覆盖在沟道正上方的栅极，之后淀积内金属绝缘层覆盖多晶硅栅。
本发明技术方案的有益效果如下：
本发明提供的LIGBT器件在传统LIGBT结构的基础上引入了重掺杂的N型缓冲区和具有水平部分和竖直部分的阳极，N型缓冲区提供了额外的电子抽取通道，利用阳极与N型缓冲区形成的肖特基接触，在肖特基结势垒产生的自建电势作用下，当阳极偏压为零时电流抽取通道会被空间电荷区所占据。根据数值仿真结果，在相同的正向压降条件下，本发明所提出的LIGBT器件的关断损耗比传统LIGBT器件低40％以上，而且利用空间电荷区对电流抽取通道的控制，器件导通时由传统短路阳极结构引起的电流折返现象可以被完全消除。
本发明中的器件保留了短路阳极结构的优点，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，同时占据阳极电流通道的空间电荷区也能够增强器件导通时的稳定性，最终缓解了器件在正向特性和开关特性之间的矛盾关系。
附图说明
图1是本发明的结构示意图。
其中，1-P型阱区；2-N型缓冲区；3-P型阳极区；4-P型阴极区；5-N型阴极区；6-N型阳极区；7-栅氧化层；8-阴极；9-阳极；10-栅极；801-P型衬底；802-埋氧化层；803-N型外延层。
具体实施方式
下面结合附图以N沟道LIGBT为例介绍本发明。
如图1所示，本实施例提供的由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管包括：
硅材料的P型衬底801；
在P型衬底801上表面形成硅材料的N型外延层803；
在P型衬底801与N型外延层803之间形成二氧化硅材料埋氧化层802；
在N型外延层803左上角区域形成的轻掺杂P型阱区1，以及在右上角区域形成的N型缓冲区2；其中，N型缓冲区2的掺杂浓度的取值范围为1.0～5.0×1017cm-3；
在N型缓冲区2内部形成的重掺杂P型阳极区3，以及在P型阱区1内部形成的重掺杂P型阴极区4；
在P型阴极区4内部形成的重掺杂N型阴极区5，以及在N型缓冲区2内部形成的重掺杂N型阳极区6，并位于P型阳极区3右侧；
在N型外延层803表面形成二氧化硅材料的栅氧化层7；
在栅氧化层7上，且对应于P型阴极区4和N型阴极区5的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极8；
在栅氧化层7上，且对应于P型阳极区3和N型阳极区6的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区6和部分N型缓冲区2的右侧，从而形成了具有水平部分和竖直部分的阳极9；阳极9与位于N型缓冲区2内的电流抽取通道形成肖特基接触；
其中，P型阳极区3和阳极9的竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型阳极区3的深度与阳极9的竖直部分的长度相等，取值范围为2.0～3.0微米；N型阳极区6深度小于P型阳极区3深度，其取值范围为1.0～2.0微米；P型阳极区3和N型阳极区6的掺杂浓度均不低于1.0×1019cm-3，因此两者之间形成欧姆接触；阳极9的金属功函数取值范围为5.10～5.25eV；
P型阴极区4和N型阴极区5通过阴极8短接，且P型阴极区4和N型阴极区5的掺杂浓度均不低于1.0×1019cm-3，从而形成欧姆接触；
在栅氧化层7上方腐蚀形成栅槽，栅槽位于沿着部分N型阴极区5、P型阱区1和部分N型外延层803表面形成的沟道上方；
多晶硅材料淀积栅槽形成栅极10，位于栅氧化层7表面，覆盖在沟道正上方。
以N沟道LIGBT为例，具体可以通过以下步骤进行制备：
1、准备P型硅材料作为P型衬底801；
2、在P型衬底801的上表面外延生长形成N型外延层803；
3、在P型衬底801与N型外延层803之间通过注氧隔离技术形成二氧化硅材料的埋氧化层802；
4、通过离子注入工艺，在N型外延层803左上角区域形成轻掺杂P型阱区1，接着在右上角区域形成的重掺杂N型缓冲区2，之后在1000℃左右(一般在900～1100℃范围内取值)的高温条件下进行推阱过程，结深最终依赖于推阱的时间，一般控制在30～60min；
5、通过注入硼离子，在N型缓冲区2内部形成重掺杂P型阳极区3接着在P型阱区1内部形成重掺杂P型阴极区4，注入完成后进行快速退火处理；
6、通过注入磷离子，在P型阱区1内部形成重掺杂N型阴极区5，接着在位于P型阳极区3右侧的N型缓冲区2内部形成重掺杂N型阳极区6，注入完成后进行快速退火处理；
7、在N型外延层803上表面淀积形成二氧化硅材料的栅氧化层7；
8、在栅氧化层7表面淀积钝化层，并在对应于P型阴极区4和N型阴极区5的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极8；
在对应于P型阳极区3和N型阳极区6的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区6和部分N型缓冲区2的右侧，从而形成了具有水平部分和竖直部分的阳极9；阳极9与位于N型缓冲区2内的电流抽取通道形成肖特基接触；
9、通过湿法腐蚀工艺，在同时位于栅氧化层7和沿着部分N型阴极区5、P型阱区1和部分N型外延层803表面形成的沟道上方位置形成栅槽，接着采用多晶硅材料淀积栅槽形成覆盖在沟道正上方的栅极10，之后淀积内金属绝缘层覆盖多晶硅栅。
本发明中的LIGBT器件也可以为P型沟道，其结构与N沟道LIGBT器件等同，也将其视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中所使用材料主要为硅半导体材料，应作广义理解，即锗等元素半导体材料或碳化硅、氮化镓等宽带隙半导体材料形成的LIGBT器件与本发明阐述的LIGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中的LIGBT器件也可以使用体硅衬底，其结构与SOI(绝缘层上硅)衬底LIGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
Claims (3)
1.一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管，其特征在于，包括：
硅材料的P型衬底(801)；
在P型衬底(801)上表面形成硅材料的N型外延层(803)；
在P型衬底(801)与N型外延层(803)之间形成二氧化硅材料的埋氧化层(802)；
在N型外延层(803)左上角区域形成的轻掺杂P型阱区(1)，以及在右上角区域形成的N型缓冲区(2)；
在N型缓冲区(2)内部形成的重掺杂P型阳极区(3)，以及在P型阱区(1)内部形成的重掺杂P型阴极区(4)；
在P型阴极区(4)内部形成的重掺杂N型阴极区(5)，以及在N型缓冲区(2)内部形成的重掺杂N型阳极区(6)，N型阳极区(6)位于P型阳极区(3)右侧；
在N型外延层(803)的上表面形成二氧化硅材料的栅氧化层(7)；
在栅氧化层(7)上，且对应于P型阴极区(4)和N型阴极区(5)的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极(8)；N型阴极区(5)下方的区域由P型阴极区(4)占据，P型阴极区(4)和N型阴极区(5)通过阴极(8)短接，且P型阴极区(4)和N型阴极区(5)的掺杂浓度均不低于1.0×1019cm-3，从而形成欧姆接触；
在栅氧化层(7)上，且对应于P型阳极区(3)和N型阳极区(6)的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区(6)和部分N型缓冲区(2)的右侧，从而形成了具有水平部分和竖直部分的阳极(9)；阳极(9)与位于N型缓冲区(2)内的电流抽取通道形成肖特基接触；
所述电流抽取通道形成的具体位置是：P型阳极区(3)和阳极(9)的竖直部分之间，且处于N型阳极区(6)下方，肖特基结势垒产生的自建电势形成占据电流抽取通道的空间电荷区，以控制电流抽取通道中的电子电流大小；
P型阳极区(3)的深度与阳极(9)的竖直部分的长度相等；N型阳极区(6)深度小于P型阳极区(3)深度；P型阳极区(3)和N型阳极区(6)的掺杂浓度均不低于1.0×1019cm-3，因此两者之间形成欧姆接触；
在栅氧化层(7)上腐蚀形成栅槽，栅槽位于沿着部分N型阴极区(5)、P型阱区(1)和部分N型外延层(803)表面形成的沟道上方；
多晶硅材料淀积于栅槽内形成栅极(10)；N型缓冲区(2)的掺杂浓度的取值范围为1.0～5.0×1017cm-3。
2.根据权利要求1所述的由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管，其特征在于：P型阳极区(3)和阳极(9)的竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型阳极区(3)的深度与阳极(9)的竖直部分的长度的取值范围为2.0～3.0微米；N型阳极区(6)深度的取值范围为1.0～2.0微米；阳极(9)的金属功函数取值范围为5.10～5.25eV。
3.一种制作权利要求1所述的由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管的方法，其特征在于，包括以下步骤：
步骤1：准备P型硅材料作为P型衬底(801)；
步骤2：在P型衬底(801)的上表面外延生长形成N型外延层(803)；
步骤3：在P型衬底(801)与N型外延层(803)之间通过注氧隔离技术形成二氧化硅材料的埋氧化层(802)；
步骤4：通过离子注入工艺，在N型外延层(803)左上角区域形成轻掺杂P型阱区(1)，接着在右上角区域形成的重掺杂N型缓冲区(2)，之后在900～1100℃的高温条件下进行推阱过程，推阱的时间控制在30～60min；
步骤5：通过注入硼离子，在N型缓冲区(2)内部形成重掺杂P型阳极区(3)接着在P型阱区(1)内部形成重掺杂P型阴极区(4)，注入完成后进行快速退火处理；
步骤6：通过注入磷离子，在P型阱区(1)内部形成重掺杂N型阴极区(5)，接着在位于P型阳极区(3)右侧的N型缓冲区(2)内部形成重掺杂N型阳极区(6)，注入完成后进行快速退火处理；
步骤7：在N型外延层(803)上表面淀积形成二氧化硅材料的栅氧化层(7)；
步骤8：在栅氧化层(7)表面淀积钝化层，并在对应于P型阴极区(4) 和N型阴极区(5)的位置刻蚀形成第一接触孔，金属材料淀积于第一接触孔形成阴极(8)；同时在对应于P型阳极区(3)和N型阳极区(6)的位置刻蚀形成第二接触孔，金属材料淀积于第二接触孔内，同时金属材料还沉积于N型阳极区(6)和部分N型缓冲区(2)的右侧，从而形成了具有水平部分和竖直部分的阳极(9)；阳极(9)与位于N型缓冲区(2)内的电流抽取通道形成肖特基接触；
步骤9：通过湿法腐蚀工艺，在同时位于栅氧化层(7)和沿着部分N型阴极区(5)、P型阱区(1)和部分N型外延层(803)表面形成的沟道上方位置形成栅槽，接着采用多晶硅材料淀积栅槽形成覆盖在沟道正上方的栅极(10)，之后淀积内金属绝缘层覆盖多晶硅栅。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110378330.4A CN113270475B (zh) | 2021-04-08 | 2021-04-08 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110378330.4A CN113270475B (zh) | 2021-04-08 | 2021-04-08 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113270475A CN113270475A (zh) | 2021-08-17 |
| CN113270475B true CN113270475B (zh) | 2023-03-14 |
Family
ID=77228535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110378330.4A Active CN113270475B (zh) | 2021-04-08 | 2021-04-08 | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113270475B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114709259A (zh) * | 2022-03-28 | 2022-07-05 | 重庆大学 | 一种阳极集成肖特基超势垒辅助栅的横向绝缘栅双极型晶体管 |
| CN115274828B (zh) * | 2022-09-28 | 2023-01-03 | 深圳芯能半导体技术有限公司 | 一种rc-ligbt器件及其制备方法、芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796126A (en) * | 1995-06-14 | 1998-08-18 | Samsung Electronics Co., Ltd. | Hybrid schottky injection field effect transistor |
| CN106024876A (zh) * | 2016-07-19 | 2016-10-12 | 东南大学 | 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件 |
| CN106067481A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑igbt器件及其制备方法 |
| CN106067480A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106098764A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106129110A (zh) * | 2016-07-26 | 2016-11-16 | 电子科技大学 | 一种双通道rc‑igbt器件及其制备方法 |
| CN108155230A (zh) * | 2017-12-25 | 2018-06-12 | 电子科技大学 | 一种横向rc-igbt器件及其制备方法 |
-
2021
- 2021-04-08 CN CN202110378330.4A patent/CN113270475B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5796126A (en) * | 1995-06-14 | 1998-08-18 | Samsung Electronics Co., Ltd. | Hybrid schottky injection field effect transistor |
| CN106024876A (zh) * | 2016-07-19 | 2016-10-12 | 东南大学 | 用于消除回滞现象的逆导型横向绝缘栅双极型晶体管器件 |
| CN106067481A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑igbt器件及其制备方法 |
| CN106067480A (zh) * | 2016-07-26 | 2016-11-02 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106098764A (zh) * | 2016-07-26 | 2016-11-09 | 电子科技大学 | 一种双通道rc‑ligbt器件及其制备方法 |
| CN106129110A (zh) * | 2016-07-26 | 2016-11-16 | 电子科技大学 | 一种双通道rc‑igbt器件及其制备方法 |
| CN108155230A (zh) * | 2017-12-25 | 2018-06-12 | 电子科技大学 | 一种横向rc-igbt器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113270475A (zh) | 2021-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107623027B (zh) | 一种沟槽栅电荷储存型绝缘栅双极型晶体管及其制造方法 | |
| CN100524809C (zh) | 场效应晶体管半导体器件 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN113270475B (zh) | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| US20230088637A1 (en) | Split gate cstbt with current clamping pmos and manufacturing method thereof | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN112864249A (zh) | 低栅漏电荷的沟槽型功率半导体器件及其制备方法 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN113540223B (zh) | 绝缘栅极场效双极性晶体管及其制造方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN104599974A (zh) | 半导体结构及其形成方法 | |
| CN110021660B (zh) | AlGaN/GaN异质结垂直型场效应晶体管及其制作方法 | |
| CN104517837A (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN113270476A (zh) | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 | |
| CN113838913B (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN113555425A (zh) | 一种沟槽式分离栅igbt结构及其制造方法 | |
| CN113838914A (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN113571577B (zh) | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 | |
| CN113270423A (zh) | 一种抗辐射soi器件及制造方法 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN107331703B (zh) | 晶体管器件的终端结构以及制造具有该终端结构igbt的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |