CN108155230A - 一种横向rc-igbt器件及其制备方法 - Google Patents

一种横向rc-igbt器件及其制备方法 Download PDF

Info

Publication number
CN108155230A
CN108155230A CN201711421643.3A CN201711421643A CN108155230A CN 108155230 A CN108155230 A CN 108155230A CN 201711421643 A CN201711421643 A CN 201711421643A CN 108155230 A CN108155230 A CN 108155230A
Authority
CN
China
Prior art keywords
type semiconductor
conductive type
region
collector
semi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711421643.3A
Other languages
English (en)
Other versions
CN108155230B (zh
Inventor
张金平
邹华
罗君轶
赵倩
刘竞秀
李泽宏
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201711421643.3A priority Critical patent/CN108155230B/zh
Publication of CN108155230A publication Critical patent/CN108155230A/zh
Application granted granted Critical
Publication of CN108155230B publication Critical patent/CN108155230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET

Abstract

本发明公开一种横向RC‑IGBT器件及其制备方法，属于半导体功率器件技术领域。本发明在传统横向RC‑IGBT器件中采用禁带宽度不同的半导体材料形成集电极短路区，集电极短路区材料的禁带宽度大于与之相接触的半导体材料的禁带宽度，从而形成了具有整流特性的异质结结构，借此消除传统横向RC‑IGBT正向导通过程中的电压折回现象(Voltage Snapback)，优化了正向导通特性，提高了器件的可靠性和二极管工作的反向恢复特性，同时有利于提升器件的电压阻断能力。进一步采用禁带宽度不同的半导体材料形成发射区，发射区的禁带宽度大于与之相接触的半导体材料的禁带宽度，以此提高了器件的抗闩锁能力。

Description

一种横向RC-IGBT器件及其制备方法
技术领域
本发明属于半导体功率器件技术领域，特别涉及一种横向逆导型绝缘栅双极型晶体管 (ReverseConductingInsulatedGateBipolarTransistors，RC-IGBTs)器件及其制备方法。
背景技术
半导体功率器件及其模块作为现代电力系统的核心，在国防建设、交通运输、工业生产、 医疗卫生等领域得到了广泛应用。自上世纪50年代第一款半导体功率器件应用以来，每一代 半导体功率器件的推出，都使得能源更为高效地转换和使用。半导体功率半导体器件的历史， 也就是半导体功率半导体器件推陈出新的历史。
绝缘栅双极型晶体管作为当下半导体功率器件的核心器件之一，其既有功率MOSFET驱 动功率低、开关频率高以及输入阻抗高等优点，又有双极晶体管的导通电流大，导通损耗小 的优势。借助于上述优势，使得IGBT在节能减排呼声高涨的当代社会，成为了汽车电子、 家电产品、工业制造、网络通信等中高功率领域的主流功率开关器件。
纵向结构的IGBT具有处理大功率密度能力的特点，广泛应用于大功率应用场合。然而仍 然存在一些问题需要技术人员去解决。一方面，纵向结构的IGBT在智能功率IC中存在着众 多难题，如工艺上难以与智能功率IC中的其它器件工艺兼容，这一点降低了器件整体性能， 同时提高了芯片生产费用；另一方面，鉴于功率器件功率处理能力和开关频率处理能力的矛 盾关系，大功率密度往往对应低频率处理能力。因此，在较高开关频率应用场合，研究人员 又一次将目光转向了横向结构的IGBT。而横向IGBT器件则有效地解决了上述问题。但是， 横向IGBT器件在开关过程中会产生衬底浪涌电流，使其难以实现多横向IGBT并联使用。 SOI工艺很好地解决了该问题，由于SOI工艺采用介质隔离的方式，无衬底电流泄露，避免 了并联器件间的寄生效应，同时减少了传统PN结隔离所占的芯片面积，实现了更高性能、 更低功耗、更低成本的技术优势。
在横向IGBT的电路应用中，由于IGBT自身不具有逆向导通能力，在逆变电路或其它电 路应用中，往往需要反并联一个续流二极管(Free Wheeling Diode)作为续流使用。由于仅通过 横向IGBT反并联一个二极管的方式增加了生产成本，同时因金属引线导致的寄生电感等原 因降低了电路应用的可靠性，故于2002年E.Napoli等人提出了一种能够实现反向导通的IGBT，并称之为RC-IGBT(Reverse Conducting-Insulated Gate BipolarTransistor)，通过在集电 极侧引入N型集电极短路区的方法实现了IGBT和二极管的集成。如图1所示为传统横向 SOI-RC-IGBT。其中P+硅接触区2、P型硅基区3、N-硅漂移区4、N+硅缓冲层15以及N型 硅集电极短路区14形成了续流模式下的导电路径。如此一来，实现了反并联二极管的集成应 用。然而，N型硅集电极短路区14的引入，在带来有益效果的同时，也带来了不利影响。在 RC-IGBT正向导通初期，电流密度较小，从沟道注入漂移区的电子能直接经过N型硅集电极 短路区14后再直接经金属集电极13流出器件。也就是说，P型硅集电区12被旁路，此时 RC-IGBT工作在MOSFET模式。当电流密度上升，从金属集电极13到N+硅缓冲层15的压 降达到0.7V左右时，P型硅集电区12与N+硅缓冲层15形成的PN结才得以导通，器件进入 IGBT工作模式。因进入IGBT工作模式后，在电导调制作用下，正向导通压降降低，出现了 电压折回(Snapback)现象。电压折回现象严重影响着RC-IGBT并联应用。为了尽量降低电压 折回现象带来的影响，人们通常将N+硅缓冲层15掺杂浓度降低。但是N+硅缓冲层15的掺 杂浓度降低，却会导致横向RC-IGBT的耐压能力下降。此外，传统横向RC-IGBT的二极管应用模式中，较大的导通压降还使得反向恢复特性变差，不利于反向恢复的进行。综上所述， 目前诸如上述提到的许多问题都严重制约了横向RC-IGBT器件在市场中的广泛应用。
发明内容
鉴于上文所述，本发明针对传统横向硅基RC-IGBT所存在的电压折回(VoltageSnapback)，导通压降大及二极管反向恢复能力差等问题，提出了一种异质结结构的横向RC-IGBT器件及其制备方法，在传统横向RC-IGBT器件中采用禁带宽度不同的半导体材料，使得集电极短路区材料的禁带宽度大于与之相接触的半导体材料的禁带宽度，从而形成具有 整流特性的异质结结构，借此优化了正向导通特性、抑制了电压折回现象、提高了器件二极 管工作的反向恢复特性和可靠性。
本发明所提供的技术方案在于：
一方面本发明提供了一种横向RC-IGBT器件，其元胞结构包括自下而上依次层叠的衬底 电极、第一导电类型半导体衬底、第二导电类型半导体漂移区，所述第二导电类型半导体漂 移区的一侧具有发射极结构和栅极结构，所述第二导电类型半导体漂移区的另一侧具有集电 极结构；所述发射极结构包括金属发射极、第一导电类型半导体基区、第一导电类型半导体 接触区和第二导电类型半导体发射区(8)，所述第一导电类型半导体基区(3)位于第二导电类型 半导体漂移区中，所述第一导电类型半导体接触区和第二导电类型半导体发射区并排位于第 一导电类型半导体基区的顶层，所述金属发射极位于第一导电类型半导体接触区和第二导电 类型半导体发射区的上表面；所述栅极结构包括自上而下依次设置的栅电极、多晶硅和栅介 质层，并且栅极结构位于部分第二导电类型半导体发射区、第一导电类型半导体基区和部分 第二导电类型半导体漂移区的上表面；所述集电极结构包括第一导电类型半导体集电区、第 二导电类型半导体集电极短路区和金属集电极，所述第一导电类型半导体集电区和第二导电 类型半导体集电极短路区并排位于第二导电类型半导体漂移区顶层，所述金属集电极位于第 一导电类型半导体集电区和第二导电类型半导体集电极短路区的上表面；其特征在于：第一 导电类型半导体接触区、第一导电类型半导体基区、第二导电类型半导体漂移区和第一导电 类型半导体集电区的材料为第一半导体材料，第二导电类型半导体集电极短路区的材料为第 二半导体材料，第二导电类型半导体发射区的材料为第一半导体材料或者第二半导体材料， 所述第二半导体材料的禁带宽度大于所述第一半导体材料的禁带宽度；第二导电类型半导体 集电极短路区和与之相接触的第一半导体材料形成异质结。
进一步的是，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型 半导体。
进一步的是，本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型 半导体。
进一步的是，本发明中第一半导体材料为硅，第二半导体材料为碳化硅。
进一步的是，本发明横向RC-IGBT器件结构可以为沟槽栅结构，也可以是平面栅结构。
进一步的是，本发明不局限于体硅，还适用于SOI技术和结隔离技术。
进一步的是，本发明横向RC-IGBT器件结构可以是穿通结构，当器件结构为穿通结构时， 第二导电类型半导体漂移区中还具有第二导电类型半导体缓冲层，并且第一导电类型半导体 集电区和第二导电类型半导体集电极短路区沿器件长度方向或者沿器件宽度方向并排位于第 二导电类型半导体缓冲层中。
进一步的是，若干个第二导电类型半导体集电极短路区和若干个第一导电类型半导体集 电区沿器件宽度方向间隔排列。
进一步的是，本发明中第二导电类型半导体集电极短路区与金属集电极之间还具有第二 导电类型半导体区，所述第二导电类型半导体区的材料为第三半导体材料，所述第三半导体 材料的禁带宽度大于所述第二半导体材料的禁带宽度，第二导电类型半导体集电极短路区与 第二导电类型半导体区形成同型异质结。
进一步的是，本发明中第二导电类型半导体集电极短路区至少由两个分区自上而下依次 层叠设置而构成。
进一步的是，本发明中第二导电类型半导体集电极短路区为均匀掺杂或渐变掺杂。
具体地，当本发明中第二导电类型半导体集电极短路区为渐变掺杂时，其掺杂浓度自上 至下逐渐减小。
进一步的是，本发明中第二导电类型半导体集电极短路区的深度大于第一导电类型半导 体集电区的深度，当RC-IGBT器件结构是穿通结构时，第二导电类型半导体集电极短路区的 深度优选为小于第二导电类型半导体缓冲层的深度。
另一方面本发明还提供了一种横向RC-IGBT器件的制备方法，其特征在于，包括如下步 骤：
采用第一半导体材料自上而下依次层叠制作第一导电类型半导体衬底和第二导电类型半 导体漂移区，通过多次光刻、氧化、离子注入、退火和淀积工艺在第二导电类型半导体漂移 区的表面制作横向RC-IGBT的发射极结构、栅极结构和集电极结构；在制作集电极结构的过 程中，通过光刻、离子注入工艺在第二导电类型半导体漂移区的表面预设区域形成第一导电 类型半导体集电区，通过在第二导电类型半导体漂移区的表面预设区域生长第二半导体材料 形成的第二导电类型半导体集电极短路区，所述第二半导体材料的禁带宽度大于所述第一半 导体材料的禁带宽度。
本发明的发明构思是：在传统横向硅基RC-IGBT器件结构的基础上，将集电极短路区的 半导体材料替换为不同的半导体材料，并且该材料的禁带宽度相较器件整体所用半导体材料 的禁带宽度更大，这样使得集电极短路区与其相接触半导体材料形成具有整流特性的同型异 质结，所述接触界面对于多数载流子(对于n型同型异质结为电子，对于p型同型异质结为空 穴)而言，存在阻碍载流子运动的势垒。当器件处于IGBT正向导通模式时，同型异质结对多 数载流子的势垒高度随着金属集电极偏压增大而提高，即同型异质结为阻断模式，表面MOS 沟道注入漂移区的多数载流子无法从这一异质结处流出，进一步还可通过改变集电极短路区 的掺杂水平，以此来进一步阻止通过异质结到达集电极的载流子电流，因此，能够有效避免 器件导通初期工作于MOSFET工作模式；同时，同型异质结的存在使得载流子在异质结附近 形成积累，增强了漂移区的电导调制效应，使得本发明RC-IGBT器件的IGBT正向导通特性 明显提高，抑制了电压折回现象。提高了器件并联应用的可靠性，改善了器件导通压降和关 断损耗的折中性能，降低了功耗。当器件处于反向二极管时，同型异质结为正向导通模式， 该模式下载流子的势垒大幅降低，极低的导通压降有利于续流过程的进行，二极管的导通压 降低。另外，本发明将发射区的半导体材料替换为不同的半导体材料，并且使得发射区半导 体材料的禁带宽度相较器件整体所用半导体材料的禁带宽度更大，载流子越过发射区和与之 相接触的基区所形成异质PN结需要克服的势垒高度高于同质PN结，以此提高了发射区与基 区所形成异型异质结的正向导通压降，从而能够有效避免闩锁效应的产生，进而提高器件的 可靠性。
进一步地，对于穿通型器件结构而言，为了达到更佳的反向恢复效果，本发明进一步加 深第二导电类型半导体集电极短路区的深度，使其介于第一导电类型半导体集电区和第二导 电类型半导体缓冲层之间，由于第二导电类型半导体集电极短路区与第二导电类型半导体缓 冲层之间形成同型异质结具有高于集电区和缓冲层之间PN结开启电压的阻断电压，故无需 在缓冲层下方形成高阻通道，即能够缩短载流子所需漂移的路径，因此使得器件具有优异的 反向恢复特性。另外，对于穿通型器件结构而言，正是由于避免了电压折回现象，使得缓冲 层的掺杂浓度可提高，进而有利于提升器件的耐压能力。通过加深第二导电类型半导体集电 极短路区的深度和提高缓冲层的掺杂浓度，有利于减小续流工作模式下的电阻，即形成反向 工作模式下的低阻通道，进而降低了二极管工作模式下的正向压降和功率损耗，从而优化了 横向RC-IGBT器件的正向压降和反向恢复特性的折中关系。
相比现有技术，本发明的有益效果是：
一、本发明在兼具续流能力的同时，消除了传统横向RC-IGBT正向导通过程中的电压折 回现象(VoltageSnapback)，提高了横向RC-IGBT并联使用时的可靠性，并且增强了漂移区的 电导调制效应，优化了器件的正向导通特性，改善了器件的导通压降和关断损耗的折中性能， 降低了功耗。
二、本发明有利于降低穿通型结构在二极管工作模式的正向导通和功率损耗，从而优化 了横向RC-IGBT器件的正向压降和反向恢复特性的折中关系，减小了二极管反向恢复电荷和 反向恢复时间，减小了芯片的损耗。
三、本发明提高了发射区和基区之间形成PN结的开启压降，避免闩锁效应的发生，提 升了RC-IGBT器件的抗闩锁能力。
四、本发明有利于提高横向RC-IGBT器件的电压阻断能力。
附图说明
图1是传统横向RC-IGBT器件元胞结构示意图；
图2是本发明实施例1提供的一种横向RC-IGBT器件元胞结构示意图；
图3是本发明实施例2提供的一种横向RC-IGBT器件元胞结构示意图；
图4是本发明实施例3提供的一种横向RC-IGBT器件元胞结构示意图；
图5是本发明实施例4提供的一种横向RC-IGBT器件元胞结构示意图；
图6是具有均匀掺杂的N型碳化硅集电极短路区与N型硅缓冲层形成的异质结能带图；
图7是具有渐变掺杂的N型碳化硅集电极短路区与N型硅缓冲层形成的异质结能带图；
图8是本发明实施例5提供的一种横向RC-IGBT器件元胞结构示意图；
图9是均匀掺杂的第一短路分区和第二短路分区与N型硅缓冲层形成的异质结能带图；
图10是具有渐变掺杂的第一短路分区和均匀掺杂的第二短路分区与N型硅缓冲层形成 的异质结能带图；
图11是本发明实施例6提供的一种横向RC-IGBT器件元胞结构示意图；
图12是具有均匀掺杂的第一短路分区、第二短路分区和第三短路分区与N型硅缓冲层 成的异质结能带图；
图13是具有渐变掺杂的第二短路分区和均匀掺杂的第一短路分区和第三短路分区与N 型硅缓冲层形成的异质结能带图；
图14是本发明实施例7提供的一种横向RC-IGBT器件元胞结构示意图；
图15是具有均匀掺杂的N型碳化硅短路区和超宽禁带N型半导体区与N型硅缓冲层形 成的异质结能带图；
图16是N+硅发射区和P型硅基区形成的PN结能带图；
图17是N+碳化硅发射区和P型硅基区形成的p-Si/N-SiC异质结能带图；
图18是本发明实施例1提供的绝缘体上硅材料示意图；
图19是本发明实施例1提供的N+多晶硅和栅介质层形成后的示意图；
图20是本发明实施例1提供的通过光刻，在SOI表面左侧区域通过离子注入P型杂质 并退火，形成P型硅基区的示意图；
图21是本发明实施例1提供的通过光刻，在SOI表面右侧区域通过离子注入N型杂质 并退火，形成N型硅缓冲层的示意图；
图22是本发明实施例1提供的通过光刻、离子注入等工序，进行P型杂质注入，形成P 型硅集电区的示意图；
图23是本发明实施例1提供的通过局部激光退火工艺、高能离子注入工艺形成N型碳 化硅集电极短路区的示意图；
图24是本发明实施例1提供的通过光刻、离子注入等工序，利用NSD掩膜版，完成N型杂质的注入，然后进行推结，形成N+硅发射区的示意图；
图25是本发明实施例1提供的通过光刻、离子注入等工序，利用PSD掩膜版，完成P型杂质的注入，然后进行推结，形成P+硅接触区的示意图；
图26是本发明实施例1提供的通过正面、背面淀积、光刻以及刻蚀工艺分别形成栅电极、 金属发射极以及金属集电极的示意图。
图中：1为发射极金属，2为P+硅接触区，3为P型硅基区，4为N型硅漂移区，5为氧 化层，6为N型衬底，7为衬底电极，8为N+硅发射区，81为N+碳化硅发射区，9为金属栅 电极，10为N+多晶硅，11为栅介质层，12为P型硅集电区，13为金属集电极，14为N型 硅集电极短路区，15为N型缓冲层，16为N型碳化硅集电极短路区，16a为第一短路分区、 16b为第二短路分区、16c为第三短路分区，17为N型半导体区。
具体实施方式
下面结合说明书附图及实施例对本发明的原理和特性进行详细说明：
传统穿通型横向SOI RC-IGBT器件的元胞结构如图1所示，其元胞结构包括自下而上依 次层叠的衬底电极7、P型硅衬底6、氧化层5、N型硅漂移区4，所述N型硅漂移区4的一侧具有发射极结构和栅极结构，所述N型硅漂移区4的另一侧具有集电极结构；所述发射极结构包括金属发射极1、P型硅基区3、P+硅接触区2和N+硅发射区8，所述P型硅基区3 位于N型硅漂移区4中，所述P+硅接触区2和N+硅发射区8并排位于P型硅基区3的顶层， 所述金属发射极1位于P+硅接触区2和N+硅发射区8的上表面；所述栅极结构包括自上而 下依次设置的栅电极9、多晶硅10和栅介质层11，并且栅极结构位于部分N+硅发射区8、P 型硅基区3和部分N型硅漂移区4的上表面；所述集电极结构包括N型硅缓冲层15、P型硅 集电区12、N型硅集电极短路区16和金属集电极13，所述N型硅缓冲层15位于N型硅漂 移区4中，所述P型硅集电区12和N型硅集电极短路区14并排位于N型硅缓冲层15顶层， 所述金属集电极13位于P型硅集电区12和N型硅集电极短路区14的上表面；各金属电极 之间通过BPSG相互隔离。
如图1所示的传统横向RC-IGBT器件不可避免地会产生了电压折回现象，甚至使器件无 法进入IGBT模式，这样不但增大了IGBT的导通压降，而且严重影响了横向RC-IGBT器件 的并联应用，制约了并联型传统横向RC-IGBT的广泛使用。
为解决上述问题，本发明在传统SOI RC-IGBT器件的基础上，将N型集电极短路区的 半导体材料由硅替换为禁带宽度更大的碳化硅。从器件结构上来说，N集电极短路区的碳化 硅材料与N型缓冲层的硅材料的接触界面会形成具有整流特性的Si/SiC异质结。具体结合下 面的实施例1详细说明：
实施例1：
本实施例提供如图2所示穿通型横向SOI RC-IGBT器件的元胞结构，其元胞结构包括自 下而上依次层叠的衬底电极7、P型硅衬底6、氧化层5、N型硅漂移区4，所述N型硅漂移区4的一侧具有发射极结构和栅极结构，所述N型硅漂移区4的另一侧具有集电极结构；所述发射极结构包括金属发射极1、P型硅基区3、P+硅接触区2和N+硅发射区8，所述P型 硅基区3位于N型硅漂移区4中，所述P+硅接触区2和N+硅发射区8并排位于P型硅基区 3的顶层，所述金属发射极1位于P+硅接触区2和N+硅发射区8的上表面；所述栅极结构 包括自上而下依次设置的栅电极9、多晶硅10和栅介质层11，并且栅极结构位于部分N+硅 发射区8、P型硅基区3和部分N型硅漂移区4的上表面；所述集电极结构包括N型硅缓冲 层15、P型硅集电区12、N型碳化硅集电极短路区16和金属集电极13，所述N型硅缓冲层 15位于N型硅漂移区4中，所述P型硅集电区12和N型碳化硅集电极短路区16并排位于N 型硅缓冲层15顶层，并且P型硅集电区12靠近发射极结构设置，本实施例中P型硅集电区 12和N型碳化硅集电极短路区16的深度相同，所述金属集电极13位于P型硅集电区12和 N型碳化硅集电极短路区16的上表面；各金属电极之间通过BPSG相互隔离；N型碳化硅集 电极短路区16与N型硅缓冲层15形成同型异质结，N型碳化硅集电极短路区16与P型硅 集电区12形成异型异质结。
本实施例中金属发射极1、栅电极9和金属集电极13的厚度为1μm～5μm；N型硅漂移区4的厚度约为2μm～20μm，掺杂浓度约为5×1014cm-3～5×1015cm-3；N型衬底6的厚度为 300μm～600μm，掺杂浓度为1×1014cm-3～1×1015cm-3；氧化层5的厚度为0.3μm～3μm；N 型缓冲层15的厚度为1μm～5μm，掺杂浓度为1e16cm-3～5e17cm-3，P型硅基区3的深度约 为2μm～3μm，掺杂浓度为1e15cm-3～1e17cm-3；N+硅发射区8的厚度约为0.2μm～0.5μm， 掺杂浓度为1e18cm-3～8e19cm-3；P+硅接触区2的厚度约为0.2μm～0.5μm，掺杂浓度为 1e18cm-3～8e19cm-3；P型硅集电区12的厚度约为0.2μm～1μm，掺杂浓度为1e17cm-3～1e18cm-3； N型碳化硅集电极短路区13的厚度约为0.2μm～1μm，掺杂浓度约为2e16cm-3～5e18cm-3。
当N型碳化硅集电极短路区16为均匀高掺杂条件下，N型碳化硅集电极短路区16与N 型硅缓冲层15形成异质结的结面附近的能带图如图6所示。由于能带的不连续，N型碳化硅 集电极短路区16与N型硅缓冲层15的界面对于电子而言，存在阻碍电子由N型硅缓冲层15运动到N型碳化硅集电极短路区16的势垒。当横向RC-IGBT处于IGBT正向导通模式时， 所述异质结对电子的势垒高度随着金属集电极7上偏压的增加而提高，即该异质结处于阻断模式。根据背景技术介绍，Si/SiC异质结形成的阻断电压高于0.7V时，能够有效避免器件导通初期工作在MOSFET模式，因此，Si/SiC异质结产生高于0.7V的阻断电压即可避免电压 折回现象；当横向RC-IGBT处于反向二极管工作模式时，Si/SiC异质结处于正向导通模式， 对电子具有低的势垒高度，因此这一模式对于电子的势垒大幅降低，减小了导通压降，并有利于续流过程的进行。
实施例2：
如图3所示，本实施例相比实施例1的不同之处在于：通过工艺步骤的改变，使得N型 碳化硅集电极短路区16靠近发射极结构设置，而P型硅集电区12远离发射极结构设置。
传统横向RC-IGBT为了减小转折电压，需要将N型碳化硅集电极短路区16做在P型硅 集电区12之后，以增大电子电流电阻。由于本发明提供的器件结构不存在电压折回现象，故 也可以将N型碳化硅集电极短路区16做在P型硅集电区12之前，同时，这一改进能够进一 步减小器件反向工作模式时电流路径长度，并优化器件反向工作模式时的反向恢复特性。
实施例3：
如图4所示，本实施例相比实施例1的不同之处在于：通过加大注入剂量、延长退火时 间等工艺控制，从而加深N型碳化硅集电极短路区16的深度。
传统横向RC-IGBT为了减小转折电压，会尽量将N型碳化硅集电极短路区16的深度控 制的比较浅，以提升电子电流通路电阻。由于本发明提供的横向RC-IGBT器件不存在电压折 回现象，并且出于对降低反向恢复时导通压降的考虑，可将N型碳化硅集电极短路区16深 度加深，进而进一步优化本发明器件反向工作模式时的反向恢复特性。
实施例4：
如图5所示，本实施例相比实施例1的不同之处在于：所述第二导电类型半导体集电极 短路区16和第一导电类型半导体集电区12沿器件宽度方向间隔排列。这一改进能够进一步 减小器件反向二极管工作模式时的电流路径长度，减小器件的整体长度，并优化器件反向工 作模式时的反向恢复特性。
实施例5：
本实施例相比实施例1的不同之处在于：N型碳化硅集电极短路区16为均匀掺杂，形成 的n-Si/N-SiC异质结的能带图如图6所示。
实施例6：
本实施例相比实施例1的不同之处在于：N型碳化硅集电极短路区16为渐变掺杂，形成 的n-Si/N-SiC异质结的能带图如图7所示，具体地，N型碳化硅集电极短路区16的掺杂浓度 自下而上(即自N型硅缓冲层15与N型碳化硅集电极短路区16形成结面至N型碳化硅集电 极短路区16与金属集电极13形成欧姆接触面的方向)逐渐减小。这样能够进一步提高对电子 电流的阻碍作用。
实施例7：
如图8所示，本实施例相比实施例1的不同之处在于：N型碳化硅集电极短路区16是由 掺杂浓度不同的第一短路分区16a和第二短路分区16b构成，第一短路分区16a和第二短路 分区16二者均为均匀掺杂，并且第一短路分区16a的掺杂浓度大于第二分区13b的掺杂浓度。
N型碳化硅集电极短路区16与N型硅缓冲层15形成异质结的结面附近的能带图如图9 所示。本实施例能够进一步阻止器件在IGBT工作模式，正向导通时电子扩散通过n-Si/N-SiC 异质结到达金属集电极13的电子电流。
实施例8：
本实施例相比实施例7的不同之处在于：N型碳化硅集电极短路区16中第一短路分区 16a采用渐变掺杂，并且第一短路分区16a的掺杂浓度自下而上逐渐减小，第二短路分区16 采用均匀掺杂。
N型碳化硅集电极短路区16与N型硅缓冲层15形成异质结的结面附近的能带图如图10 所示。与实施例7相比，本实施例进一步阻止器件在IGBT工作模式，正向导通时电子扩散 通过n-Si/N-SiC异质结到达金属集电极13的电子电流；进一步提高了N型硅缓冲层15的掺 杂浓度，从而进一步降低了二极管工作模式时的导通压降，优化了器件反向恢复特性。
实施例9：
如图11所示，本实施例相比实施例7的不同之处在于：N型碳化硅集电极短路区16是 由掺杂浓度不同的第一短路分区16a、第二短路分区16b和第三短路分区16c构成；第一短路 分区16a、第二短路分区16b和第三短路分区16c三者均为均匀掺杂，并且第一短路分区16a 和第三短路分区16c的掺杂浓度均大于第二短路分区16b的掺杂浓度。
N型碳化硅集电极短路区16与N型硅缓冲层15形成异质结的结面附近的能带图如图12 所示。与实施例7相比，本实施例进一步改善N型碳化硅集电极短路区16和金属集电极13 的接触特性。
实施例10：
本实施例相比实施例9的不同之处在于：N型碳化硅集电极短路区16中第二短路分区 16b为渐变掺杂，第一短路分区16a和第三短路分区16c二者为均匀掺杂，并且第二短路分区 16b的掺杂浓度自下而上逐渐减小。
N型碳化硅集电极短路区16与N型硅缓冲层15形成异质结的结面附近的能带图如图13 所示。与实施例9相比，本实施例进一步阻止器件在IGBT工作模式，正向导通时电子扩散 通过n-Si/N-SiC异质结到达金属集电极13的电子电流；进一步提高了N型硅缓冲层15的掺 杂浓度，从而进一步降低了二极管工作模式时的导通压降，优化了器件反向恢复特性。
实施例11：
如图14所示，本实施例相比实施例1的不同之处在于：在N型碳化硅集电极短路区16 与金属集电极13之间还具有N型半导体区17，N型半导体区17的材料为超宽禁带第三半导 体材料，并且N型半导体区17的材料的禁带宽度大于所述N型碳化硅集电极短路区16的材 料的禁带宽度，所述超宽禁带第三半导体材料可以是Ga2O3、蓝宝石、金刚石或者任何合适 的超宽禁带半导体材料；N型碳化硅集电极短路区16与N型半导体区17形成同型异质结。
N型碳化硅集电极短路区16与N型硅缓冲层15形成异质结的结面附近的能带图如图15 所示。与实施例1相比，本实施例进一步阻止器件在IGBT工作模式，正向导通时电子扩散 通过n-Si/N-SiC异质结到达金属集电极13的电子电流；进一步提高了N型硅缓冲层15的掺 杂浓度，从而进一步降低了二极管工作模式时的导通压降，优化了器件反向恢复特性。
实施例12：
本实施例相比实施例1的不同之处在于：将N+硅发射区8替换为N+碳化硅发射区81。
如图16所示为传统N+硅发射区8与P型硅基区3形成PN结的能带图，如图17所示为本实施例中N+碳化硅发射区81与P型硅基区3形成异质结的能带图。
从图16、17中可看出：电子越过异质PN结所需要克服的势垒高度高于同质PN结。通过计算表明，对于同质PN结，正向导通压降约为0.7V，而对于异质PN结，正向导通压降 约为1.1V。因此，相比实施例1，本实施例具有更高的PN结开启压降，所述PN结处正向导 通压降的提升，有利于所发明的横向RC-IGBT抗闩锁能力的提高，有效避免了闩锁效应的发 生。
实施例13：
下面以一种横向RC-IGBT器件制作方法为例对本发明进行说明，根据本领域常识，可根 据实际需求制备不同性能参数的器件。
一种横向RC-IGBT器件的制备方法，其特征在于：包括如下步骤：
步骤1：如图18所示，准备绝缘体上硅材料：衬底厚度为300μm～600μm，掺杂浓度1×1014 cm-3～1×1015cm-3，位于所述衬底上的埋氧化层的厚度为0.3～3μm；SOI层厚度为5～20μm， 掺杂浓度5e14cm-3～5e15cm-3；
步骤2：如图19所示，通过干氧氧化工艺形成氧化层，氧化在1050℃～1150℃的O2气 氛下进行；在750℃～950℃下，通过多晶硅淀积工艺形成N+多晶硅，然后光刻，刻蚀形成栅介质层11和其上的N+多晶硅10；
步骤3：如图20所示，光刻，在SOI表面左侧区域通过离子注入硼离子，注入能量约为 60～120keV，然后进行退火工艺，退火温度约为1000～1150℃，时间为30～60min，形成厚 度为1～2μm，掺杂浓度为1e15cm-3～1e17cm-3的P型硅基区3；
步骤4：如图21所示，光刻，在SOI表面左侧区域通过离子注入磷离子，注入能量约为 60～120keV，然后进行退火工艺，退火温度约为1000～1150℃，时间为60～120min，形成厚度为2～5μm，掺杂浓度为1e18cm-3～7e19cm-3的N型硅缓冲层15；步骤3形成的P型硅基 区3的厚度进一步达到2～3μm；
步骤5：如图22所示，通过光刻、离子注入等工序，进行P型杂质注入。其中，注入能量为30～60keV，注入剂量为1012cm-3～1013cm-3，在H2与N2混合的气氛下进行退火，温度 为850～1000℃，时间为20～45分钟，形成厚度为0.2～0.5μm，掺杂浓度为1e17cm-3～5e18 cm-3，宽度约为0.5μm～2μ的P型硅集电区12；
步骤6：如图23所示，采用局部激光退火工艺在预设区域生长碳化硅材料，具体操作如 下：首先采用丙酮和异丙醇对硅片背面进行超声波清洗，然后采用去离子水中清洗，接着硅 片用稀释的氢氟酸冲洗，再用去离子水清洗；通过旋涂的方式，将约300～500nm的PMMA 旋涂于硅片背面，并在180℃下烘烤90秒，而后将该硅片置于XYZ机械手，条件为室温、常压，而后用高功率KrF激光器辐射该硅片，在所述高能激光器的辐射下，PMMA分解成固 态碳，同时PMMA下方的硅受到高能激光的辐射而处于熔融状态，在这种情况下，固态碳与 熔融硅迅速反应生成碳化硅，通过调节激光器参数和PMMA参数，可以获得所需要的碳化硅 厚度及宽度，在硅片背面的预设区域获得所需碳化硅厚度及宽度后，通过高能离子注入并退火形成掺杂浓度约为1e16cm-3～1e18cm-3、厚度约为0.2μm～2μm的N型碳化硅集电极短路区16；
步骤7：如图24所示，通过光刻、离子注入等工序，利用NSD掩膜版，完成N型杂质 的注入，然后进行推结，其中，离子注入磷原子的能量为20～40keV，注入剂量为1015～1016个/cm2，退火温度为950℃，时间为20～40分钟，形成厚度为0.2～0.3μm，掺杂为1e18～8e19cm-3的N+硅发射区8；
步骤8：如图25所示，通过光刻、离子注入等工序，利用PSD掩膜版，完成P型杂质的注入，然后进行推结。其中，离子注入N型杂质的能量为20～40keV，注入剂量为1015～1016个/cm2，退火温度为950℃，时间为20～40分钟，形成厚度为0.3～0.6μm，掺杂浓度为1e18cm-3～8e19cm-3的P+硅接触区2；
步骤9：如图26所示，通过正面、背面淀积、光刻以及刻蚀工艺分别形成金属发射极1、 栅电极9以及金属集电极13，至此，器件制作完成。
实施例14：
本实施相比实施例13的不同之处在于：在步骤6中采用先在P型硅集电区12中刻蚀形 成沟槽，然后在所述沟槽中通过含杂质气氛下的外延生长碳化硅，并通过刻蚀多余的碳化硅 材料，得到N型碳化硅集电极短路区16。
实施例15：
本实施相比实施例13的不同之处在于：在步骤7形成N+硅发射区8时，还包括采用步 骤6的局部激光退火工艺生长碳化硅材料的步骤，从而形成N+碳化硅发射区81。
实施例16：
本实施相比实施例13的不同之处在于：交换步骤5、步骤6的制备顺序，即在原形成P 型集电区12所在区域形成N型碳化硅集电极短路区16，在原N型碳化硅集电极短路区16所在区域形成P型集电区12，从而使得N型碳化硅集电极短路区16靠近发射极结构设置。
实施例17：
本实施相比实施例13的不同之处在于：在步骤6形成N型碳化硅集电极短路区16时， 可以通过调整局部激光退火工艺参数，使得N型碳化硅集电极短路区16的深度做得更深或 更浅。若做深的话，以不超过N型硅缓冲层15的厚度为佳，具体为0.5～3μm。
在此需要申明的是：本领域技术人员根据本领域常识可知，本发明提出的RC-IGBT器件 结构及制备工艺，各个技术特征之间能够相互组合；所用的介质材料不仅局限于实施例提到 的二氧化硅，也同样可采用氮化硅(Si3N4)、二氧化铪(HfO2)、三氧化二铝(Al2O3)等高K介 质材料实现；禁带宽度大于器件所用半导体基材的禁带宽度的半导体材料不局限于碳化硅， 还可以是氮化镓，金刚石等任何合适的半导体材料；所述器件结构不仅适用于沟槽栅 RC-IGBT，也同样适用于平面栅RC-IGBT；制造工艺的具体实施方式也可以根据实际需要进 行调整。
以上结合附图对本发明的实施例进行了阐述，但是本发明并不局限于上述的具体实施方 式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明 的启示下，在不脱离本发明宗旨和权利要求所保护的范围情况下，还可做出很多形式，这些 均属于本发明的保护之内。

Claims (10)

1.一种横向RC-IGBT器件，其元胞结构包括自下而上依次层叠的衬底电极、第一导电类型半导体衬底、第二导电类型半导体漂移区，所述第二导电类型半导体漂移区的一侧具有发射极结构和栅极结构，所述第二导电类型半导体漂移区的另一侧具有集电极结构；所述发射极结构包括金属发射极、第一导电类型半导体基区、第一导电类型半导体接触区和第二导电类型半导体发射区，所述第一导电类型半导体基区位于第二导电类型半导体漂移区中，所述第一导电类型半导体接触区和第二导电类型半导体发射区并排位于第一导电类型半导体基区的顶层，所述金属发射极位于第一导电类型半导体接触区和第二导电类型半导体发射区的上表面；所述栅极结构包括自上而下依次设置的栅电极、多晶硅和栅介质层，并且栅极结构位于部分第二导电类型半导体发射区、第一导电类型半导体基区和部分第二导电类型半导体漂移区的上表面；所述集电极结构包括第一导电类型半导体集电区、第二导电类型半导体集电极短路区和金属集电极，所述第一导电类型半导体集电区和第二导电类型半导体集电极短路区并排位于第二导电类型半导体漂移区顶层，所述金属集电极位于第一导电类型半导体集电区和第二导电类型半导体集电极短路区的上表面；其特征在于：第一导电类型半导体接触区、第一导电类型半导体基区、第二导电类型半导体漂移区和第一导电类型半导体集电区的材料为第一半导体材料，第二导电类型半导体集电极短路区的材料为第二半导体材料，第二导电类型半导体发射区的材料为第一半导体材料或者第二半导体材料，所述第二半导体材料的禁带宽度大于所述第一半导体材料的禁带宽度；第二导电类型半导体集电极短路区和与之相接触的第一半导体材料形成异质结。
2.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第二导电类型半导体漂移区中还具有第二导电类型半导体缓冲层，并且第一导电类型半导体集电区和第二导电类型半导体集电极短路区位于第二导电类型半导体缓冲层中。
3.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第二导电类型半导体衬底与第二导电类型半导体漂移区之间还具有埋氧化层。
4.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第二导电类型半导体集电极短路区与金属集电极之间还具有第二导电类型半导体区，所第二导电类型半导体区的材料为第三半导体材料，所述第三半导体材料的禁带宽度大于所述第二半导体材料的禁带宽度，第二导电类型半导体集电极短路区与第二导电类型半导体区形成同型异质结。
5.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第二导电类型半导体集电极短路区至少由两个掺杂浓度不同的分区自上而下层叠设置而构成。
6.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第二导电类型半导体集电极短路区为渐变掺杂或者均匀掺杂。
7.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：第一半导体材料为硅，第二半导体材料为碳化硅。
8.根据权利要求1所述的一种横向RC-IGBT器件，其特征在于：所述第二导电类型半导体集电极短路区和第一导电类型半导体集电区沿器件宽度方向间隔排列。
9.根据权利要求1至8任一项所述的一种横向RC-IGBT器件，其特征在于：所述第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体，或者所述第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体。
10.一种横向RC-IGBT器件的制备方法，其特征在于：包括如下步骤：
采用第一半导体材料自上而下依次层叠制作第一导电类型半导体衬底和第二导电类型半导体漂移区，通过多次光刻、氧化、离子注入、退火和淀积工艺在第二导电类型半导体漂移区的表面制作横向RC-IGBT的发射极结构、栅极结构和集电极结构；在制作集电极结构的过程中，通过光刻、离子注入工艺在第二导电类型半导体漂移区的表面预设区域形成第一导电类型半导体集电区，通过在第二导电类型半导体漂移区的表面预设区域生长第二半导体材料形成的第二导电类型半导体集电极短路区，所述第二半导体材料的禁带宽度大于所述第一半导体材料的禁带宽度。
CN201711421643.3A 2017-12-25 2017-12-25 一种横向rc-igbt器件及其制备方法 Active CN108155230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711421643.3A CN108155230B (zh) 2017-12-25 2017-12-25 一种横向rc-igbt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711421643.3A CN108155230B (zh) 2017-12-25 2017-12-25 一种横向rc-igbt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN108155230A true CN108155230A (zh) 2018-06-12
CN108155230B CN108155230B (zh) 2021-02-12

Family

ID=62465877

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711421643.3A Active CN108155230B (zh) 2017-12-25 2017-12-25 一种横向rc-igbt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN108155230B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113270475A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN113497112A (zh) * 2020-03-19 2021-10-12 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、智能功率器件及电子产品
CN113990977A (zh) * 2021-10-26 2022-01-28 扬州乾照光电有限公司 一种多结太阳电池结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103383957A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种逆导型igbt器件
CN103413824A (zh) * 2013-07-17 2013-11-27 电子科技大学 一种rc-ligbt器件及其制作方法
US20150249082A1 (en) * 2012-09-04 2015-09-03 Infineon Technologies Austria Ag Field-Effect Semiconductor Device
CN105226091A (zh) * 2015-11-10 2016-01-06 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
CN106373995A (zh) * 2015-07-20 2017-02-01 英飞凌科技股份有限公司 具有减小的带隙区的半导体器件
CN107275381A (zh) * 2017-06-14 2017-10-20 四川大学 一种双重载流子存储增强的igbt

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150249082A1 (en) * 2012-09-04 2015-09-03 Infineon Technologies Austria Ag Field-Effect Semiconductor Device
CN103383957A (zh) * 2013-07-08 2013-11-06 电子科技大学 一种逆导型igbt器件
CN103413824A (zh) * 2013-07-17 2013-11-27 电子科技大学 一种rc-ligbt器件及其制作方法
CN106373995A (zh) * 2015-07-20 2017-02-01 英飞凌科技股份有限公司 具有减小的带隙区的半导体器件
CN105226091A (zh) * 2015-11-10 2016-01-06 株洲南车时代电气股份有限公司 一种绝缘栅双极晶体管及其制备方法
CN107275381A (zh) * 2017-06-14 2017-10-20 四川大学 一种双重载流子存储增强的igbt

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
HUAPING JIANG ET AL: "A Snapback Suppressed Reverse-Conducting IGBT With a Floating p-Region in Trench Collector", 《IEEE ELECTRON DEVICE LETTERS》 *
陈伟中: "RC-IGBT的理论模型与新结构研究", 《中国博士学位论文全文数据库（电子期刊）》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113497112A (zh) * 2020-03-19 2021-10-12 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、智能功率器件及电子产品
CN113497112B (zh) * 2020-03-19 2023-05-05 广东美的白色家电技术创新中心有限公司 绝缘栅双极型晶体管、智能功率器件及电子产品
CN113270475A (zh) * 2021-04-08 2021-08-17 西安电子科技大学 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN113270475B (zh) * 2021-04-08 2023-03-14 西安电子科技大学 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法
CN113990977A (zh) * 2021-10-26 2022-01-28 扬州乾照光电有限公司 一种多结太阳电池结构及其制备方法

Also Published As

Publication number Publication date
CN108155230B (zh) 2021-02-12

Similar Documents

Publication Publication Date Title
CN107248533B (zh) 一种碳化硅vdmos器件及其制作方法
CN107275407B (zh) 一种碳化硅vdmos器件及其制作方法
CN107256864B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN108122971B (zh) 一种rc-igbt器件及其制备方法
CN107507861B (zh) 肖特基接触注入增强型SiC PNM-IGBT器件及其制备方法
CN107275406B (zh) 一种碳化硅TrenchMOS器件及其制作方法
CN109119463B (zh) 一种横向沟槽型mosfet器件及其制备方法
CN104701380B (zh) 一种双向mos型器件及其制造方法
CN101393928A (zh) 一种阳极短路的隧道泵igbt
CN108807505A (zh) 一种碳化硅mosfet器件及其制造方法
CN109065607A (zh) 一种双极型功率半导体器件及其制备方法
CN108155230A (zh) 一种横向rc-igbt器件及其制备方法
CN108649068A (zh) Rc-igbt器件及其制备方法
TW201327819A (zh) 溝槽式金氧半導體電晶體元件及其製造方法
CN107768435A (zh) 一种双向igbt及其制造方法
CN102184945A (zh) 一种槽栅型mosfet器件
CN107256884A (zh) 一种碳化硅功率二极管器件及其制作方法
CN109065608A (zh) 一种横向双极型功率半导体器件及其制备方法
CN105742372A (zh) 一种开启电压可调的槽栅型金属氧化物半导体二极管
CN110473914B (zh) 一种SiC-MOS器件的制备方法
CN110504313A (zh) 一种横向沟槽型绝缘栅双极晶体管及其制备方法
CN108735823A (zh) 一种二极管及其制作方法
CN108695396A (zh) 一种二极管及其制作方法
CN108258040A (zh) 具有宽带隙半导体衬底材料的绝缘栅双极晶体管及其制作方法
CN110610986B (zh) 一种利用结终端集成横向续流二极管的rc-igbt器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant