CN113497112A - 绝缘栅双极型晶体管、智能功率器件及电子产品 - Google Patents
绝缘栅双极型晶体管、智能功率器件及电子产品 Download PDFInfo
- Publication number
- CN113497112A CN113497112A CN202010197931.0A CN202010197931A CN113497112A CN 113497112 A CN113497112 A CN 113497112A CN 202010197931 A CN202010197931 A CN 202010197931A CN 113497112 A CN113497112 A CN 113497112A
- Authority
- CN
- China
- Prior art keywords
- igbt
- region
- emitter
- bipolar transistor
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 41
- 210000000746 body region Anatomy 0.000 claims abstract description 37
- 239000002184 metal Substances 0.000 claims description 27
- 239000000463 material Substances 0.000 claims description 12
- QZQVBEXLDFYHSR-UHFFFAOYSA-N gallium(III) oxide Inorganic materials O=[Ga]O[Ga]=O QZQVBEXLDFYHSR-UHFFFAOYSA-N 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 108091006146 Channels Proteins 0.000 description 10
- 230000005684 electric field Effects 0.000 description 5
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 4
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 4
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000001590 oxidative effect Effects 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000013021 overheating Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0646—PN junctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Abstract
本发明涉及半导体领域，具体涉及提供了一种绝缘栅双极型晶体管，包括栅极结构、N+发射极区、P型体区以及于所述P型体区、N+发射极区的部分相邻接触面上设置的势垒层，其中，所述势垒层覆盖所述N+发射极区的底面和/或所述N+发射极区远离所述栅极结构的侧面。通过在所述P型体区、N+发射极区的部分相邻接触面上设置势垒层，使得P型体区流向N+发射区的电子或空穴都被阻挡，防止PN结正偏。在横向、纵向上，从P型体区流动的电子或空穴被势垒层阻挡，远离了N+发射区，进一步防止了PN结正偏。综上可知，本申请能从横向和纵向上阻挡电子或空穴流向N+发射区，有效地增加IGBT的抗闩锁能力，同时保证了IGBT阈值电压和反向耐压基本不变。
Description
技术领域
本发明涉及半导体领域，具体涉及一种绝缘栅双极型晶体管、智能功率器件、家用电器及制备方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT) 是由双极型三极管(BJT)和绝缘栅型场效应管(MOSFET)组成的复合全控型电压驱动式功率半导体器件，其结构包括栅极G、发射极E和集电极C。通过给栅极G施加电压，可控制集电极C与发射极E之间的通断。栅极G与发射极E之间不施加电压时，则集电极C与发射极E之间断开；栅极G与发射极E之间施加超过阈值电压(通常是15V)的信号时，则集电极C与发射极E之间导通。
绝缘栅双极型晶体管兼有MOSFET器件的高输入阻抗和电力晶体管(即巨型晶体管，简称GTR)的低导通压降两方面的优点，且驱动功率小而饱和压降低，目前IGBT作为一种新型的电力电子器件被广泛应用到各个领域。
以N型IGBT器件为例，IGBT结构包括了N型MOSFET、pnp双极型晶体管T1 及寄生的npn双极型晶体管T2。其中pnp型晶体管T1和npn型晶体管T2组成了N-P-N-P的四层三结的晶闸管结构。器件的结构导致寄生晶闸管在一定条件下可以导通，可造成IGBT永久性损坏。
IGBT发生闩锁的必要条件为npn型晶体管T2导通，即T2的基极-发射极正偏。由于IGBT的阴极n源极和p基极在同一电位上，因此T2的基极-发射极正偏只可能在空穴电流沿着n源极流向阴极接触面时出现。由于p基极存在一定的导通电阻，这样的空穴电流将导致一定的电压降，从而打开T2的基极-发射极pn结，最终与pnp型晶体管形成正反馈，使IGBT器件过热烧毁。要抑制寄生晶闸管的闩锁效应，就必须减小上层T2管和下层T1管的基极电流增益，由于宽基区的下层T1管在IGBT正常工作时需要传导通态电流，减小其电流增益会增大IGBT的导通压降，而上层T2管通常不参与IGBT导通态电流的传导，因此，最好是降低上层T2管的电流增益。现有的防止措施是在增加P型基区的掺杂浓度，以防止闩锁效应发生。但是目前的方案有可能增加IGBT的阈值电压并降低反向耐压。
发明内容
本发明至少在一定程度上解决相关技术中的上述技术问题。为此，本发明提出一种绝缘栅双极型晶体管、智能功率器件及电子产品，可有效的抑制闩锁效应的发生，同时保证阈值电压和反向耐压基本不变。
为了实现上述目的，本发明第一方面提供了一种绝缘栅双极型晶体管，包括栅极结构、N+发射极区、P型体区以及于所述P型体区、N+发射极区的部分相邻接触面上设置的势垒层，其中，所述势垒层覆盖所述N+发射极区的底面和 /或所述N+发射极区远离所述栅极结构的侧面。
本发明的第二方面提供了一种智能功率器件，包括如上所述的绝缘栅双极型晶体管。
本发明的第三方面提供了一种电子产品，包括如上所述的绝缘栅双极型晶体管。
另外，根据本发明上述绝缘栅双极型晶体管还可以具有如下附加的技术特征：
根据本发明的一个实施例，所述势垒层选自高导带、高价带或宽禁带材料。
根据本发明的一个实施例，所述势垒层选自宽禁带材料，所述宽禁带材料选自ZnO、Ga2O3、GaN、SiC中的任一种。
根据本发明的一个实施例，所述势垒层选自高导带材料，所述高导带材料 SiO2或Si3N2。
根据本发明的一个实施例，所述势垒层选自高价带材料，所述高价带材料 SiO2或Si3N2。
根据本发明的一个实施例，所述绝缘栅双极型晶体管选自N型绝缘栅双极型晶体管、P型绝缘栅双极型晶体管。
根据本发明的一个实施例，所述绝缘栅双极型晶体管选自非穿通型绝缘栅双极型晶体管、穿通型绝缘栅双极型晶体管以及电场截止型绝缘栅双极型晶体管。
根据本发明的一个实施例，所述栅极结构选自平面栅结构或沟槽栅结构。
根据本发明的一个实施例，所述绝缘栅双极型晶体管选自非穿通型绝缘栅双极型晶体管，且所述栅极结构选自平面栅结构，所述绝缘栅双极型晶体管还包括集电极金属、P+集电极区、N-型漂移区以及金属发射极，其中，所述栅极结构包括栅极层以及于所述栅极层上形成的栅极金属，所述集电极金属、P+集电极区、N-型漂移区依次层叠设置，所述N+发射极区位于所述N-型漂移区的顶部，所述N+发射极区、所述P型体区与所述金属发射极接触，所述栅极层的一侧与所述N+发射极区、所述P型体区接触，所述栅极层的另一侧与N-型漂移区接触。
与现有技术相比，本发明具有以下有益效果：
通过在P型体区、N+发射极区的部分相邻接触面上设置势垒层，其中，势垒层覆盖N+发射极区的底面和/或N+发射极区远离栅极结构的侧面，使得P型体区流向N+发射区的电子或空穴被阻挡，防止PN结正偏。在横向和纵向上，从P型体区流动的电子或空穴被势垒层阻挡，远离了N+发射区，进一步防止了 PN结正偏。综上可知，本申请能从横向和纵向上阻挡电子或空穴流向N+发射区，有效地增加IGBT的抗闩锁能力，同时保证了IGBT阈值电压和反向耐压基本不变。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1为本发明实施例中一种绝缘栅双极型晶体管的截面图；
图2为本发明实施例中另一种绝缘栅双极型晶体管的截面图；
图3为本发明实施例中沟槽栅结构的绝缘栅双极型晶体管的截面图；
图4为本发明实施例中P型体区、势垒层、N+发射极区方向上的能带排列。
附图标记：
N+发射极区1、P型体区2、势垒层3；集电极金属4、P+集电极区5、N- 型漂移区6、栅极层7、栅极金属8、金属发射极9。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
应理解的是，文中使用的术语仅出于描述特定示例实施方式的目的，而无意于进行限制。除非上下文另外明确地指出，否则如文中使用的单数形式“一”、“一个”以及“所述”也可以表示包括复数形式。术语“包括”、“包含”以及“具有”是包含性的，并且因此指明所陈述的特征、元件和及或部件的存在，但并不排除存在或者添加一个或多个其它特征、元件、部件、和及或它们的组合。
在本发明的描述中，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体式连接；可以是直接相连，也可以通过中间媒介间接相连。对于本领域技术人员而言，可根据具体情况理解上述术语在本发明中的具体含义。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。
为了便于描述，可以在文中使用空间相对关系术语来描述如图中示出的一个元件或者特征相对于另一元件或者特征的关系，这些相对关系术语例如为“底”、“前”、“上”、“倾斜”、“下”、“顶”、“内”、“水平”、“外”等。这种空间相对关系术语意于包括除图中描绘的方位之外的在使用或者操作中机构的不同方位。例如，如果在图中的机构翻转，那么描述为“在其它元件或者特征下面”或者“在其它元件或者特征下方”的元件将随后定向为“在其它元件或者特征上面”或者“在其它元件或者特征上方”。因此，示例术语“在……下方”可以包括在上和在下的方位。
如图1所示，根据本发明第一方面的实施例，本发明的第一方面提供了一种绝缘栅双极型晶体管(简称IGBT)，具体地，本实施例中的绝缘栅双极型晶体管选自非穿通型绝缘栅双极型晶体管，且绝缘栅双极型晶体管的栅极结构选自平面栅结构，该绝缘栅双极型晶体管包括栅极结构、N+发射极区1、位于N+ 发射极区1的下方并包围N+发射极区1的P型体区2、集电极金属4、P+集电极区5、N-型漂移区6、栅极层7、位于栅极层7上方的栅极金属8以及金属发射极9，其中，栅极层以及栅极金属构成绝缘栅双极型晶体管的栅极结构，集电极金属4、P+集电极区5、N-型漂移区6从下至上依次层叠设置，N+发射极区 1位于N-型漂移区6的顶部，N+发射极区1、P型体区2与金属发射极9接触，栅极层7的一侧与N+发射极区1、P型体区2接触，栅极层7的另一侧与N-型漂移区6接触。
其中，在一些实施例中，于P型体区2、N+发射极区1的部分相邻接触面上设置的势垒层3，其中，势垒层3覆盖所述N+发射极区1的底面和/或所述 N+发射极区1远离栅极结构的侧面。
值得一提的是，在本实施例中，势垒层3可以仅仅覆盖N+发射极区1的底面，即势垒层3位于N+发射极区1的正下方。具体地，对于IGBT来说，为了满足耐压的要求，都会让电流在竖直方向上流动，即空穴电流是从背面的集电极金属4，流向正面的金属发射极9；电子电流从金属发射极9出发，经过表面反型沟道，流向背面的集电极金属4。由此可知，P型体区2流向N+发射区1 的电子或空穴大多是在竖直方向流动的，即，P型体区2的电子或空穴大多是从N+发射区1的底面流入N+发射区1内，这样当势垒层3位于N+发射极区1 的正下方时，势垒层3便可以阻挡P型体区2纵向流入N+发射区1的电子或空穴。
但是需要说明的是，在本发明的其他实施例中，如图2所示，势垒层3可以覆盖N+发射极区1远离栅极结构的侧面，即势垒层3可以覆盖N+发射极区1 左侧面上。具体地，P型体区2的电子或空穴可能是从N+发射区1的侧面流入 N+发射区1内的，这样当势垒层3覆盖N+发射极区1左侧面时，势垒层3便可以阻挡P型体区2横向流入N+发射区1的电子或空穴。
当然，在本发明的一些实施例中，势垒层3可以覆盖N+发射极区1远离栅极结构的侧面以及覆盖N+发射极区1的底面，这样势垒层3便可以阻挡P型体区2自N+发射极区1的左侧面、底面流入N+发射区1的电子或空穴，也就是说势垒层3可以阻挡P型体区2自纵向、横向流入N+发射极区1的电子或空穴。
值得一提的是，在本发明的其他实施例中，如图3所示，该绝缘栅双极型晶体管的栅极结构可以是沟槽栅结构，沟槽栅结构的IGBT相比于平面栅结构的 IGBT，其能在不增加关断损耗的前提下，大幅度地降低导通压降。具体地，沟槽栅结构的IGBT与平面栅结构的IGBT的主要区别在于：当IGBT开通时，P型体区2的反型沟道是垂直的而不是水平的。在平面栅结构的IGBT中，正向导通时，P型体区2与N-型漂移区形成的PN结处于轻微的反向偏置状态，因而会形成有一定宽度的空间电荷区，它挤占了一定的空间，因此电流只能从一个相对较窄的空间流过，增大了电流通路上的阻抗。因此，在平面栅结构的IGBT中，在电子流通方向上，包含沟道电阻，JFET电阻，与漂移区电阻。而沟槽栅结构的IGBT，因为沟道垂直，消灭了JFET区域，因而整个电流通路上阻抗更低。此外，相比于平面栅结构的IGBT，沟槽栅结构的IGBT的垂直结构省去了在硅表面上制作导电沟道的面积，更有利于设计紧凑的元胞。即在同等芯片面积上可以制作更多的IGBT元胞，从而增加导电沟道的宽度，降低沟道电阻。
进一步地，势垒层3可以选自高导带材料、高价带材料以及宽禁带材料中的任一种。在本实施例中，势垒层3选自宽禁带材料，宽禁带材料选自ZnO、 Ga2O3、GaN、SiC中的任一种，具体地，宽禁带材料具有高击穿电场强度、高截止频率、高热传导率、高结温和良好的热稳定性、强抗辐射能力等特点，ZnO、 Ga2O3、GaN、SiC等宽禁带材料具有较大的禁带宽度以及很高的击穿电场强度，使得IGBT能够承受的峰值电压大幅度提高，IGBT的输出功率可获得大规模提升。
值得一提的是，按照N+缓冲层的发展，绝缘栅双极型晶体管可以分为非穿通型绝缘栅双极型晶体管(简称NPT-IGBT)、穿通型绝缘栅双极型晶体管(简称PT-IGBT)以及电场截止型绝缘栅双极型晶体管(简称FS-IGBT),其中，非穿通型绝缘栅双极型晶体管(简称NPT-IGBT)具有正、反向阻断能力，其没有 N+缓冲层，穿通型绝缘栅双极型晶体管(简称PT-IGBT)有N+缓冲层，当NPT-IGBT 关断时，沟道很快关断没有了多子电流，可是集电极金属4端这边还继续有少子空穴注入，所以整个器件的电流需要慢慢才能关闭(拖尾电流,tailing current)，影响了器件的关断时间及工作频率。而在P+集电极区5、N-型漂移区6之间加入N+缓冲层，这一层的作用就是让器件在关断的时候，从集电极金属4端注入的空穴迅速在N+缓冲层就被复合掉提高关断频率，所以与NPT-IGBT 相比，PT-IGBT由于N+缓冲层的存在，其反向阻断能力弱，但正向压降低，关断时间短，关断时的尾部电流小。
而不管PT-IGBT还是NPT-IGBT都不能最终满足无限大功率的要求，要做到大功率，就必须要降低Vce(sat)，也就是降低导通电阻Ron。所以必须要降低 N-型漂移区6厚度，可是这个N-型漂移区6的厚度又受到截止状态的电场约束 (太薄了容易将沟道穿通)。所以如果降低N-型漂移区6的厚度，必须要让截止电场到沟道前提前降下来。所以需要在P+集电极区5与N-型漂移区6之间引入一个N+场截止层(Field Stop,FS)，当IGBT处于关闭状态，电场在N+场截止层内迅速降低到0，达到终止的目的，所以我们就可以进一步降低N-型漂移区 6厚度达到降低Ron和Vce了，而且这个结构和N+缓冲层结构非常类似，所以它也有PT-IGBT的效果,能够抑制关闭状态下的拖尾电流，提高关闭速度。
具体地，本实施例中的绝缘栅双极型晶体管为非穿通型绝缘栅双极型晶体管(简称NPT-IGBT)。但是本领域技术人员可以根据需要灵活选择绝缘栅双极型晶体管的类型。
此外，按照沟道的类型可以将IGBT划分为P型沟道IGBT、N型沟道IGBT，其中N型沟道IGBT在导电的过程中有电子流动，P型沟道IGBT在导电过程中使用被称为空穴的正电荷，电子的迁移率一般是空穴的三倍，，且N型沟道IGBT 的导通电阻小于P型沟道IGBT，且N型沟道IGBT的尺寸更小，基于此，在本实施例中，绝缘栅双极型晶体管为N型沟道IGBT。
当势垒层3覆盖N+发射极区1的底面时，势垒层3、P型体区2、N+发射极区1的能带排列如图4所示，其中，箭头表示P型体区2被阻挡回来的电子或空穴，黑色实心圆为P型体区2的电子，黑色空心圆为P型体区2的空穴，由于势垒层3的能量值较高，势垒层3将P型体区2流向N+发射极区1的电子或空穴阻挡回去(箭头表示)，防止PN结正偏。相应地，在横向上，从P型体区 2流动的电子或空穴被势垒层阻挡，远离了N+发射区1，进一步防止了PN结正偏。综上所述，本发明的结构能从横向和纵向上阻挡电子或空穴流向N+发射区，有效地增加绝缘栅双极型晶体管的抗闩锁能力，同时保证了绝缘栅双极型晶体管阈值电压和反向耐压基本不变。
本发明的第二方面还提供了一种绝缘栅双极型晶体管制备方法，包括如下步骤：
选区N型晶向熔单晶衬垫，场氧化，光刻有源区，栅氧化，淀积多晶硅，光刻多晶硅，P型体区注入，P型体区推阱，N+发射极区光刻及注入，在P型体区和N+发射极区之间插入势垒层，沉积氧化层，刻引线孔与发射极，沉积金属，金属曝光刻蚀，背面集电极注入及退火，背面金属化，钝化等。
具体地，插入势垒层的工艺可以选自离子注入或后氧化。
本发明的第三方面还提供了一种智能功率器件，包括如上所述的绝缘栅双极型晶体管。
本发明的第四方面还提供了一种电子产品，包括如上所述的绝缘栅双极型晶体管。其中，该电子产品可以是家用电器。
具体地，本发明实施例中的家用电器可以为洗衣机、冰箱、空调等。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (10)
1.一种绝缘栅双极型晶体管，其特征在于，包括栅极结构、N+发射极区、P型体区以及于所述P型体区、N+发射极区的部分相邻接触面上设置的势垒层，其中，所述势垒层覆盖所述N+发射极区的底面和/或所述N+发射极区远离所述栅极结构的侧面。
2.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述势垒层选自高导带、高价带或宽禁带材料。
3.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述势垒层选自宽禁带材料，所述宽禁带材料选自ZnO、Ga2O3、GaN、SiC中的任一种。
4.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管选自N型沟道绝缘栅双极型晶体管或P型沟道绝缘栅双极型晶体管。
5.根据权利要求1所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管选自非穿通型绝缘栅双极型晶体管、穿通型绝缘栅双极型晶体管以及电场截止型绝缘栅双极型晶体管。
6.根据权利要求5所述的绝缘栅双极型晶体管，其特征在于，所述栅极结构选自平面栅结构或沟槽栅结构。
7.根据权利要求6所述的绝缘栅双极型晶体管，其特征在于，所述绝缘栅双极型晶体管选自非穿通型绝缘栅双极型晶体管，且所述栅极结构选自平面栅结构，所述绝缘栅双极型晶体管还包括集电极金属、P+集电极区、N-型漂移区以及金属发射极，其中，所述栅极结构包括栅极层以及于所述栅极层上形成的栅极金属，所述集电极金属、P+集电极区、N-型漂移区依次层叠设置，所述N+发射极区位于所述N-型漂移区的顶部，所述N+发射极区、所述P型体区与所述金属发射极接触，所述栅极层的一侧与所述N+发射极区、所述P型体区接触，所述栅极层的另一侧与N-型漂移区接触。
8.一种智能功率器件，其特征在于，包括如权利要求1-7任一项所述的绝缘栅双极型晶体管。
9.一种电子产品，其特征在于，包括如权利要求1-7任一项所述的绝缘栅双极型晶体管。
10.根据权利要求9所述的绝缘栅双极型晶体管，其特征在于，所述电子产品为家用电器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010197931.0A CN113497112B (zh) | 2020-03-19 | 2020-03-19 | 绝缘栅双极型晶体管、智能功率器件及电子产品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010197931.0A CN113497112B (zh) | 2020-03-19 | 2020-03-19 | 绝缘栅双极型晶体管、智能功率器件及电子产品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113497112A true CN113497112A (zh) | 2021-10-12 |
| CN113497112B CN113497112B (zh) | 2023-05-05 |
Family
ID=77993709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010197931.0A Active CN113497112B (zh) | 2020-03-19 | 2020-03-19 | 绝缘栅双极型晶体管、智能功率器件及电子产品 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113497112B (zh) |
Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| EP0615292A1 (en) * | 1993-03-10 | 1994-09-14 | Hitachi, Ltd. | Insulated gate bipolar transistor |
| US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| US6169299B1 (en) * | 1998-02-27 | 2001-01-02 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
| US6190954B1 (en) * | 1999-01-11 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Robust latchup-immune CMOS structure |
| CN102760752A (zh) * | 2011-04-29 | 2012-10-31 | 比亚迪股份有限公司 | 一种半导体功率器件 |
| CN104078509A (zh) * | 2014-07-08 | 2014-10-01 | 电子科技大学 | 一种具有抗单粒子烧毁能力的功率mos器件 |
| US20150270378A1 (en) * | 2014-03-19 | 2015-09-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
| CN105762182A (zh) * | 2016-05-04 | 2016-07-13 | 江苏中科君芯科技有限公司 | 具有高抗闩锁能力的igbt器件 |
| CN108155230A (zh) * | 2017-12-25 | 2018-06-12 | 电子科技大学 | 一种横向rc-igbt器件及其制备方法 |
| CN109166916A (zh) * | 2018-08-29 | 2019-01-08 | 电子科技大学 | 一种绝缘栅双极型晶体管及其制备方法 |
| CN109166917A (zh) * | 2018-08-29 | 2019-01-08 | 电子科技大学 | 一种平面型绝缘栅双极晶体管及其制备方法 |
| CN112510077A (zh) * | 2020-09-30 | 2021-03-16 | 全球能源互联网研究院有限公司 | 一种绝缘栅双极晶体管及其制备方法 |
-
2020
- 2020-03-19 CN CN202010197931.0A patent/CN113497112B/zh active Active
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5173435A (en) * | 1987-11-11 | 1992-12-22 | Mitsubishi Denki Kabushiki Kaisha | Insulated gate bipolar transistor |
| US5396087A (en) * | 1992-12-14 | 1995-03-07 | North Carolina State University | Insulated gate bipolar transistor with reduced susceptibility to parasitic latch-up |
| EP0615292A1 (en) * | 1993-03-10 | 1994-09-14 | Hitachi, Ltd. | Insulated gate bipolar transistor |
| US6169299B1 (en) * | 1998-02-27 | 2001-01-02 | Kabushiki Kaisha Toyota Chuo Kenkyusho | Semiconductor device |
| US6190954B1 (en) * | 1999-01-11 | 2001-02-20 | Taiwan Semiconductor Manufacturing Company | Robust latchup-immune CMOS structure |
| CN102760752A (zh) * | 2011-04-29 | 2012-10-31 | 比亚迪股份有限公司 | 一种半导体功率器件 |
| US20150270378A1 (en) * | 2014-03-19 | 2015-09-24 | Mitsubishi Electric Corporation | Semiconductor device and method for manufacturing the same |
| CN104078509A (zh) * | 2014-07-08 | 2014-10-01 | 电子科技大学 | 一种具有抗单粒子烧毁能力的功率mos器件 |
| CN105762182A (zh) * | 2016-05-04 | 2016-07-13 | 江苏中科君芯科技有限公司 | 具有高抗闩锁能力的igbt器件 |
| CN108155230A (zh) * | 2017-12-25 | 2018-06-12 | 电子科技大学 | 一种横向rc-igbt器件及其制备方法 |
| CN109166916A (zh) * | 2018-08-29 | 2019-01-08 | 电子科技大学 | 一种绝缘栅双极型晶体管及其制备方法 |
| CN109166917A (zh) * | 2018-08-29 | 2019-01-08 | 电子科技大学 | 一种平面型绝缘栅双极晶体管及其制备方法 |
| CN112510077A (zh) * | 2020-09-30 | 2021-03-16 | 全球能源互联网研究院有限公司 | 一种绝缘栅双极晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113497112B (zh) | 2023-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107785415B (zh) | 一种soi-rc-ligbt器件及其制备方法 | |
| US9070735B2 (en) | Lateral power semiconductor transistors | |
| US8564097B2 (en) | Reverse conducting IGBT | |
| CN106505101B (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
| EP2454756B1 (en) | High breakdown voltage wide band-gap mos-gated bipolar junction transistors with avalanche capability | |
| EP1331672B1 (en) | Double diffusion MOSFET | |
| CN105322002A (zh) | 反向传导igbt | |
| JPH03238871A (ja) | 半導体装置およびその製造方法 | |
| JP2000228519A (ja) | トレンチ型絶縁ゲートバイポーラトランジスタ | |
| JP6139312B2 (ja) | 半導体装置 | |
| CN108258039B (zh) | 电导率调制漏极延伸mosfet | |
| CN111834449B (zh) | 一种具有背面双mos结构的快速关断rc-igbt器件 | |
| CN112701159A (zh) | 一种多沟道沟槽绝缘栅双极型晶体管及其制造方法 | |
| JP6947915B6 (ja) | Ｉｇｂｔパワーデバイス | |
| KR20150061971A (ko) | 전력 반도체 소자 및 그의 제조 방법 | |
| KR20100085508A (ko) | 전계 분산 효과를 갖는 수직 게이트형 바이폴라 트렌지스터 | |
| JP3519173B2 (ja) | 横型半導体装置およびその製造方法 | |
| CN113130650B (zh) | 功率半导体器件及其制备工艺 | |
| CN112768517B (zh) | 绝缘栅双极型晶体管 | |
| CN110504305B (zh) | 一种具有自偏置pmos钳位载流子存储层的SOI-LIGBT器件 | |
| CN113497113A (zh) | 具有超低导通电压的新型绝缘栅双极晶体管 | |
| CN113497112B (zh) | 绝缘栅双极型晶体管、智能功率器件及电子产品 | |
| CN110610986B (zh) | 一种利用结终端集成横向续流二极管的rc-igbt器件 | |
| CN112018172A (zh) | 绝缘栅双极型晶体管、智能功率器件及电子产品 | |
| CN110504315B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |