CN113571577B - 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 - Google Patents
一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN113571577B CN113571577B CN202110623695.9A CN202110623695A CN113571577B CN 113571577 B CN113571577 B CN 113571577B CN 202110623695 A CN202110623695 A CN 202110623695A CN 113571577 B CN113571577 B CN 113571577B
- Authority
- CN
- China
- Prior art keywords
- type
- region
- drain region
- source region
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 16
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 7
- 238000000605 extraction Methods 0.000 claims abstract description 15
- 239000002184 metal Substances 0.000 claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims description 43
- 238000002347 injection Methods 0.000 claims description 26
- 239000007924 injection Substances 0.000 claims description 26
- 238000000151 deposition Methods 0.000 claims description 22
- 238000000137 annealing Methods 0.000 claims description 15
- 239000007769 metal material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002513 implantation Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000002210 silicon-based material Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 abstract description 2
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 108091006146 Channels Proteins 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提出了一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法。通过N型漏区提供的额外电子抽取通道，该IGBT器件在常规逆导型结构的基础上，利用漏极与电子抽取通道之间形成肖特基接触。由于较高的金属功函数，肖特基接触部分产生的结势垒会在通道中形成具有一定面积的空间电荷区，当漏极偏压较低时能够起到阻挡电子的作用。本发明提出的晶体管保留了逆导结构的优点，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，并且通道中产生的空间电荷区随着漏极偏压的变化实现了变化的漏区电阻，有利于彻底消除器件导通时由常规逆导结构引起的电流折返现象，最终缓解了器件在正向特性和开关特性之间的矛盾关系。
Description
技术领域
本发明涉及功率半导体器件领域，尤其涉及一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法。
背景技术
功率半导体器件是指主要用于电力设备的电能变换和控制电路方面的大功率电子器件。随着电力电子技术的迅速发展，功率半导体器件已经广泛应用于现代工业控制和国防装备中。绝缘栅双极型晶体管(IGBT，Insulated Gate Bipolar Transistor)是一种非常适合高压大电流领域的功率器件，因为它结合了MOS结构高输入阻抗和PNP结构双极电流传导的优点，能够实现高功率和低导通损耗。但是由电导调制效应引起的非平衡载流子大量积累，常规IGBT器件关断时会因为较慢的载流子复合而产生严重的电流拖尾现象，导致较高的关断损耗和较低的工作频率，从而限制了其应用范围。
发明内容
为了解决常规IGBT器件关断时由于严重电流拖尾现象造成的关断时间增加，最终导致高关断损耗和低工作频率的问题，本发明提供了一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法，旨在降低关断损耗，并且不会引入电压折返现象，最终缓解器件的正向特性与开关特性之间的矛盾关系。
本发明的技术方案如下：
提供了一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管，包括：
硅材料的N型衬底；
在N型衬底靠近正面的内部区域，分别形成有重掺杂P型源区，轻掺杂P型基区，以及重掺杂N型源区；
在N型衬底正面生长二氧化硅材料的栅氧化层；
在栅氧化层表面淀积多晶硅材料形成的栅极，栅极位于沿着部分N型源区、P型基区和部分N型衬底表面形成的沟道上方；
在N型衬底靠近背面的内部区域，分别形成有轻掺杂N型缓冲区，重掺杂P型漏区，以及重掺杂N型漏区；
在栅氧化层上，且对应于P型源区和N型源区的位置刻蚀形成接触孔，金属材料淀积于接触孔形成的源极，且P型源区和N型源区通过源极短接，从而与源极金属形成欧姆接触；
在N型衬底背面刻蚀形成位于N型漏区和部分N型缓冲区右侧的浅沟槽，金属材料淀积在N型衬底背面及所述浅沟槽中形成的具有竖直部分和水平部分的漏极；
N型缓冲区内的电流抽取通道与漏极形成肖特基接触；所述电流抽取通道处于N型漏区上方，P型漏区和漏极竖直部分之间的N型缓冲区区域；
P型漏区、N型漏区与漏极均形成欧姆接触。
进一步地，上述N型缓冲区掺杂浓度的取值范围为1.0～5.0×1017cm-3。
进一步地，上述P型漏区和漏极竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型漏区的厚度与漏极竖直部分的长度相等，取值范围为2.0～3.0微米；N型漏区厚度小于P型漏区厚度，其取值范围为1.0～2.0微米；P型漏区和N型漏区的掺杂浓度均不低于1.0×1019cm-3，金属功函数取值范围为5.10～5.25eV。
进一步地，上述P型源区和N型源区的掺杂浓度均不低于1.0×1019cm-3，P型基区的掺杂浓度的取值范围为1.0～5.0×1016cm-3。
同时，本发明还提供了一种肖特基结势垒控制的逆导型绝缘栅双极型晶体管的制作方法，包括以下步骤：
步骤1：准备N型硅材料作为N型衬底；
步骤2：使用光刻板在N型衬底正面窗口内确定注入位置，之后通过离子注入工艺形成P型源区，注入完成后进行快速退火处理；
步骤3：在N型衬底上表面生长栅氧化层后立刻淀积多晶硅形成栅极；
步骤4：以栅极作为注入掩膜板，通过离子注入形成P型基区，注入完成后进行快速退火处理；
步骤5：使用光刻胶和多晶硅确定离子注入N型源区的位置，光刻胶定义了N型源区及P型源区的短路部分，注入完成后进行快速退火处理，之后淀积内金属绝缘层覆盖栅极；
步骤6：在N型衬底背面离子注入形成N型缓冲区，注入完成后进行快速退火处理；
步骤7：使用光刻板在N型衬底背面窗口内确定注入位置，之后通过离子注入工艺分别形成P型漏区和N型漏区，注入完成后进行快速退火处理；
步骤8：在栅氧化层表面淀积钝化层，并在对应于P型源区和N型源区的位置刻蚀形成接触孔，金属材料淀积于接触孔形成源极；
步骤9：在N型衬底背面刻蚀形成位于N型漏区和部分N型缓冲区右侧的浅沟槽，金属材料淀积于N型衬底背面以及所述浅沟槽内，从而形成具有水平部分和竖直部分的漏极，此时漏极金属与位于N型缓冲区内的电流抽取通道形成肖特基接触。
本发明技术方案的有益效果如下：
本发明提供的IGBT器件结构在常规结构的基础上引入了重掺杂的N型漏区和具有水平部分以及竖直部分的漏极，N型漏区提供了额外的电子抽取通道，同时利用了漏极与N型缓冲区形成的肖特基接触。在肖特基结势垒产生的自建电势作用下，当漏极偏压为零时，电流抽取通道会被空间电荷区所占据。根据数值仿真的结果，在相同的正向压降条件下，本发明所提出IGBT器件的关断损耗比常规IGBT器件低30％以上，而且利用空间电荷区对电流抽取通道的控制，器件导通时由常规逆导型结构引起的电流折返现象可以被完全消除。
本发明中的器件保留了逆导型结构的优点，能够明显抑制器件关断时的电流拖尾现象，降低器件的关断损耗，同时占据漏端电流通道的空间电荷区也能够增强器件导通时的稳定性，最终缓解了器件在正向特性和开关特性之间的矛盾关系。
附图说明
图1为本发明的结构示意图。
图2为实施例提供的晶体管与常规IGBT器件关断特性的对比图。
其中，1-P型源区；2-栅氧化层；3-栅极；4-P型源区；5-N型源区；6-N型缓冲区；7-P型漏区；8-N型漏区；9-源极；10-漏极；801-N型衬底。
具体实施方式
下面结合附图以硅基N沟道平面栅IGBT结构为例介绍本发明。
如图1所示，本实施例提供的由肖特基结势垒控制的逆导型绝缘栅双极型晶体管包括：
硅材料的N型衬底801；
在N型衬底801靠近正面的内部区域，分别形成有重掺杂P型源区1，轻掺杂P型基区4，以及重掺杂N型源区5；
在N型衬底801靠近背面的内部区域，分别形成有轻掺杂N型缓冲区6，重掺杂P型漏区7，以及重掺杂N型漏区8；
在N型衬底801正面生长二氧化硅材料的栅氧化层2；
在栅氧化层2表面淀积多晶硅材料形成的栅极3，其位于沿着部分N型源区5、P型基区4和部分N型衬底801表面形成的沟道上方；
在栅氧化层2上，且对应于P型源区1和N型源区5的位置刻蚀形成接触孔，金属材料淀积于接触孔形成的源极9；其中，N型源区5下方的区域由P型源区1占据，P型源区1和N型源区5通过源极9短接，从而与源极9金属形成欧姆接触；
在N型衬底801背面刻蚀形成位于N型漏区8和部分N型缓冲区6右侧的浅沟槽，金属材料淀积在N型衬底801背面及浅沟槽内，从而形成具有水平部分和竖直部分的漏极10，此时漏极10与位于N型缓冲区6内的电流抽取通道形成肖特基接触；其中，电流抽取通道处于N型漏区5上方，P型漏区7和漏极10竖直部分之间的N型缓冲区6区域；
P型漏区(7)、N型漏区(8)与漏极(10)均形成欧姆接触。
优选地，在本实施例中，P型源区1和N型源区5的掺杂浓度均不低于1.0×1019cm-3，P型基区4的掺杂浓度的取值范围为1.0～5.0×1016cm-3，N型缓冲区6的掺杂浓度的取值范围为1.0～5.0×1017cm-3；P型漏区7和漏极10竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型漏区7的厚度与漏极10金属竖直部分的长度相等，取值范围为2.0～3.0微米；N型漏区8厚度小于P型漏区7厚度，其取值范围为1.0～2.0微米；P型漏区7和N型漏区8的掺杂浓度均不低于1.0×1019cm-3，金属功函数取值范围为5.10～5.25eV。(此处所描述的长度和厚度为图1所示的上下方向之间的尺寸；此处的宽度为图1所示的左右方向之间的尺寸)
本实施例提供的晶体管结构，具体可以通过以下步骤进行制备：
1、准备N型硅材料作为N型衬底801；
2、使用光刻板在N型衬底801正面窗口内确定注入位置，之后通过离子注入工艺形成P型源区1，注入完成后进行快速退火处理；
3、在N型衬底801上表面生长栅氧化层2后立刻淀积多晶硅形成栅极3；
4、以栅极3作为注入掩膜板形成P型基区4，注入完成后进行快速退火处理；
5、使用光刻胶和多晶硅确定离子注入N型源区5的位置，光刻胶定义了N型源区5及P型源区1的短路部分，注入完成后进行快速退火处理，之后淀积内金属绝缘层覆盖栅极3；
6、在N型衬底801背面离子注入形成N型缓冲区6，注入完成后进行快速退火处理；
7、使用光刻板在N型衬底801背面窗口内确定注入位置，之后通过离子注入工艺分别形成P型漏区7和N型漏区8，注入完成后进行快速退火处理；
8、在栅氧化层2表面淀积钝化层，并在对应于P型源区1和N型源区5的位置刻蚀形成接触孔，金属材料淀积于接触孔形成源极9；
9、在N型衬底801背面位置刻蚀形成位于N型漏区8和部分N型缓冲区6右侧的浅沟槽，金属材料淀积于N型衬底801背面以及浅沟槽内，从而形成具有水平部分和竖直部分的漏极10，此时漏极10金属与位于N型缓冲区6内的电流抽取通道形成肖特基接触。
如图2所示，根据数值仿真的结果，在相同的正向压降条件下，本发明所提出IGBT器件的关断损耗比常规IGBT器件低30％以上，而且利用空间电荷区对电流抽取通道的控制，器件导通时由常规逆导型结构引起的电流折返现象可以被完全消除。
本发明中的IGBT器件也可以为P型沟道，其结构与N沟道IGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中的栅极结构可以为平面栅或沟槽栅结构，漏区结构可以为非穿通结构或穿通结构，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
本发明中所使用材料主要为硅半导体材料，应作广义理解，即锗等元素半导体材料或碳化硅、氮化镓等宽带隙半导体材料形成的IGBT器件与本发明阐述的IGBT器件等同，也应当视为属于本申请权利要求的保护范围，在此不再赘述。
Claims (5)
1.一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管，其特征在于，包括：
硅材料的N型衬底(801)；
在N型衬底(801)靠近正面的内部区域，分别形成有重掺杂P型源区(1)，轻掺杂P型基区(4)，以及重掺杂N型源区(5)；
在N型衬底(801)正面生长二氧化硅材料的栅氧化层(2)；
在栅氧化层(2)表面淀积多晶硅材料形成的栅极(3)，栅极(3)位于沿着部分N型源区(5)、P型基区(4)和部分N型衬底(801)表面形成的沟道上方；
在N型衬底(801)靠近背面的内部区域，分别形成有轻掺杂N型缓冲区(6)，重掺杂P型漏区(7)，以及重掺杂N型漏区(8)；
在栅氧化层(2)上，且对应于P型源区(1)和N型源区(5)的位置刻蚀形成接触孔，金属材料淀积于接触孔形成的源极(9)，且P型源区(1)和N型源区(5)通过源极(9)短接，从而与源极(9)金属形成欧姆接触；
在N型衬底(801)背面刻蚀形成位于N型漏区(8)和部分N型缓冲区(6)右侧的浅沟槽，金属材料淀积在N型衬底(801)背面及所述浅沟槽中形成的具有竖直部分和水平部分的漏极(10)；
N型缓冲区(6)内的电流抽取通道与漏极(10)形成肖特基接触；所述电流抽取通道处于N型漏区(8)上方，以及P型漏区(7)和漏极(10)竖直部分之间的N型缓冲区(6)区域内；
P型漏区(7)、N型漏区(8)与漏极(10)均形成欧姆接触。
2.根据权利要求1所述的由肖特基结势垒控制的逆导型绝缘栅双极型晶体管，其特征在于：N型缓冲区(6)掺杂浓度的取值范围为1.0～5.0×1017cm-3。
3.根据权利要求1所述的由肖特基结势垒控制的逆导型绝缘栅双极型晶体管，其特征在于：P型漏区(7)和漏极(10)竖直部分之间间隔宽度取值范围为0.3～0.7微米，并且P型漏区(7)的厚度与漏极(10)竖直部分的长度相等，取值范围为2.0～3.0微米；N型漏区(8)厚度小于P型漏区(7)厚度，其取值范围为1.0～2.0微米；P型漏区(7)和N型漏区(8)的掺杂浓度均不低于1.0×1019cm-3，金属功函数取值范围为5.10～5.25eV。
4.根据权利要求1所述的由肖特基结势垒控制的逆导型绝缘栅双极型晶体管，其特征在于：所述P型源区(1)和N型源区(5)的掺杂浓度均不低于1.0×1019cm-3，P型基区(4)的掺杂浓度的取值范围为1.0～5.0×1016cm-3。
5.一种制作权利要求1所述的由肖特基结势垒控制的逆导型绝缘栅双极型晶体管的方法，其特征在于，包括以下步骤：
步骤1：准备N型硅材料作为N型衬底(801)；
步骤2：使用光刻板在N型衬底(801)正面窗口内确定注入位置，之后通过离子注入工艺形成P型源区(1)，注入完成后进行快速退火处理；
步骤3：在N型衬底(801)上表面生长栅氧化层(2)后立刻淀积多晶硅形成栅极(3)；
步骤4：以栅极(3)作为注入掩膜板，通过离子注入形成P型基区(4)，注入完成后进行快速退火处理；
步骤5：使用光刻胶和多晶硅确定离子注入N型源区(5)的位置，光刻胶定义了N型源区(5)及P型源区(1)的短路部分，注入完成后进行快速退火处理，之后淀积内金属绝缘层覆盖栅极(3)；
步骤6：在N型衬底(801)背面离子注入形成N型缓冲区(6)，注入完成后进行快速退火处理；
步骤7：使用光刻板在N型衬底(801)背面窗口内确定注入位置，之后通过离子注入工艺分别形成P型漏区(7)和N型漏区(8)，注入完成后进行快速退火处理；
步骤8：在栅氧化层(2)表面淀积钝化层，并在对应于P型源区(1)和N型源区(5)的位置刻蚀形成接触孔，金属材料淀积于接触孔形成源极(9)；
步骤9：在N型衬底(801)背面刻蚀形成位于N型漏区(8)和部分N型缓冲区(6)右侧的浅沟槽，金属材料淀积于N型衬底(801)背面以及所述浅沟槽内，从而形成具有水平部分和竖直部分的漏极(10)，此时漏极(10)金属与位于N型缓冲区(6)内的电流抽取通道形成肖特基接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110623695.9A CN113571577B (zh) | 2021-06-04 | 2021-06-04 | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110623695.9A CN113571577B (zh) | 2021-06-04 | 2021-06-04 | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113571577A CN113571577A (zh) | 2021-10-29 |
| CN113571577B true CN113571577B (zh) | 2023-07-04 |
Family
ID=78161794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110623695.9A Active CN113571577B (zh) | 2021-06-04 | 2021-06-04 | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113571577B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014103376A (ja) * | 2012-09-24 | 2014-06-05 | Toshiba Corp | 半導体装置 |
| JP2021034726A (ja) * | 2019-08-13 | 2021-03-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
-
2021
- 2021-06-04 CN CN202110623695.9A patent/CN113571577B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103681811A (zh) * | 2012-09-01 | 2014-03-26 | 朱江 | 一种非完全发射区的绝缘栅双极晶体管及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| Yan-Juan Liu et al."A Low Turn-Off Loss 4H-SiC Trench IGBT With Schottky Contact in the Collector Side".《IEEE TRANSACTIONS ON ELECTRON DEVICES》.2017,第4575-4580页. * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113571577A (zh) | 2021-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110600537B (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN110504310B (zh) | 一种具有自偏置pmos的ret igbt及其制作方法 | |
| CN113571415B (zh) | Igbt器件及其制作方法 | |
| CN113838916A (zh) | 一种具有pmos电流嵌位的分离栅cstbt及其制作方法 | |
| CN113270475B (zh) | 一种由肖特基结势垒控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN102184945A (zh) | 一种槽栅型mosfet器件 | |
| CN114497201A (zh) | 集成体继流二极管的场效应晶体管、其制备方法及功率器件 | |
| CN108155230B (zh) | 一种横向rc-igbt器件及其制备方法 | |
| KR102406116B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| CN113571577B (zh) | 一种由肖特基结势垒控制的逆导型绝缘栅双极型晶体管及其制作方法 | |
| CN116387154A (zh) | 一种载流子存储沟槽型双极晶体管结构及其制造方法 | |
| CN113270474B (zh) | 一种由阳极耗尽区控制的短路阳极横向绝缘栅双极型晶体管及其制作方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN111627982B (zh) | 一种高性能超结结构igbt的结构及其方法 | |
| CN113838913A (zh) | 分段式注入的自钳位igbt器件及其制作方法 | |
| CN113270476A (zh) | 具有电子控制栅极区和肖特基阳极的横向绝缘栅双极型晶体管及其制作方法 | |
| CN110473905B (zh) | 一种具有自偏置pmos的分离栅tigbt及其制作方法 | |
| CN113270423A (zh) | 一种抗辐射soi器件及制造方法 | |
| CN113782586A (zh) | 一种多通道超结igbt器件 | |
| CN102339868B (zh) | 带反型隔离层结构的金属半导体场效应晶体管及制作方法 | |
| CN116093151B (zh) | 一种双极型晶体管结构及其制作方法 | |
| KR100395159B1 (ko) | 규소게르마늄을 이용한 바이씨모스 소자 제조 방법 | |
| CN113921595B (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |