CN117766569B - 半导体器件的制备方法 - Google Patents
半导体器件的制备方法 Download PDFInfo
- Publication number
- CN117766569B CN117766569B CN202410194518.7A CN202410194518A CN117766569B CN 117766569 B CN117766569 B CN 117766569B CN 202410194518 A CN202410194518 A CN 202410194518A CN 117766569 B CN117766569 B CN 117766569B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- substrate
- semiconductor device
- side wall
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000000758 substrate Substances 0.000 claims abstract description 81
- 230000008569 process Effects 0.000 claims abstract description 40
- 238000002955 isolation Methods 0.000 claims abstract description 24
- 230000003647 oxidation Effects 0.000 claims abstract description 24
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 24
- 238000005530 etching Methods 0.000 claims abstract description 21
- 238000001039 wet etching Methods 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 125000006850 spacer group Chemical group 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 14
- 230000005684 electric field Effects 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 4
- 238000002360 preparation method Methods 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000007517 polishing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供了一种半导体器件的制备方法，包括：提供衬底，衬底上形成有栅极，以及栅极上形成有掩膜层；形成第一侧墙覆盖栅极及掩膜层的侧面；形成第一氧化层填充覆盖至栅极的上方，且第一氧化层的表面与掩膜层的表面齐平以显露出第一侧墙；执行刻蚀工艺刻蚀去除第一侧墙及第一侧墙正下方的部分衬底，以在衬底中形成凹槽；以及，去除第一氧化层，执行热氧化工艺形成第二氧化层填充凹槽且延伸覆盖衬底的表面，以凹槽中的第二氧化层作为氧化隔离块，氧化隔离块位于栅极两侧的衬底内；本发明通过氧化隔离块抑制离子向沟道扩散且降低漏端电场强度，改善热载流子效应。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件的制备方法。
背景技术
在半导体器件的制备工艺中，随着器件的沟道尺寸的缩小，沟道横向电场不断增大，特别漏端电场强度相对更大，漏端附近的热载流子效应（HCI）将会更为严重。当前的改善方式为采用轻掺杂（LDD）工艺技术形成轻掺杂区，可以降低漏端电场强度，有效改善漏端附近的热载流子效应；但轻掺杂区的宽度较小，电势差较大，对于改善漏端附近的热载流子效应的能力有限，因此需要进一步降低漏端电场强度，改善漏端附近的热载流子效应。
发明内容
本发明的目的在于提供一种半导体器件的制备方法，改善热载流子效应。
为了达到上述目的，本发明提供了一种半导体器件的制备方法，包括：
提供衬底，所述衬底上形成有栅极，以及所述栅极上形成有掩膜层；
形成第一侧墙覆盖所述栅极及所述掩膜层的侧面；
形成第一氧化层填充覆盖至所述栅极的上方，且所述第一氧化层的表面与所述掩膜层的表面齐平以显露出所述第一侧墙；
执行刻蚀工艺刻蚀去除所述第一侧墙及所述第一侧墙正下方的部分所述衬底，以在所述衬底中形成凹槽；以及，
去除所述第一氧化层，执行热氧化工艺形成第二氧化层填充所述凹槽且延伸覆盖所述衬底的表面，以所述凹槽中的所述第二氧化层作为氧化隔离块，所述氧化隔离块位于所述栅极两侧的衬底内。
可选的，所述掩膜层包括依次位于所述栅极上的氮化层和第三氧化层，在去除所述第一氧化层时，同步去除所述第三氧化层。
可选的，所述氮化层的厚度为1nm~20nm，所述第三氧化层的厚度大于20nm，所述第一氧化层的厚度为100nm~800nm。
可选的，形成所述第一氧化层的步骤包括：
形成所述第一氧化层填充覆盖至所述掩膜层的上方；以及，
执行研磨工艺研磨所述第一氧化层以显露出所述第一侧墙的顶部，所述第一氧化层的表面与所述掩膜层的表面齐平。
可选的，所述刻蚀工艺包括依次执行的湿法刻蚀工艺和干法刻蚀工艺，执行刻蚀工艺刻蚀去除所述第一侧墙及所述第一侧墙正下方的部分所述衬底的步骤包括：
执行所述湿法刻蚀工艺刻蚀去除所述第一侧墙，湿法刻蚀后所述第一侧墙的位置形成开口；以及，
执行所述干法刻蚀工艺沿着所述开口刻蚀去除所述开口正下方的部分所述衬底以形成所述凹槽。
可选的，所述第一侧墙的材质包括氮化硅。
可选的，所述湿法刻蚀工艺的刻蚀剂包括热磷酸。
可选的，所述栅极与所述衬底之间形成有第四氧化层，且所述第四氧化层延伸覆盖所述衬底的表面，在去除所述第一氧化层时，同步去除所述衬底表面的第四氧化层，保留所述栅极与所述衬底之间的第四氧化层作为栅氧化层。
可选的，在所述凹槽中填充形成第二氧化层后，还包括在所述栅极的侧面形成第二侧墙。
可选的，在形成所述第二侧墙后，在所述栅极两侧的衬底中形成轻掺杂区，所述氧化隔离块的至少部分位于所述轻掺杂区中。
在本发明提供的半导体器件的制备方法中，提供衬底，衬底上形成有栅极，以及栅极上形成有掩膜层；形成第一侧墙覆盖栅极及掩膜层的侧面；形成第一氧化层填充覆盖至栅极的上方，且第一氧化层的表面与掩膜层的表面齐平以显露出第一侧墙；执行刻蚀工艺刻蚀去除第一侧墙及第一侧墙正下方的部分衬底，以在衬底中形成凹槽；以及，去除第一氧化层，执行热氧化工艺形成第二氧化层填充凹槽且延伸覆盖衬底的表面，以凹槽中的第二氧化层作为氧化隔离块，氧化隔离块位于栅极两侧的衬底内。通过在栅极两侧的衬底内形成氧化隔离块，本发明意想不到的效果是氧化隔离块能够抑制离子向沟道扩散且能够降低漏端电场强度，改善热载流子效应；并且通过控制刻蚀时间调节凹槽的深度以调节氧化隔离块的深度，从而调节漏端电场强度，适应不同半导体器件来改善热载流子效应。
附图说明
图1为本发明一实施例提供的半导体器件的制备方法的流程图。
图2为本发明一实施例提供的半导体器件的制备方法中提供衬底后的剖面示意图。
图3为本发明一实施例提供的半导体器件的制备方法中形成第一侧墙后的剖面示意图。
图4为本发明一实施例提供的半导体器件的制备方法中形成第一氧化层后的剖面示意图。
图5为本发明一实施例提供的半导体器件的制备方法中执行研磨工艺后的剖面示意图。
图6为本发明一实施例提供的半导体器件的制备方法中去除第一侧墙后的剖面示意图。
图7为本发明一实施例提供的半导体器件的制备方法中形成凹槽后的剖面示意图。
图8为本发明一实施例提供的半导体器件的制备方法中去除第一氧化层后的剖面示意图。
图9为本发明一实施例提供的半导体器件的制备方法中形成第二氧化层后的剖面示意图。
图10为本发明一实施例提供的半导体器件的制备方法中形成轻掺杂区后的剖面示意图。
图11为本发明一实施例提供的半导体器件的制备方法中形成源区和漏区后的剖面示意图。
其中，附图标记为：
10-衬底；12-沟槽隔离结构；20-栅极；30-氮化层；41-第三氧化层；42-第四氧化层；43-第一氧化层；44-第二氧化层；51-第一侧墙；52-第二侧墙；60-凹槽；70-轻掺杂区；81-源区；82-漏区。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，“一端”与“另一端”以及“近端”与“远端”通常是指相对应的两部分，其不仅包括端点，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。此外，如在本发明中所使用的，一元件设置于另一元件，通常仅表示两元件之间存在连接、耦合、配合或传动关系，且两元件之间可以是直接的或通过中间元件间接的连接、耦合、配合或传动，而不能理解为指示或暗示两元件之间的空间位置关系，即一元件可以在另一元件的内部、外部、上方、下方或一侧等任意方位，除非内容另外明确指出外。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
图1为本实施例提供的半导体器件的制备方法的流程图。请参考图1，本发明提供了一种半导体器件的制备方法，包括：
步骤S1：提供衬底，衬底上形成有栅极，以及栅极上形成有掩膜层；
步骤S2：形成第一侧墙覆盖栅极及掩膜层的侧面；
步骤S3：形成第一氧化层填充覆盖至栅极的上方，且第一氧化层的表面与掩膜层的表面齐平以显露出第一侧墙；
步骤S4：执行刻蚀工艺刻蚀去除第一侧墙及第一侧墙正下方的部分衬底，以在衬底中形成凹槽；
步骤S5：去除第一氧化层，执行热氧化工艺形成第二氧化层填充凹槽且延伸覆盖衬底的表面，以凹槽中的第二氧化层作为氧化隔离块，氧化隔离块位于栅极两侧的衬底内。
图2为本实施例提供的半导体器件的制备方法中提供衬底后的剖面示意图。图3为本实施例提供的半导体器件的制备方法中形成第一侧墙后的剖面示意图。图4为本实施例提供的半导体器件的制备方法中形成第一氧化层后的剖面示意图。图5为本实施例提供的半导体器件的制备方法中执行研磨工艺后的剖面示意图。图6为本实施例提供的半导体器件的制备方法中去除第一侧墙后的剖面示意图。图7为本实施例提供的半导体器件的制备方法中形成凹槽后的剖面示意图。图8为本实施例提供的半导体器件的制备方法中去除第一氧化层后的剖面示意图。图9为本实施例提供的半导体器件的制备方法中形成第二氧化层后的剖面示意图。图10为本实施例提供的半导体器件的制备方法中形成轻掺杂区后的剖面示意图。图11为本实施例提供的半导体器件的制备方法中形成源区和漏区后的剖面示意图。下面结合图2~图11对本实施例提供的半导体器件的制备方法进行详细说明。
请参考图2，执行步骤S1：提供衬底10，衬底10可以包括半导体材料，如硅衬底、砷化镓衬底、锗衬底、锗硅衬底、全耗尽型绝缘层上硅衬底。衬底10中形成有沟槽隔离结构12，具体是刻蚀衬底10以在衬底10中形成沟槽，在沟槽内填充隔离材料构成沟槽隔离结构12。在衬底10上形成有栅极20，栅极20上形成有掩膜层，本实施例中掩膜层包括依次位于栅极20上的氮化层30和第三氧化层41，掩膜层充当后续刻蚀工艺的刻蚀阻挡层以保护栅极20；以及，在栅极20与衬底10之间形成有第四氧化层42，且第四氧化层42延伸覆盖衬底10的表面和沟槽隔离结构12的表面。在本实施例中，氮化层30的厚度优选为1nm~20nm，第三氧化层41的厚度优选大于20nm，不限于上述厚度范围。
请参考图3，执行步骤S2：形成第一侧墙51覆盖栅极20及掩膜层（氮化层30和第三氧化层41）的侧面，本实施例中第一侧墙51的材质包括氮化硅，第一侧墙51的厚度根据实际需要形成的凹槽的宽度而定，例如20nm、30nm、40nm等。
请参考图4和图5，执行步骤S3：形成第一氧化层的步骤包括：采用化学沉积工艺形成第一氧化层43填充覆盖至掩膜层（第三氧化层41）的上方，本实施例中，第一氧化层43的厚度优选为100nm~800nm，不限于上述厚度范围；以及，执行研磨工艺研磨第一氧化层43以显露出第一侧墙51的顶部，第一氧化层43的表面与掩膜层（第三氧化层41）的表面齐平。
请参考图6和图7，执行步骤S4：刻蚀工艺包括依次执行的湿法刻蚀工艺和干法刻蚀工艺，执行刻蚀工艺刻蚀去除第一侧墙51及第一侧墙51正下方的部分衬底10的步骤包括：执行湿法刻蚀工艺刻蚀去除第一侧墙51，湿法刻蚀后第一侧墙51的位置形成（转变为）开口431，本实施例中由于第一侧墙51的材质包括氮化硅，湿法刻蚀工艺的刻蚀剂包括热磷酸；进而，执行干法刻蚀工艺沿着开口431刻蚀去除开口431正下方（原先第一侧墙51正下方）的部分衬底10以形成凹槽60，在执行干法刻蚀工艺时，会先刻蚀去除开口431正下方的衬底10表面的第四氧化层42，进而刻蚀去除开口431正下方的部分衬底10，在执行干法刻蚀工艺时，通过控制干法刻蚀工艺的刻蚀时间调节凹槽60的深度，以调节后续形成的氧化隔离块的深度，从而调节漏端电场强度，适应不同半导体器件来改善热载流子效应。
请参考图8和图9，执行步骤S5：去除第一氧化层43，同步去除第三氧化层41、衬底10表面的第四氧化层42及沟槽隔离结构12表面的第四氧化层42，保留栅极20与衬底10之间的第四氧化层42作为栅氧化层。进而，执行热氧化工艺形成第二氧化层44填充凹槽（第二氧化层44填充至凹槽的上方）且第二氧化层44延伸覆盖衬底10的表面，以凹槽中的第二氧化层44作为氧化隔离块（图9中虚框所示），氧化隔离块位于栅极20两侧的衬底10内，采用热氧化工艺不会在沟槽隔离结构12表面形成第二氧化层44。图9中简单示意凹槽上方的第二氧化层44的表面与衬底10上的第二氧化层44的表面大致齐平，实际凹槽上方的第二氧化层44的表面稍低于衬底10上的第二氧化层44的表面。
请参考图10，进一步地，在凹槽中填充形成第二氧化层44后，还包括在栅极20的侧面形成第二侧墙52，第二侧墙52延伸覆盖氮化层30的侧面，且第二侧墙52覆盖凹槽上方的第二氧化层44的至少部分表面；在形成第二侧墙52后，在栅极20两侧的衬底10中形成轻掺杂区70，氧化隔离块（图10中虚框所示）的至少部分位于轻掺杂区70中。
请参考图11，进一步地，在栅极20两侧的衬底10中分别形成源区81和漏区82，源区81为源端，漏区82为漏端，本实施例中通过在栅极20两侧的衬底10内形成氧化隔离块（图11中虚框所示），氧化隔离块能够抑制源区81、漏区82、轻掺杂区70中的离子向沟道扩散，且氧化隔离块能够降低漏端电场强度，改善热载流子效应。
综上，在本发明提供的半导体器件的制备方法中，提供衬底，衬底上形成有栅极，以及栅极上形成有掩膜层；形成第一侧墙覆盖栅极及掩膜层的侧面；形成第一氧化层填充覆盖至栅极的上方，且第一氧化层的表面与掩膜层的表面齐平以显露出第一侧墙；执行刻蚀工艺刻蚀去除第一侧墙及第一侧墙正下方的部分衬底，以在衬底中形成凹槽；以及，去除第一氧化层，执行热氧化工艺形成第二氧化层填充凹槽且延伸覆盖衬底的表面，以凹槽中的第二氧化层作为氧化隔离块，氧化隔离块位于栅极两侧的衬底内。通过在栅极两侧的衬底内形成氧化隔离块，本发明意想不到的效果是氧化隔离块能够抑制离子向沟道扩散且能够降低漏端电场强度，改善热载流子效应；并且通过控制刻蚀时间调节凹槽的深度以调节氧化隔离块的深度，从而调节漏端电场强度，适应不同半导体器件来改善热载流子效应。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，包括：
提供衬底，所述衬底上形成有栅极，以及所述栅极上形成有掩膜层；
形成第一侧墙覆盖所述栅极及所述掩膜层的侧面；
形成第一氧化层填充覆盖至所述栅极的上方，且所述第一氧化层的表面与所述掩膜层的表面齐平以显露出所述第一侧墙；
执行刻蚀工艺刻蚀去除所述第一侧墙及所述第一侧墙正下方的部分所述衬底，以在所述衬底中形成凹槽；以及，
去除所述第一氧化层，执行热氧化工艺形成第二氧化层填充所述凹槽且延伸覆盖所述衬底的表面，以所述凹槽中的所述第二氧化层作为氧化隔离块，所述氧化隔离块位于所述栅极两侧的衬底内。
2.如权利要求1所述的半导体器件的制备方法，其特征在于，所述掩膜层包括依次位于所述栅极上的氮化层和第三氧化层，在去除所述第一氧化层时，同步去除所述第三氧化层。
3.如权利要求2所述的半导体器件的制备方法，其特征在于，所述氮化层的厚度为1nm~20nm，所述第三氧化层的厚度大于20nm，所述第一氧化层的厚度为100nm~800nm。
4.如权利要求1所述的半导体器件的制备方法，其特征在于，形成所述第一氧化层的步骤包括：
形成所述第一氧化层填充覆盖至所述掩膜层的上方；以及，
执行研磨工艺研磨所述第一氧化层以显露出所述第一侧墙的顶部，所述第一氧化层的表面与所述掩膜层的表面齐平。
5.如权利要求1所述的半导体器件的制备方法，其特征在于，所述刻蚀工艺包括依次执行的湿法刻蚀工艺和干法刻蚀工艺，执行刻蚀工艺刻蚀去除所述第一侧墙及所述第一侧墙正下方的部分所述衬底的步骤包括：
执行所述湿法刻蚀工艺刻蚀去除所述第一侧墙，湿法刻蚀后所述第一侧墙的位置形成开口；以及，
执行所述干法刻蚀工艺沿着所述开口刻蚀去除所述开口正下方的部分所述衬底以形成所述凹槽。
6.如权利要求5所述的半导体器件的制备方法，其特征在于，所述第一侧墙的材质包括氮化硅。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述湿法刻蚀工艺的刻蚀剂包括热磷酸。
8.如权利要求1所述的半导体器件的制备方法，其特征在于，所述栅极与所述衬底之间形成有第四氧化层，且所述第四氧化层延伸覆盖所述衬底的表面，在去除所述第一氧化层时，同步去除所述衬底表面的第四氧化层，保留所述栅极与所述衬底之间的第四氧化层作为栅氧化层。
9.如权利要求1所述的半导体器件的制备方法，其特征在于，在所述凹槽中填充形成第二氧化层后，还包括在所述栅极的侧面形成第二侧墙。
10.如权利要求9所述的半导体器件的制备方法，其特征在于，在形成所述第二侧墙后，在所述栅极两侧的衬底中形成轻掺杂区，所述氧化隔离块的至少部分位于所述轻掺杂区中。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410194518.7A CN117766569B (zh) | 2024-02-22 | 2024-02-22 | 半导体器件的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410194518.7A CN117766569B (zh) | 2024-02-22 | 2024-02-22 | 半导体器件的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117766569A CN117766569A (zh) | 2024-03-26 |
| CN117766569B true CN117766569B (zh) | 2024-04-26 |
Family
ID=90326125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410194518.7A Active CN117766569B (zh) | 2024-02-22 | 2024-02-22 | 半导体器件的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117766569B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980057072A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 전계효과트랜지스터 제조방법 |
| US6287926B1 (en) * | 1999-02-19 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Self aligned channel implant, elevated S/D process by gate electrode damascene |
| US6417056B1 (en) * | 2001-10-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge |
| CN106298526A (zh) * | 2015-06-01 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 准绝缘体上硅场效应晶体管器件的制作方法 |
| CN116013962A (zh) * | 2023-03-24 | 2023-04-25 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN116072532A (zh) * | 2023-03-30 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100506055B1 (ko) * | 2001-12-31 | 2005-08-05 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 및 그의 제조 방법 |
| US6975000B2 (en) * | 2004-04-08 | 2005-12-13 | Taiwan Semiconductor Manufacturing Company | Method of forming a recessed buried-diffusion device |
-
2024
- 2024-02-22 CN CN202410194518.7A patent/CN117766569B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980057072A (ko) * | 1996-12-30 | 1998-09-25 | 김영환 | 반도체 장치의 전계효과트랜지스터 제조방법 |
| US6287926B1 (en) * | 1999-02-19 | 2001-09-11 | Taiwan Semiconductor Manufacturing Company | Self aligned channel implant, elevated S/D process by gate electrode damascene |
| US6417056B1 (en) * | 2001-10-18 | 2002-07-09 | Chartered Semiconductor Manufacturing Ltd. | Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge |
| CN106298526A (zh) * | 2015-06-01 | 2017-01-04 | 中芯国际集成电路制造(上海)有限公司 | 准绝缘体上硅场效应晶体管器件的制作方法 |
| CN116013962A (zh) * | 2023-03-24 | 2023-04-25 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
| CN116072532A (zh) * | 2023-03-30 | 2023-05-05 | 合肥晶合集成电路股份有限公司 | 半导体器件的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117766569A (zh) | 2024-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7166514B2 (en) | Semiconductor device and method of manufacturing the same | |
| KR100498476B1 (ko) | 리세스 채널 ｍｏｓｆｅｔ 및 그 제조방법 | |
| US6475916B1 (en) | Method of patterning gate electrode with ultra-thin gate dielectric | |
| KR100639679B1 (ko) | 매립 절연막을 구비하는 트랜지스터의 제조방법 및 그에의하여 제조된 트랜지스터 | |
| KR20050081268A (ko) | 소오스/드레인 영역에 디플리션 방지막을 구비하는 반도체소자 및 그 형성 방법 | |
| US20120302039A1 (en) | Isolation structures for soi devices with ultrathin soi and ultrathin box | |
| US20050215016A1 (en) | Method of fabricating a three-dimensional MOSFET employing a hard mask spacer | |
| US6838326B2 (en) | Semiconductor device, and method for manufacturing the same | |
| US8809955B2 (en) | Semiconductor structure and method for manufacturing the same | |
| US6661066B2 (en) | Semiconductor device including inversely tapered gate electrode and manufacturing method thereof | |
| US6107140A (en) | Method of patterning gate electrode conductor with ultra-thin gate oxide | |
| KR101809463B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 | |
| CN115799072B (zh) | 屏蔽栅沟槽功率器件及其制作方法 | |
| CN117766569B (zh) | 半导体器件的制备方法 | |
| US6204185B1 (en) | Method for forming self-align stop layer for borderless contact process | |
| US20130049108A1 (en) | Quasi-Vertical Power MOSFET and Methods of Forming the Same | |
| KR100442780B1 (ko) | 반도체 소자의 트랜지스터 제조 방법 | |
| KR101098590B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| CN112864093B (zh) | 半导体结构及其形成方法 | |
| KR950013788B1 (ko) | 수직형 mosfet의 제조방법 | |
| KR100745924B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3523244B1 (ja) | 半導体装置の製造方法 | |
| KR100546125B1 (ko) | 반도체소자의 형성방법 | |
| CN117766537A (zh) | 半导体结构及其形成方法 | |
| CN114267593A (zh) | 一种半导体结构的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |