CN114864479A - 半导体器件及其制作方法 - Google Patents

半导体器件及其制作方法 Download PDF

Info

Publication number
CN114864479A
CN114864479A CN202210458931.0A CN202210458931A CN114864479A CN 114864479 A CN114864479 A CN 114864479A CN 202210458931 A CN202210458931 A CN 202210458931A CN 114864479 A CN114864479 A CN 114864479A
Authority
CN
China
Prior art keywords
layer
groove
patterned
mask
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210458931.0A
Other languages
English (en)
Inventor
蒋兴教
陈政
郭晨浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Original Assignee
Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing Electronics Shaoxing Corp SMEC filed Critical Semiconductor Manufacturing Electronics Shaoxing Corp SMEC
Priority to CN202210458931.0A priority Critical patent/CN114864479A/zh
Publication of CN114864479A publication Critical patent/CN114864479A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76221—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO with a plurality of successive local oxidation steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Abstract

本发明提供了一种半导体器件及其制作方法，所述方法包括：提供一衬底，所述衬底上形成有掩膜层；形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。本发明在形成浅沟槽隔离结构的同时形成高压器件内的局部氧化层结构，简化了工艺流程，同时消除了形成局部氧化层结构时导致的鸟嘴效应，使局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。

Description

半导体器件及其制作方法
技术领域
本发明涉及集成电路技术领域，特别涉及一种半导体器件及其制作方法。
背景技术
在现代半导体器件的制作工艺中，局部氧化硅(Local Oxidation of Silicon，LOCOS)是一种常用的结构。在LOCOS结构中其具有厚度较大的局部氧化层，从而可以起到良好的隔离效果，因此可被应用于高压器件工艺中。
图1为现有技术中一高压器件的结构示意图。如图1所示，在衬底1上形成有栅极(Gate)2，在栅极2两侧的衬底1内形成有源极(Drain)3与漏极(Source)4。所述衬底1内还形成有N漂移区(NDR)与P阱(PW)以及多个浅沟槽隔离结构5，所述源极3位于所述N漂移区内，所述漏极4位于所述P阱内。为了提高高压器件源极3到栅极2的击穿电压(＞35V)，需要在栅极2与源极3的交接区域形成厚的局部氧化层结构6。所述局部氧化层结构6的厚度有利于提高高压器件的击穿电压，厚度越大，高压器件的击穿电压越高。并且，所述局部氧化层结构6的长度决定高压器件导通电阻，长度越小，导通电阻越低。
现有技术中，一般采用LOCOS工艺形成所述局部氧化层结构6，此工艺存在鸟嘴效应，且工艺流程繁琐，器件尺寸很难缩小。
发明内容
本发明的目的在于提供一种半导体器件及其制作方法，消除鸟嘴效应，使局部氧化层结构的尺寸缩小，从而提高器件性能。
为解决上述技术问题，本发明提供一种半导体器件的制作方法，包括以下步骤：
提供一衬底，所述衬底上形成有掩膜层；
形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；以及
沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。
可选的，所述衬底上还形成有第一氧化层，所述掩膜层位于所述第一氧化层上。
可选的，形成多个凹槽的方法包括：
形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；
去除所述图形化的第一光刻胶层；
形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；以及，
去除所述图形化的第二光刻胶层。
可选的，形成多个凹槽的方法包括：
形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；
去除所述图形化的第二光刻胶层；
形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；以及，
去除所述图形化的第一光刻胶层。
可选的，在形成所述凹槽之后，在沉积绝缘材料之前，所述制作方法还包括：形成第二氧化层，所述第二氧化层覆盖所述凹槽的侧壁及底部。
可选的，沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构的方法包括：
沉积绝缘材料，所述绝缘材料填满所述凹槽并覆盖所述掩膜层；
平坦化所述绝缘材料至暴露出所述掩膜层。
可选的，平坦化所述绝缘材料至暴露出所述掩膜层之后，所述制作方法还包括：去除所述掩膜层。
可选的，所述第一氧化层的材质包含氧化硅，所述掩膜层的材质包含氮化硅。
可选的，所述第二氧化层的材质包含氧化硅，所述绝缘材料包含氧化硅。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
本发明提供的半导体器件及其制作方法中，首先提供一衬底，所述衬底上形成有掩膜层，接着形成贯穿掩膜层并延伸至衬底的多个凹槽，所述凹槽包括第一凹槽与第二凹槽，第一凹槽用于形成高压器件内的局部氧化层结构，第二凹槽用于形成隔离不同器件的浅沟槽隔离结构，之后沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。本发明在形成浅沟槽隔离结构的同时形成高压器件内的局部氧化层结构，简化了工艺流程，同时消除了形成局部氧化层结构时导致的鸟嘴效应，使局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1是现有技术中一高压器件的结构示意图。
图2是本发明一实施例提供的半导体器件的制作方法的流程图。
图3至图9是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图。
附图标记：
图1中，
1-衬底；2-栅极；3-源极；4-漏极；5-浅沟槽隔离结构；6-局部氧化层结构。
图3～图9中，
100-衬底；110-第一氧化层；120-第一掩膜层；130-图形化的第一光刻胶层；140-凹槽；141-第一凹槽；142-第二凹槽；150-图形化的第二光刻胶层；160-局部氧化层结构；170-浅沟槽隔离结构。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图2是本发明一实施例提供的半导体器件的制作方法的流程图。
如图2所示，所述半导体器件的制作方法包括以下步骤：
S1：提供一衬底，所述衬底上形成有掩膜层；
S2：形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；
S3：沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。
图3至图9是本发明一实施例提供的半导体器件的制作方法的各步骤结构示意图。接下来，将结合图2与图3至图9对本发明一实施例所提供的半导体器件的制作方法进行详细说明。
在步骤S1中，请参照图3所示，提供一衬底100，所述衬底100上形成有掩膜层120。
其中，所述衬底100的材料可以为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟等，也可以是绝缘体上硅，绝缘体上锗；或者还可以为其它的材料，例如砷化镓等III-V族化合物。在本实施例中，所述衬底100的材料优选为硅。
所述衬底100上还形成有第一氧化层110，所述掩膜层120形成于所述第一氧化层110上。所述第一氧化层110的材质优选为氧化硅，可以通过热氧化的方法形成。也可以通过化学气相沉积法(chemical vapor deposition，CVD)等本领域已知的其他方法形成。
所述掩膜层120的材质优选为氮化硅，可以通过化学气相沉积法、物理气相沉积法(physical vapor deposition，PVD)、原子层沉积法(atomic layer deposition，ALD)或其组合制作而成，也可以采用其他本领域已知的方法制作而成。
所述第一氧化层110用以修复所述衬底100表面存在的缺陷，提高所述掩膜层120与所述衬底100的结合度，避免所述掩膜层120与所述衬底100结合不好而从所述衬底100剥落。另外，由于氮化硅具有应力，当所述掩膜层120的材料为氮化硅时，所述第一氧化层110对所述掩膜层120和所述衬底100起隔离作用，避免所述掩膜层120中的应力对所述衬底100造成影响。
在步骤S2中，请参照图7所示，形成贯穿所述掩膜层120并延伸至所述衬底100内的多个凹槽140，所述凹槽140包含第一凹槽141与第二凹槽142，所述第一凹槽141用于形成高压器件内的局部氧化层结构，所述第二凹槽142用于形成隔离不同器件的浅沟槽隔离结构。
请参考图4所示，首先执行步骤S21，形成图形化的第一光刻胶层130在所述掩膜层120上，所述图形化的第一光刻胶层130暴露出预定形成所述第一凹槽的区域。
具体的，形成第一光刻胶层在所述掩膜层120上，图形化所述第一光刻胶层，例如对所述第一光刻胶层进行曝光与显影，形成图形化的第一光刻胶层130，所述图形化的第一光刻胶层130暴露出部分所述掩膜层120，暴露出的区域为后续形成第一凹槽的区域，亦即形成高压器件内的局部氧化层结构的区域。
请参考图5所示，执行步骤S22，以所述图形化的第一光刻胶层130为掩膜，刻蚀所述掩膜层120、所述第一氧化层110以及部分厚度的所述衬底100，形成所述第一凹槽141。可以采用等离子刻蚀工艺刻蚀所述掩膜层120、所述第一氧化层110与部分厚度的所述衬底100以形成所述第一凹槽141。
接着，请继续参考图5所示，执行步骤S23，去除所述图形化的第一光刻胶层130。可以采用灰化或湿法刻蚀的方法去除所述图形化的第一光刻胶层130。
可以理解的是，也能够以所述图形化的第一光刻胶层130为掩膜，刻蚀所述掩膜层120，在所述掩膜层120内形成暴露所述第一氧化层110的开口，所述开口对应于后续形成的第一凹槽141，接着去除所述图形化的第一光刻胶层130，然后以所述掩膜层120为掩膜刻蚀所述第一氧化层110与所述衬底100，以形成所述第一凹槽141。
请参考图6所示，执行步骤S24，形成图形化的第二光刻胶层150在所述掩膜层120上，所述图形化的第二光刻胶层150暴露出预定形成所述第二凹槽的区域。
具体的，形成第二光刻胶层在所述掩膜层120上，所述第二光刻胶层覆盖所述掩膜层120并填满所述第一凹槽141。接着，对所述第二光刻胶层进行曝光与显影，形成图形化的第二光刻胶层150，所述图形化的第二光刻胶层150暴露出部分所述掩膜层120，暴露出的区域为后续形成第二凹槽的区域，亦即形成浅沟槽隔离结构的区域。
接着，请参考图7所示，执行步骤S25，以所述图形化的第二光刻胶层150为掩膜，刻蚀所述掩膜层120、所述第一氧化层110以及部分厚度的所述衬底100，形成所述第二凹槽142。
最后，请继续参考图7所示，执行步骤S26，去除所述图形化的第二光刻胶层150。同样，可以采用灰化工艺或湿法刻蚀的方法去除所述图形化的第二光刻胶层150。
同样的，也能够以所述图形化的第二光刻胶层150为掩膜，刻蚀所述掩膜层120，在所述掩膜层120内形成暴露所述第一氧化层110的开口，所述开口对应于后续形成的第二凹槽142，接着去除所述图形化的第二光刻胶层150，然后以所述掩膜层120为掩膜刻蚀所述第一氧化层110与所述衬底100，以形成所述第二凹槽142。
在上述步骤S21至S26中，先形成第一凹槽141再形成第二凹槽142。在另一实施例中，也可以先形成第二凹槽142再形成第一凹槽141。具体步骤简单介绍如下：
首先，形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域。
接着，以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽。
然后，去除所述图形化的第二光刻胶层。
接着，形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域。
之后，以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽。
最后，去除所述图形化的第一光刻胶层。
当然，所述第一凹槽141与所述第二凹槽142的形成步骤并不仅限于上述方法，本发明对此不作限定。
在步骤S3中，请参考图9所示，沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构160与浅沟槽隔离结构170。
具体的，首先，请参考图8所示，形成第二氧化层150，所述第二氧化层150覆盖所述凹槽140的侧壁及底部。所述第二氧化层150的材质优选为氧化硅，可以采用热氧化的方法形成，但不限于此。
接着，沉积绝缘材料，所述绝缘材料填满所述凹槽140并覆盖所述所述掩膜层120，之后平坦化所述绝缘材料至暴露出所述掩膜层120，在所述第一凹槽内形成局部氧化层结构160，在所述第二凹槽内形成浅沟槽隔离结构170。
本实施例中，所述绝缘材料包含氧化硅，可以采用高密度等离子体化学气相沉积(HDPCVD，High Density Plasma Chemical Vapor Deposition)工艺形成。平坦化所述绝缘材料的方法为化学机械研磨工艺(CMP)。当所述掩膜层120的材料为氮化硅时，其还可作为平坦化所述绝缘材料过程中的停止层，避免化学机械研磨工艺对所述第一氧化层110以及所述衬底100造成损伤。
最后，还包括去除所述掩膜层120与所述第一氧化层110，形成如图9所示的结构。本实施例中，可以采用湿法刻蚀去除所述掩膜层120与所述第一氧化层110。
本实施例中，在形成浅沟槽隔离结构170的同时形成高压器件内的局部氧化层结构160，简化了工艺流程，同时采用STI(Shallow Trench Isolation，STI)工艺形成所述局部氧化层结构160，与现有技术中采用LOCOS隔离工艺形成所述局部氧化层结构的方法相比，消除了鸟嘴效应，使得局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。
相应的，本发明还提供一种半导体器件，采用如上所述的半导体器件的制作方法制作而成。
综上所述，在本发明提供的半导体器件及其制作方法中，首先提供一衬底，所述衬底上形成有掩膜层，接着形成贯穿掩膜层并延伸至衬底的多个凹槽，所述凹槽包括第一凹槽与第二凹槽，第一凹槽用于形成高压器件内的局部氧化层结构，第二凹槽用于形成隔离不同器件的浅沟槽隔离结构，之后沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。本发明在形成浅沟槽隔离结构的同时形成高压器件内的局部氧化层结构，简化了工艺流程，同时消除了形成局部氧化层结构时导致的鸟嘴效应，使局部氧化层结构的尺寸缩小，从而缩小了高压器件的尺寸，由此改善器件性能。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种半导体器件的制作方法，其特征在于，包括以下步骤：
提供一衬底，所述衬底上形成有掩膜层；
形成贯穿所述掩膜层并延伸至所述衬底内的多个凹槽，所述凹槽包含第一凹槽与第二凹槽，所述第一凹槽用于形成高压器件内的局部氧化层结构，所述第二凹槽用于形成隔离不同器件的浅沟槽隔离结构；以及
沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述衬底上还形成有第一氧化层，所述掩膜层位于所述第一氧化层上。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，形成多个凹槽的方法包括：
形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；
去除所述图形化的第一光刻胶层；
形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；以及，
去除所述图形化的第二光刻胶层。
4.如权利要求2所述的半导体器件的制作方法，其特征在于，形成多个凹槽的方法包括：
形成图形化的第二光刻胶层在所述掩膜层上，所述图形化的第二光刻胶层暴露出预定形成所述第二凹槽的区域；
以所述图形化的第二光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第二凹槽；
去除所述图形化的第二光刻胶层；
形成图形化的第一光刻胶层在所述掩膜层上，所述图形化的第一光刻胶层暴露出预定形成所述第一凹槽的区域；
以所述图形化的第一光刻胶层为掩膜，刻蚀所述掩膜层、所述第一氧化层以及部分厚度的所述衬底，形成所述第一凹槽；以及，
去除所述图形化的第一光刻胶层。
5.如权利要求1所述的半导体器件的制作方法，其特征在于，在形成所述凹槽之后，在沉积绝缘材料之前，所述制作方法还包括：形成第二氧化层，所述第二氧化层覆盖所述凹槽的侧壁及底部。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，沉积绝缘材料，所述绝缘材料填满所述凹槽以形成局部氧化层结构与浅沟槽隔离结构的方法包括：
沉积绝缘材料，所述绝缘材料填满所述凹槽并覆盖所述掩膜层；
平坦化所述绝缘材料至暴露出所述掩膜层。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，平坦化所述绝缘材料至暴露出所述掩膜层之后，所述制作方法还包括：去除所述掩膜层。
8.如权利要求2所述的半导体器件的制作方法，其特征在于，所述第一氧化层的材质包含氧化硅，所述掩膜层的材质包含氮化硅。
9.如权利要求5所述的半导体器件的制作方法，其特征在于，所述第二氧化层的材质包含氧化硅，所述绝缘材料包含氧化硅。
10.一种半导体器件，其特征在于，采用如权利要求1～9中任一项所述的半导体器件的制作方法制作而成。
CN202210458931.0A 2022-04-27 2022-04-27 半导体器件及其制作方法 Pending CN114864479A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210458931.0A CN114864479A (zh) 2022-04-27 2022-04-27 半导体器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210458931.0A CN114864479A (zh) 2022-04-27 2022-04-27 半导体器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114864479A true CN114864479A (zh) 2022-08-05

Family

ID=82634187

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210458931.0A Pending CN114864479A (zh) 2022-04-27 2022-04-27 半导体器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114864479A (zh)

Similar Documents

Publication Publication Date Title
KR100338767B1 (ko) 트렌치 소자분리 구조와 이를 갖는 반도체 소자 및 트렌치 소자분리 방법
US20060252228A1 (en) Shallow trench isolation structure having reduced dislocation density
US7705417B2 (en) Semiconductor device and method of fabricating isolation region
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
JPH03155151A (ja) 半導体構造の製法
US20130344677A1 (en) Shallow trench isolation structures
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
US20180315857A1 (en) Device and method to improve fin top corner rounding for finfet
US20020127818A1 (en) Recess-free trench isolation structure and method of forming the same
KR20050067466A (ko) 반도체소자의 소자분리 방법
US11437281B2 (en) Method for manufacturing semiconductor device and semiconductor device thereby formed
KR19980063317A (ko) 반도체장치의 소자분리방법
US7595252B2 (en) Method of manufacturing a semiconductor memory device
US9437674B2 (en) Insulating trench forming method
JPH1041291A (ja) 半導体素子の素子分離膜形成方法
US6271147B1 (en) Methods of forming trench isolation regions using spin-on material
US6391739B1 (en) Process of eliminating a shallow trench isolation divot
US5851901A (en) Method of manufacturing an isolation region of a semiconductor device with advanced planarization
CN114864479A (zh) 半导体器件及其制作方法
JP4472434B2 (ja) 半導体装置の製造方法
US20050009292A1 (en) Method for forming isolation layer of semiconductor device
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
CN111933569B (zh) 一种半导体器件及其形成方法
US11810786B2 (en) Method for fabricating semiconductor device
KR0172240B1 (ko) 반도체 소자의 소자분리 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination