KR100480237B1 - 반도체 소자의 소자 분리막 형성 방법 - Google Patents

Abstract

본 발명은 트렌치 하부의 트랩 사이트 생성을 방지함으로써, 트랩 사이트에서의 전자 포획에 따른 필드 반전 현상을 방지하고 트렌치 하부 및 상부 코너를 완만하게 형성함으로써 필드의 집중 현상을 방지하기 위한 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.

Description

반도체 소자의 소자 분리막 형성 방법{Method for forming isolation in semiconductor device}

본 발명은 반도체 소자의 소자 분리막 형성 방법에 관한 것으로, 보다 상세하게는 트렌치 하부의 라이너 질화막을 제거하여 트랩 사이트 발생을 방지함으로써, 트랩 사이트에서의 전자 포획에 따른 필드 반전 현상을 방지할 수 있도록 하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.

일반적으로 반도체 기판 상에 트랜지스터와 커패시터등 반도체 소자를 형성하는 공정에 있어서는, 기판 상에 소자 분리막을 형성함으로써 전기적으로 통전이 가능한 액티브 영역(Active region)과 전기적으로 통전되는 것을 방지하고 소자를 서로 분리하도록 하는 소자분리 영역(Isolation region)을 각각 형성하게 된다.

종래의 소자 분리 방법은 소자를 분리하기 위한 부분의 실리콘 기판에 트렌치를 형성하여 그 부분에 소자 분리용 산화막을 증착시켜 소자를 분리하였다.

이러한 종래의 소자 분리막은 액티브 영역과 액티브 영역간의 공간이 넓어 펀치(punch) 특성에 대한 공정 마진 확보가 가능하였으나, 소자의 크기 감소에 따라 P+ 액티브와 이웃하는 P+ 액티브 사이의 소자 분리 영역에서 라이너 산화막과 라이너 질화막 사이에 트랩 사이트가 만들어지고, 이에 따라 필드가 반전되어 결국 이웃 소자간 항복 전압을 저하시키게 되는 문제점이 있었다.

이하에서 첨부된 도면을 참고하여 종래 기술의 반도체 소자 소자 분리막 형성의 문제점을 자세히 설명한다.

도1a 내지 도1e는 종래 기술에 의한 반도체 소자의 소자 분리막 형성 방법을 나타낸 공정 단면도이다.

우선, 도1a에 도시된 바와 같이 실리콘 기판(100) 상에 완충막 역할을 하도록 패드 산화막(110)을 증착한 후 그 상부에 패드 질화막(120)을 증착한다.

이어서, 소정의 감광막 패턴을 형성한 후 C/F계 가스를 주성분으로 하여 활성화된 플라즈마로 패드 질화막(120)을 건식 식각한 후 패드 질화막(120)을 마스크로 패드 산화막과 실리콘 기판에 식각 공정을 진행하여 소정 깊이의 트렌치를 형성한다.

그럼 다음, 도1b에 도시된 바와 같이 트렌치 내부의 실리콘 기판(100)에 대한 스트레스 완화를 위해 라이너 산화막(130)을 증착한 다음, 후속 열산화 공정시 유발되는 산소의 확산을 방지하도록 하기 위하여 도1c와 같이 라이너 질화막(140)을 증착한다. 이때, 상기 라이너 질화막(140)과 라이너 산화막 사이에 트랩 사이트(A)가 만들어지면서 트랩 사이트에 필드 반전이 일어나게 되고, 이로 인해 항복 전압(Break down Voltage)이 낮아지게 된다.

이후, 도1d에 도시된 바와 같이 트렌치가 충분히 매립되도록 산화막을 증착하되, 갭필 특성이 좋은 고밀도 플라즈마(HDP) 방식을 이용한 증착 방법으로 필드 산화막(150)을 형성한다. 그리고 나서, 상기 패드 질화막(120)을 연마 정지막으로 이용한 화학 기계적 연마 공정을 통하여 상기 필드 산화막(150)을 평탄화하다.

이어서, 도1e에 도시된 바와 같이 인산 용액을 이용하여 패드 질화막을 제거한 후 세정 공정을 진행하여 소자 분리막을 완성하고 나서 p 타입의 고농도 불순물 영역을 형성한다.

도2는 종래 기술에 의한 반도체 소자의 소자 분리 공정시의 소자 특성 열화 현상을 간략히 나타낸 예시도이다.

여기에 도시된 바와 같이 홀이 주입되는 P+ 액티브 영역(101)에서 발생한 홀 케리어가 인접 P+ 액티브에서 충돌에 의해 전자와 홀 페어를 발생시킨다. 이때, 전자는 트렌치(103) 코너의 트랩 사이트에 쌓이게 되고 이로 인해 트렌치의 하부 실리콘 표면은 홀이 적층된다.

이와 같이 종래의 소자 분리막 형성 방법에 의하면, 라이너 산화막과 라이너 질화막 사이에 트랩 사이트가 만들어지고, 트랩 사이트에서 필드 반전이 일어나게 되어, 결국 이웃하는 소자간의 항복 전압이 저하되는 문제점이 발생한다.

상기와 같은 문제점을 해결하기 위한 본 발명은 트렌치 식가 공정 이전에 등방성 습식 식각 공정으로 트렌치 상부를 완만하게 하여 필드의 세기를 완화할 뿐만 아니라, 트렌치 하부의 라이너 질화막을 제거하여 트랩 사이트 생성을 방지하고, 트렌치 하부를 라운딩 형상이 되도록 함으로써 필드의 세기를 완화시킬 수 있도록 하는 반도체 소자의 소자 분리막 형성 방법을 제공하기 위한 것이다.

상기와 같은 목적을 실현하기 위한 본 발명은 실리콘 기판의 패드 질화막을 하드 마스크로 실리콘 기판에 트렌치를 형성하는 단계와, 상기 트렌치 내부에 라이너 산화막 및 라이너 질화막을 순차로 형성하는 단계와, 상기 트렌치 하부의 라이너 질화막을 제거한 후 산화 공정을 진행하여 상기 트렌치 하부에 라운딩 형상의 산화막을 형성하는 단계와, 상기 산화막을 제거하여 트렌치 하부가 라운딩되도록 하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법에 관한 것이다.

상기 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법에서는, 트렌치 형성 단계 이전에 상기 실리콘 기판에 대한 등방성 습식 식각을 더 진행하여 트렌치 상부를 완만하게 형성함으로써, 필드의 세기를 완화 시켜줄 수 있다.

또한, 상기 산화막 제거 공정 이후에 n형 고농도 불순물 이온 주입 공정을 더 진행함으로써, 후속 공정시 주입되는 p 형 고농도 불순물이 이웃 소자간에 이동하는 것을 방지할 수 있게된다.

상기와 같은 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법에 따르면, 트렌치 상부 및 하부를 완만하게 함으로써 필드의 세기가 집중되는 것을 방지하고, 트렌치 하부의 라이너 질화막을 제거하여 트랩 사이트 생성을 방지함으로써 전자 포획에 따른 필드의 반전을 방지할 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도3a 내지 도3h는 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법을 나타낸 공정 단면도들이다.

우선, 도3a에 도시된 바와 같이 실리콘 기판(200) 상에 완충막 역할을 하도록 패드 산화막(210)을 50~100Å 정도 얇게 증착 한 후 패드 질화막(220)을 증착한다. 그리고 상기 패드 질화막(220)에 대한 소정의 사진 및 식각 공정을 진행하여 패드 질화막(220)을 패터닝하여, 상기 패터닝된 패드 질화막(220)을 하드 마스크로 이용한 식각 공정으로 필드 산화막이 형성된 부분의 패드 산화막(210)식각한다.

그런 다음, 등방성 습식 식각을 진행하여 트렌치 상부를 완만하게 함으로써, 트렌치 상부 코너에서의 필드의 세기 증가를 방지하도록 한다.

이어서, 도3b에 도시된 바와 같이 비등방성 건식 식각 공정을 진행하여 트렌치를 형성한 후 트렌치 내부의 실리콘 기판(200) 측벽에 라이너 산화막(240)을 50~100Å의 두께로 형성함으로써, 후속 열공정등에 의해 실리콘 기판(200)에 가해지는 스트레스가 완화되도록 한다. 이때, 상기 라이너 산화막(210) 형성 후에 수소-질소 분위기의 400~450℃의 온도 하에서 30분 정도 어닐링 공정을 더 진행하여 한다.

그리고, 라이너 질화막(250)을 증착하여 후속 열산화 공정시 실리콘 기판(200)에 산소가 확산되는 것을 방지하도록 한다.

상기 라이너 질화막(250)을 증착한 결과물에 대한 에치백 공정을 진행함으로써 도3c에 도시된 바와 같이 트렌치 하부의 라이너 질화막을 제거하여, 트랩 사이트 생성을 방지함으로써 필드 반전이 일어나지 않게 되도록 한다.

그런 후에, 도3d에 도시된 바와 같이 상기 라이너 질화막(250) 및 패드 질화막(220)을 베리어로 이용하여 산화 공정을 진행함으로써, 트렌치 하부의 라이너 질화막이 제거된 부위에 산화막(260)이 1000~2000Å의 두께로 둥근 모양으로 성장되도록 한다.

상기 산화막(260)이 형성된 결과물에 식각 공정을 진행하여 도3e에 도시된 바와 같이 트렌치 하부에 형성된 산화막(260)을 제거함으로써, 트렌치 하부가 라운딩되도록 한 후 도3f에 도시된 바와 같이 n 타입의 불순물 이온 주입 공정을 진행n 타입 불순물 영역(270)을 형성한다. 이때, n 타입 이온 주입 공정은 후속 공정시 p 타입 불순물이 이동하여 이웃 소자 분리막에서 항복(Breakdown)되는 현상을 방지하도록 하기 위한 것이다.

상기 이온 주입 공정을 진행한 결과물에 고밀도 플라즈마(HDP) 산화막을 증착하여 상기 트렌치를 매립한 후에 상기 패드 질화막(220)을 연마 정지막으로 이용한 평탄화 공정을 진행하여 도3g과 같은 필드 산화막(280)을 형성한다. 그런 후에, 필드 산화막을 고형화 하기 위하여 900℃ 이상의 고온에서 어닐링 공정을 더 진행한다. 이때, 상기 도3e 공정에 의해 트렌치 하단 부가 라운딩 되어 있으므로, 보이드 발생 없이 트렌치 내부가 잘 채워지며, 트렌치 하부가 라운딩 되어 있으므로 필드 세기가 완화될 뿐만 아니라 스트레스 완화 효과도 나타나는 것을 알 수 있다.

이후, 도3h에 도시된 바와 같이 인산 용액을 습식 식각 공정을 진행하여 상기 패드 질화막(220)을 제거한 후에 p 타입의 고농도 불순물 영역(p+)을 형성한다.

이와 같이 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법에 의하면, 트렌치 하부의 라이너 질화막을 제거하여 트랩 사이트 생성을 방지함으로써, 필드 반전이 일어나는 것을 막아 이웃하는 P+ 타입 소자간의 항복 전압에 의해 소자 특성이 열화되는 것을 방지할 뿐만 아니라, 트렌치 상부 및 하부가 라운딩 되도록 함으로써 필드의 세기를 완화시켜 준다.

상기한 바와 같이 본 발명은 트렌치 식각 이전에 등방성 습식 식각 공정으로 트렌치 상부를 완만하게 형성함으로써, 트렌치 상부 코너에서의 필드 세기가 집중되는 것을 완화시킬 수 있는 이점이 있다.

또한, 트렌치 하부의 라이너 질화막을 제거하여 트랩 사이트 생성을 방지함으로써, 트랩 사이트에서의 전자 포획에 따른 필드 반전을 방지할 수 있는 이점 있다.

그리고, 트렌치 하부에 라운딩 형상의 산화막을 형성한 후 제거하여 트렌치 하부를 라운딩 형상이 되도록 함으로써, 갭필 특성을 향상시킬 뿐만 아니라 트렌치 하부에서의 필드의 세기 집중을 방지할 수 있는 이점이 있다.

도1a 내지 도1e는 종래 기술에 의한 반도체 소자의 소자 분리막 형성 방법을 나타낸 공정 단면도이다.

도2는 종래 기술에 의한 반도체 소자의 소자 분리 공정시의 소자 특성 열화 현상을 간략히 나타낸 예시도이다.

도3a 내지 도3h는 본 발명에 의한 반도체 소자의 소자 분리막 형성 방법을 나타낸 공정 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

200 : 실리콘 기판 210 : 패드 산화막

220 : 패드 질화막 240 : 라이너 산화막

250 : 라이너 질화막 260 : 산화막

270 : n형 불순물 영역 280 : 필드 산화막

Claims (7)

1. 실리콘 기판의 패드 질화막을 하드 마스크로 실리콘 기판에 트렌치를 형성하는 단계와,

   상기 트렌치 내부에 라이너 산화막 및 라이너 질화막을 순차로 형성하는 단계와,

   상기 트렌치 하부의 라이너 질화막을 제거한 후 산화 공정을 진행하여 상기 트렌치 하부에 라운딩 형상의 산화막을 형성하는 단계와,

   상기 산화막을 제거하여 트렌치 하부가 라운딩되도록 하는 단계를

   포함하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
2. 제 1항에 있어서, 상기 트렌치 형성 단계 이전에 상기 실리콘 기판에 대한 등방성 습식 식각을 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
3. 제 1항에 있어서, 상기 라이너 질화막은 50~100Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
4. 제 1항에 있어서, 상기 산화막은 1000~2000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
5. 제 1항에 있어서, 상기 산화막 제거 공정 이후에 n형 고농도 불순물 이온 주입 공정을 더 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
6. 제 1항에 있어서, 상기 라이너 산화막 형성 공정을 진행한 후 어닐링 공정을 더 진행하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.
7. 제 6항에 있어서, 상기 어닐링 공정은 수소-질소 분위기의 400~450℃ 온도하에서 30~60분 동안 실시하는 것을 특징으로 하는 반도체 소자의 소자 분리막 형성 방법.