JP4437570B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP4437570B2
JP4437570B2 JP19736099A JP19736099A JP4437570B2 JP 4437570 B2 JP4437570 B2 JP 4437570B2 JP 19736099 A JP19736099 A JP 19736099A JP 19736099 A JP19736099 A JP 19736099A JP 4437570 B2 JP4437570 B2 JP 4437570B2
Authority
JP
Japan
Prior art keywords
region
insulating film
semiconductor
layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19736099A
Other languages
English (en)
Other versions
JP2001024200A5 (ja
JP2001024200A (ja
Inventor
泰男 山口
秀和 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP19736099A priority Critical patent/JP4437570B2/ja
Priority to US09/476,780 priority patent/US6271541B2/en
Priority to TW089109114A priority patent/TW471071B/zh
Priority to DE10025216A priority patent/DE10025216A1/de
Priority to KR1020000027628A priority patent/KR100336596B1/ko
Priority to US09/679,884 priority patent/US6399460B1/en
Publication of JP2001024200A publication Critical patent/JP2001024200A/ja
Publication of JP2001024200A5 publication Critical patent/JP2001024200A5/ja
Application granted granted Critical
Publication of JP4437570B2 publication Critical patent/JP4437570B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76283—Lateral isolation by refilling of trenches with dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/913—Active solid-state devices, e.g. transistors, solid-state diodes with means to absorb or localize unwanted impurities or defects from semiconductors, e.g. heavy metal gettering

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、ＳＯＩ（Silicon On Insulator）基板を用いた半導体装置の構造及び製造方法に関するものである。
【０００２】
【従来の技術】
ＳＯＩ基板を用いた半導体装置は、ソース・ドレイン領域における接合容量を低減できるとともに、基板バイアス効果を低減できるため、動作の高速化及び消費電力の低減を図ることができる。また、ＳＯＩ基板を用いた半導体装置においては、半導体素子と基板とが絶縁層によって互いに分離されていることから、ソフトエラー耐性や基板ノイズ耐性が高く、このため、半導体装置の信頼性の向上を図ることができる。近年における半導体装置の微細化に伴い、バルク基板を用いた半導体装置では各種性能の向上が困難になっていくと思われるため、今後は、ＳＯＩ基板を用いた半導体装置がデバイス構造の主流になっていくものと予測される。
【０００３】
図１９は、ＳＯＩ基板を用いた従来の半導体装置１００の構造を示す断面図である。半導体装置１００は、シリコン基板１０２、埋め込み酸化膜１０３、及びＳＯＩ層１０４がこの順に積層された積層構造を有するＳＯＩ基板１０１を備えている。また、半導体装置１００は、ＳＯＩ基板１０１の素子形成領域に形成されたＭＯＳトランジスタ１１０を備えている。ＭＯＳトランジスタ１１０は、ＳＯＩ層１０４の主面内に選択的に形成されたチャネル形成領域１０５と、チャネル形成領域１０５上に形成されたゲート絶縁膜１０６と、ゲート絶縁膜１０６上に形成されたゲート電極１０７と、チャネル形成領域１０５に隣接してＳＯＩ層１０４の主面内に形成されたドレイン領域１０８及びソース領域１０９とを有している。
【０００４】
また、半導体装置１００は、ＳＯＩ基板１０１の素子分離領域においてＳＯＩ層１０４の主面内に形成された素子分離絶縁膜１１１と、ＭＯＳトランジスタ１１０及び素子分離絶縁膜１１１上に形成された層間絶縁膜１１２とを備えている。さらに、半導体装置１００は、層間絶縁膜１１２の上面とドレイン領域１０８の上面との間で層間絶縁膜１１２内を貫通して形成され、内部が導体で充填されたコンタクトホール１１３と、コンタクトホール１１３が形成されている部分の層間絶縁膜１１２の上面上に形成されたドレイン配線１１４と、層間絶縁膜１１２の上面とソース領域１０９の上面との間で層間絶縁膜１１２内を貫通して形成され、内部が導体で充填されたコンタクトホール１１５と、コンタクトホール１１５が形成されている部分の層間絶縁膜１１２の上面上に形成されたソース配線１１６とを備えている。
【０００５】
【発明が解決しようとする課題】
図１９に示した半導体装置は様々な工程を経て製造される。そして、これらの工程によって、鉄、ニッケル、銅等の重金属不純物が、ＳＯＩ層１０４の表面上に付着したりＳＯＩ層１０４の内部に混入する。例えば、エッチング工程によって重金属不純物がＳＯＩ層１０４の表面上に付着し、イオン注入工程によって重金属不純物がＳＯＩ層１０４の内部に混入する。
【０００６】
例としてこれらの重金属不純物がゲート絶縁膜１０６に及ぼす影響を考えると、ＳＯＩ層１０４の表面上に付着した重金属不純物は、ゲート絶縁膜１０６を形成するための熱酸化工程を実行する前に、ＳＯＩ層１０４の表面を酸やアルカリを用いて洗浄することによって除去することができる。一方、ＳＯＩ層１０４の内部に混入した重金属不純物は、洗浄によっては除去することができない。しかも、ゲッタリングサイトを基板の裏面に形成することにより重金属不純物を除去可能なバルク基板とは異なり、ＳＯＩ基板では、埋め込み酸化膜１０３の存在により、裏面にゲッタリングサイトを形成することができない。このため、ＳＯＩ層１０４の内部に混入した重金属不純物はゲート絶縁膜１０６内に取り込まれ、ゲート絶縁膜１０６の耐圧や信頼性の低下を引き起こす原因となる。このようにＳＯＩ基板を用いた従来の半導体装置によると、ＳＯＩ層の内部に混入した重金属不純物をゲッタリングにより除去できないという問題があった。
【０００７】
本発明はかかる問題を解決するためになされたものであり、ＳＯＩ基板を用いた半導体装置に関して、ＳＯＩ層の内部に混入した重金属不純物をゲッタリングにより除去することを可能とし、耐圧や信頼性の向上を実現し得る半導体装置の構造及び製造方法を得ることを目的とするものである。
【０００８】
【課題を解決するための手段】
この発明のうち請求項１に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、ＳＯＩ基板の素子形成領域に形成され、半導体層の主面内に選択的に形成されたチャネル形成領域、チャネル形成領域上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極、及びチャネル形成領域に隣接して半導体層の主面内に形成されたソース・ドレイン領域を有するトランジスタと、トランジスタ上に形成された層間絶縁膜と、ソース・ドレイン領域が形成されている部分の半導体層の主面内において、ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と、層間絶縁膜の上面と多結晶半導体領域の上面との間で層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールとを備えるものである。
【０００９】
また、この発明のうち請求項２に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、ＳＯＩ基板の素子形成領域に形成され、半導体層の主面内に選択的に形成されたチャネル形成領域、チャネル形成領域上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極、及びチャネル形成領域に隣接して半導体層の主面内に形成されたソース・ドレイン領域を有するトランジスタと、ソース・ドレイン領域が形成されている部分の半導体層の主面上において、ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域とを備えるものである。
【００１０】
また、この発明のうち請求項３に記載の半導体装置は、請求項２に記載の半導体装置であって、トランジスタ上に形成された層間絶縁膜と、層間絶縁膜の上面と多結晶半導体領域の上面との間で層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールとをさらに備えるものである。
【００１１】
また、この発明のうち請求項４に記載の半導体装置は、請求項１〜３のいずれか一つに記載の半導体装置であって、ＳＯＩ基板の素子分離領域において半導体層の主面内に形成された素子分離絶縁膜をさらに備え、多結晶半導体領域は、素子分離絶縁膜にも接触しないように形成されていることを特徴とするものである。
【００１２】
また、この発明のうち請求項５に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、ＳＯＩ基板の素子形成領域に形成され、半導体層の主面内に選択的に形成されたチャネル形成領域、チャネル形成領域上に形成されたゲート絶縁膜、ゲート絶縁膜上に形成されたゲート電極、及びチャネル形成領域に隣接して半導体層の主面内に形成されたソース・ドレイン領域を有するトランジスタと、ソース・ドレイン領域の下方の絶縁層の上面と絶縁層の底面との間で絶縁層内を選択的に貫通して形成された第１の多結晶半導体領域とを備えるものである。
【００１３】
また、この発明のうち請求項６に記載の半導体装置は、請求項５に記載の半導体装置であって、ソース・ドレイン領域内に選択的に形成され、第１の多結晶半導体領域に繋がる第２の多結晶半導体領域をさらに備えるものである。
【００１４】
また、この発明のうち請求項７に記載の半導体装置は、請求項５又は６に記載の半導体装置であって、半導体基板と絶縁層との間に形成され、第１の多結晶半導体領域に繋がる多結晶半導体層をさらに備えるものである。
【００１５】
また、この発明のうち請求項８に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、ＳＯＩ基板の素子分離領域において、絶縁層に達しないように半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、ＳＯＩ基板の素子分離領域において、素子分離絶縁膜が形成されていない部分の半導体層内に局所的に形成された結晶欠陥領域とを備えるものである。
また、この発明のうち請求項９に記載の半導体装置は、請求項８記載の半導体装置であって、前記ＳＯＩ基板の前記素子分離領域において、前記半導体層の前記主面に選択的に形成されたボディー領域をさらに備え、前記結晶欠陥領域は前記ボディ領域に局所的に形成されていることを特徴とするものである。
また、この発明のうち請求項１０に記載の半導体装置は、半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、前記素子分離絶縁膜の底面と前記絶縁層の上面との間における前記半導体層に局所的に形成される結晶欠陥領域とを備えるものである。
また、この発明のうち請求項１１に記載の半導体装置は、請求項８又は１０に記載の半導体装置であって、前記結晶欠陥領域はイオン注入による照射損傷領域であることを特徴するものである。
【００１７】
また、この発明のうち請求項１２に記載の半導体装置の製造方法は、（ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の半導体層の主面上に、ゲート絶縁膜の形成予定領域を避けて多結晶半導体層を形成する工程と、（ｂ）工程（ａ）よりも後に実行され、熱処理を行うことにより、半導体層の内部に混入している不純物を多結晶半導体層内にゲッタリングする工程と、（ｃ）工程（ｂ）よりも後に実行され、多結晶半導体層を除去する工程とを備えるものである。
【００１９】
【発明の実施の形態】
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置５０の構造を示す断面図である。半導体装置５０は、シリコン基板２、１００〜５００ｎｍ程度の膜厚を有する埋め込み酸化膜３、及び３０〜２００ｎｍ程度の膜厚を有するＳＯＩ層４（半導体層）がこの順に積層された積層構造を有するＳＯＩ基板１を備えている。また、半導体装置５０は、ＳＯＩ基板１の素子形成領域に形成されたＭＯＳトランジスタ１０を備えている。ＭＯＳトランジスタ１０は、ＳＯＩ層４の主面内に選択的に形成され、１×１０17〜１×１０18（／ｃｍ3）程度の不純物（ＮＭＯＳトランジスタにおいてはｐ型不純物）が導入されたチャネル形成領域５と、チャネル形成領域５上に形成され、５ｎｍ程度の膜厚を有するゲート絶縁膜６と、ゲート絶縁膜６上に形成され、０．２μｍ程度のゲート長を有するゲート電極７と、チャネル形成領域５に隣接してＳＯＩ層４の主面内に形成され、１×１０19〜１×１０21（／ｃｍ3）程度の不純物（ＮＭＯＳトランジスタにおいてはｎ型不純物）が導入されたドレイン領域８及びソース領域９とを有している。
【００２０】
また、半導体装置５０は、ＳＯＩ基板１の素子分離領域においてＳＯＩ層４の主面内に形成された素子分離絶縁膜１１と、ＭＯＳトランジスタ１０及び素子分離絶縁膜１１上に形成された層間絶縁膜１２とを備えている。また、半導体装置５０は、ドレイン領域８が形成されている部分のＳＯＩ層４の主面内において、ゲート絶縁膜６及び素子分離絶縁膜１１に接触しないように選択的に埋め込み形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域１７と、ソース領域９が形成されている部分のＳＯＩ層４の主面内において、ゲート絶縁膜６及び素子分離絶縁膜１１に接触しないように選択的に埋め込み形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域１８とを備えている。
【００２１】
また、半導体装置５０は、層間絶縁膜１２の上面とポリシリコン領域１７の上面との間で層間絶縁膜１２内を貫通して形成され、ゲッタリングサイトとしての機能を有するドープトポリシリコンプラグによって内部が充填されたコンタクトホール１３と、コンタクトホール１３が形成されている部分の層間絶縁膜１２の上面上に形成されたドレイン配線１４とを備えている。さらに、半導体装置５０は、層間絶縁膜１２の上面とポリシリコン領域１８の上面との間で層間絶縁膜１２内を貫通して形成され、ゲッタリングサイトとしての機能を有するドープトポリシリコンプラグによって内部が充填されたコンタクトホール１５と、コンタクトホール１５が形成されている部分の層間絶縁膜１２の上面上に形成されたソース配線１６とを備えている。
【００２２】
このように本実施の形態１に係る半導体装置５０によれば、ドレイン領域８内にポリシリコン領域１７を埋め込み形成するとともに、ソース領域９内にポリシリコン領域１８を埋め込み形成した。また、コンタクトホール１３内をドープトポリシリコンプラグによって充填するとともに、コンタクトホール１５内をドープトポリシリコンプラグによって充填した。従って、半導体装置５０の製造工程中にＳＯＩ層４の内部に重金属不純物が混入した場合であっても、ポリシリコン領域１７，１８及びコンタクトホール１３，１５内を充填するドープトポリシリコンプラグがそれぞれゲッタリングサイトとしての機能を有するため、重金属不純物をゲッタリングにより除去することができる。
【００２３】
特に、ポリシリコン領域１７，１８は、ゲート絶縁膜６を形成するための熱酸化工程を実行する前に予め形成しておくのが望ましい。これにより、ＳＯＩ層４の内部に混入した重金属不純物をゲッタリングによって除去した後にゲート絶縁膜６を形成することができ、ゲート絶縁膜６内に重金属不純物が取り込まれることを防止することができる。
【００２４】
また、ゲート絶縁膜６に接触しないようにポリシリコン領域１７，１８を形成したため、熱膨張係数の相違に起因してポリシリコン領域１７，１８がゲート絶縁膜６の端部にストレスを与えて、ゲート絶縁膜６の端部下方の接合部においてリーク電流が発生する、という事態を回避することができる。即ち、ポリシリコン領域１７，１８がゲート絶縁膜６の電気的特性に影響を及ぼすことはなく、ゲート絶縁膜６の耐圧や信頼性が低下することを防止することができる。
【００２５】
さらに、素子分離絶縁膜１１に接触しないようにポリシリコン領域１７，１８を形成したため、熱膨張係数の相違に起因してポリシリコン領域１７，１８が素子分離絶縁膜１１の端部にストレスを与えて、素子分離絶縁膜１１の端部下方の接合部においてリーク電流が発生する、という事態を回避することができる。即ち、ポリシリコン領域１７，１８が素子分離絶縁膜１１の分離特性に影響を及ぼすことはなく、素子分離絶縁膜１１の分離特性の低下を防止することができる。
【００２６】
実施の形態２．
図２は、本発明の実施の形態２に係る半導体装置５１の構造を示す断面図である。半導体装置５１は、図１に示した上記実施の形態１に係る半導体装置５０と同様に、ＳＯＩ基板１、ＭＯＳトランジスタ１０、層間絶縁膜１２、素子分離絶縁膜１１、ドレイン配線１４、及びソース配線１６を備えている。
【００２７】
また、半導体装置５１は、ドレイン領域８が形成されている部分のＳＯＩ層４の主面上において、ゲート絶縁膜６及び素子分離絶縁膜１１に接触しないように選択的に形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域１９と、ソース領域９が形成されている部分のＳＯＩ層４の主面上において、ゲート絶縁膜６及び素子分離絶縁膜１１に接触しないように選択的に形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域２０とを備えている。ポリシリコン領域１９，２０は、ＣＶＤ法によってＳＯＩ層４の主面上の全面にポリシリコン膜を堆積した後、写真製版法によって所定の開口パターンを有するレジストをポリシリコン膜上に形成し、その後、そのレジストをマスクとしてポリシリコン膜をエッチングすることによって形成することができる。
【００２８】
さらに、半導体装置５１は、層間絶縁膜１２の上面とポリシリコン領域１９の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２１と、層間絶縁膜１２の上面とポリシリコン領域２０の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２２とを備えている。
【００２９】
このように本実施の形態２に係る半導体装置５１によれば、ドレイン領域８上にポリシリコン領域１９を形成するとともに、ソース領域９上にポリシリコン領域２０を形成した。従って、半導体装置５１の製造工程中にＳＯＩ層４の内部に重金属不純物が混入した場合であっても、ポリシリコン領域１９，２０がそれぞれゲッタリングサイトとしての機能を有するため、重金属不純物をゲッタリングにより除去することができる。
【００３０】
特に、ポリシリコン領域１９，２０は、ゲート絶縁膜６を形成するための熱酸化工程を実行する前に予め形成しておくのが望ましい。これにより、ＳＯＩ層４の内部に混入した重金属不純物をゲッタリングによって除去した後にゲート絶縁膜６を形成することができ、ゲート絶縁膜６内に重金属不純物が取り込まれることを防止することができる。
【００３１】
また、ゲート絶縁膜６に接触しないようにポリシリコン領域１９，２０を形成したため、ポリシリコン領域１９，２０がゲート絶縁膜６の電気的特性に影響を及ぼすことはなく、ゲート絶縁膜６の耐圧や信頼性が低下することを防止することができる。
【００３２】
さらに、素子分離絶縁膜１１に接触しないようにポリシリコン領域１９，２０を形成したため、ポリシリコン領域１９，２０が素子分離絶縁膜１１の分離特性に影響を及ぼすことはなく、素子分離絶縁膜１１の分離特性の低下を防止することができる。
【００３３】
図３は、本発明の実施の形態２の変形例に係る半導体装置５２の構造を示す断面図である。半導体装置５２は、図２に示した半導体装置５１を基礎として、金属プラグによって内部が充填されたコンタクトホール２１，２２の代わりに、ゲッタリングサイトとしての機能を有するドープトポリシリコンプラグによって内部が充填されたコンタクトホール１３，１５を形成したものである。これにより、ポリシリコン領域１９，２０の有するゲッタリング能力に、ドープトポリシリコンプラグの有するゲッタリング能力を付加することができるため、装置全体としてのゲッタリング能力をさらに高めることができる。
【００３４】
実施の形態３．
図４は、本発明の実施の形態３に係る半導体装置５３の構造を示す断面図である。半導体装置５３は、図１に示した上記実施の形態１に係る半導体装置５０と同様に、ＳＯＩ基板１、ＭＯＳトランジスタ１０、層間絶縁膜１２、素子分離絶縁膜１１、ドレイン配線１４、及びソース配線１６を備えている。
【００３５】
また、半導体装置５３は、ドレイン領域８の下方の埋め込み酸化膜３の上面と埋め込み酸化膜３の底面との間で埋め込み酸化膜３内を選択的に貫通して埋め込み形成され、ゲッタリングサイトとしての機能を有するポリシリコン領域２３を備えている。
【００３６】
さらに、半導体装置５３は、層間絶縁膜１２の上面とドレイン領域８の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２１と、層間絶縁膜１２の上面とソース領域９の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２２とを備えている。
【００３７】
このように本実施の形態３に係る半導体装置５３によれば、ドレイン領域８とシリコン基板２との間を導通するポリシリコン領域２３を、埋め込み酸化膜３内に埋め込み形成した。従って、半導体装置５３の製造工程中にＳＯＩ層４の内部に重金属不純物が混入した場合であっても、混入した重金属不純物をＳＯＩ層４からポリシリコン領域２３を介してシリコン基板２に引き抜くことができ、これにより、ＳＯＩ層４内から重金属不純物を除去することができる。
【００３８】
また、ゲッタリングサイトとして機能するポリシリコン領域２３を、ドレイン領域８の下方に形成した。このため、埋め込み酸化膜を貫通するポリシリコン領域をＳＯＩ基板の素子分離領域に形成する場合と比較すると、ゲッタリングサイトとゲート領域との距離が短くなるため、ゲッタリング効果を高めることができる。
【００３９】
特に、ポリシリコン領域２３は、ゲート絶縁膜６を形成するための熱酸化工程を実行する前に予め形成しておくのが望ましい。これにより、ＳＯＩ層４の内部に混入した重金属不純物をシリコン基板２に引き抜いた後にゲート絶縁膜６を形成することができ、ゲート絶縁膜６内に重金属不純物が取り込まれることを防止することができる。
【００４０】
図５は、本発明の実施の形態３の変形例に係る半導体装置５４の構造を示す断面図である。半導体装置５４は、図４に示した半導体装置５３を基礎として、ポリシリコン領域２３に繋がるポリシリコン領域２４を、ドレイン領域８内に選択的に埋め込み形成したものである。これにより、ポリシリコン領域２３の有するゲッタリング能力に、ポリシリコン領域２４の有するゲッタリング能力を付加することができるため、装置全体のゲッタリング能力をさらに高めることができる。
【００４１】
図６は、本発明の実施の形態３のさらなる変形例に係る半導体装置５５の構造を示す断面図である。半導体装置５５は、図４に示した半導体装置５３あるいは図５に示した半導体装置５４を基礎として、シリコン基板２と埋め込み酸化膜３との間に、ポリシリコン領域２３に繋がるポリシリコン層２５を層状に形成したものである。これにより、ポリシリコン領域２３の有するゲッタリング能力に、ポリシリコン層２５の有するゲッタリング能力を付加することができるため、装置全体のゲッタリング能力をさらに高めることができる。とともに、ポリシリコン領域２３内にゲッタリングした重金属不純物をゲート領域から遠ざけることができ、重金属不純物がポリシリコン領域２３からＳＯＩ層４に再拡散することを防止することができる。なお、ポリシリコン層２５の代わりに、イオン注入による照射損傷領域を形成してもよく、この場合も上記と同様の効果を得ることができる。
【００４２】
実施の形態４．
図７，８は、本発明の実施の形態４に係る半導体装置５６，５７の構造をそれぞれ示す断面図である。半導体装置５６，５７は、図１に示した上記実施の形態１に係る半導体装置５０と同様に、ＳＯＩ基板１、ＭＯＳトランジスタ１０、層間絶縁膜１２、ドレイン配線１４、及びソース配線１６を備えている。
【００４３】
また、半導体装置５６，５７は、ＳＯＩ基板１の素子分離領域において、埋め込み酸化膜３の上面に達しないようにＳＯＩ層４の主面内に形成された部分トレンチ型素子分離絶縁膜２６を備えている。また、半導体装置５７は、素子分離領域におけるＳＯＩ層４の主面内に選択的に形成されたボディ領域２８と、ボディ領域２８の上方において層間絶縁膜１２の上面上に形成された配線３０と、ボディ領域２８及び配線３０にそれぞれ接触するように層間絶縁膜１２内に選択的に形成され、内部がアルミ等の金属プラグで充填されたコンタクトホール２９とを備えている。
【００４４】
また、半導体装置５６，５７は、ＳＯＩ基板１の素子分離領域において、部分トレンチ型素子分離絶縁膜２６が形成されていない部分のＳＯＩ層４内に局所的に形成された結晶欠陥領域２７を備えている。具体的に、半導体装置５６における結晶欠陥領域２７は、部分トレンチ型素子分離絶縁膜２６の底面と埋め込み酸化膜３の上面との間のＳＯＩ層４内に局所的に形成されている。また、半導体装置５７における結晶欠陥領域２７は、ボディ領域２８内に局所的に形成されている。かかる結晶欠陥領域２７は、イオン注入による照射損傷領域として得ることができる。
【００４５】
さらに、半導体装置５６，５７は、層間絶縁膜１２の上面とドレイン領域８の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２１と、層間絶縁膜１２の上面とソース領域９の上面との間で層間絶縁膜１２内を貫通して形成され、アルミ等の金属プラグによって内部が充填されたコンタクトホール２２とを備えている。
【００４６】
このように本実施の形態４に係る半導体装置５６，５７によれば、ＳＯＩ基板１の素子分離領域において、部分トレンチ型素子分離絶縁膜２６が形成されていない部分のＳＯＩ層４内に結晶欠陥領域２７を形成した。従って、半導体装置５６，５７の製造工程中にＳＯＩ層４の内部に重金属不純物が混入した場合であっても、結晶欠陥領域２７がゲッタリングサイトとしての機能を有するため、重金属不純物をゲッタリングにより除去することができる。
【００４７】
また、部分トレンチ型素子分離絶縁膜２６は素子分離特性が良いため、半導体装置５６，５７が微細化された場合であっても、素子分離特性を高レベルに保ちつつ、ゲッタリング能力の向上を図ることができる。
【００４８】
特に、結晶欠陥領域２７は、ゲート絶縁膜６を形成するための熱酸化工程を実行する前に予め形成しておくのが望ましい。これにより、ＳＯＩ層４の内部に混入した重金属不純物をゲッタリングによって除去した後にゲート絶縁膜６を形成することができ、ゲート絶縁膜６内に重金属不純物が取り込まれることを防止することができる。
【００４９】
実施の形態５．
図９〜１１は、本発明の実施の形態５に係る半導体装置の製造方法を工程順に示す断面図である。まず、周知の方法によって、シリコン酸化膜から成る素子分離絶縁膜１１をＳＯＩ基板１の素子分離領域に形成する。また、周知の方法によって、ＳＯＩ基板１の素子形成領域に、シリコンから成るＳＯＩ層４の主面内に選択的に形成されたチャネル形成領域５と、チャネル形成領域５上に形成されたゲート絶縁膜６と、ゲート絶縁膜６上に形成されたゲート電極７と、チャネル形成領域５に隣接してＳＯＩ層４の主面内に形成されたドレイン領域８及びソース領域９とを有するＭＯＳトランジスタ１０を形成する（図９）。
【００５０】
次に、ＣＶＤ法によってシリコン酸化膜を全面に堆積した後、ＳＯＩ基板１の深さ方向にエッチングレートの高い異方性ドライエッチング法によってシリコン酸化膜をエッチングすることにより、ゲート絶縁膜６及びゲート電極７の側面上に、シリコン酸化膜から成るサイドウォール３１を形成する（図１０）。
【００５１】
次に、シリコン酸化膜上には成長せず、シリコン上には成長する条件下でポリシリコンを選択成長することにより、ドレイン領域８及びソース領域９上にポリシリコン層３２をそれぞれ自己整合的に形成する（図１１）。ポリシリコン層３２はゲッタリングサイトとしての機能を有しているため、半導体装置の製造工程中にＳＯＩ層４の内部に重金属不純物が混入した場合であっても、重金属不純物をゲッタリングにより除去することができる。
【００５２】
このように本実施の形態５に係る半導体装置の製造方法によれば、ドレイン領域８及びソース領域９上に自己整合的にポリシリコン層３２を形成することができる。このため、ＣＶＤ法、写真製版法、及びエッチング法によってポリシリコン層３２を形成する場合と比較すると、製造工程の簡略化を図ることができる。
【００５３】
実施の形態６．
図１２〜１５は、本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。まず、周知の方法によってＳＯＩ基板１の素子分離領域に素子分離絶縁膜１１を形成した後、ＣＶＤ法によって、ＳＯＩ層４の主面上の全面にシリコン酸化膜３３及びシリコン窒化膜３４をこの順に堆積する（図１２）。
【００５４】
次に、写真製版法によって所定の開口パターンを有するレジストをシリコン窒化膜３４上に形成した後、そのレジストをマスクとしてシリコン窒化膜３４及びシリコン酸化膜３３をこの順にドライエッチングすることにより、後にドレイン領域８及びソース領域９の形成が予定されている領域の上方に、開口部３５，３６をそれぞれ形成する（図１３）。
【００５５】
次に、ＣＶＤ法によって、ゲッタリングサイトとしての機能を有するポリシリコン膜３７を全面に堆積する（図１４）。その後、熱処理を行うことにより、ＳＯＩ層４の内部に混入している重金属不純物をゲッタリングにより除去する。
【００５６】
次に、熱酸化法によってポリシリコン膜３７を熱酸化してシリコン酸化膜３８を形成する（図１５）。その後、フッ酸を用いたウェットエッチング法によってシリコン酸化膜３８を除去する。その後、ＳＯＩ層４上に残置しているシリコン酸化膜３３及びシリコン窒化膜３４をウェットエッチング法等によって除去した後、周知の方法によって、ＳＯＩ基板１の素子形成領域にＭＯＳトランジスタ１０を形成する。
【００５７】
なお、以上の説明では、シリコン酸化膜３３とシリコン窒化膜３４との複合膜をＳＯＩ層４上に形成する場合について説明したが、複合膜の代わりに、シリコン酸化膜の単層膜を形成してもよい。
【００５８】
また、以上の説明では、ポリシリコン膜３７を熱酸化してシリコン酸化膜３８とした後、そのシリコン酸化膜３８を除去する場合について説明したが、アンモニア及び過酸化水素水を用いたウェットエッチング法によって、あるいはＣＦ4プラズマを用いたドライエッチング法によって、ポリシリコン膜３７を直接除去してもよい。
【００５９】
このように本実施の形態６に係る半導体装置の製造方法によれば、ＳＯＩ層４の内部に混入している重金属不純物をポリシリコン膜３７内にゲッタリングした後、ポリシリコン膜３７を除去するため、ＳＯＩ層４の内部に混入している重金属不純物をウェハの外部に排出することができる。従って、その後形成されるＭＯＳトランジスタのゲート絶縁膜内に重金属不純物が取り込まれることを防止することができる。
【００６０】
また、ポリシリコン膜３７は、ＳＯＩ層４の主面上のうち、後にドレイン領域８及びソース領域９の形成が予定されている領域の上方のみに接して形成され、後にゲート絶縁膜６の形成が予定されている領域の上方には形成されない。従って、ポリシリコン膜３７の除去工程においてＳＯＩ層４の主面がダメージを受ける場合であっても、後にゲート絶縁膜６の形成が予定されている部分のＳＯＩ層４の主面がダメージを受けることはないため、ゲート絶縁膜６の耐圧や信頼性が低下するという事態を回避することができる。
【００６１】
実施の形態７．
図１６〜１８は、本発明の実施の形態７に係る半導体装置の製造方法を工程順に示す断面図である。まず、周知の方法によってＳＯＩ基板１の素子分離領域に素子分離絶縁膜１１を形成した後、周知の方法によって、ＳＯＩ基板１の素子形成領域におけるＳＯＩ層４の主面上に、ゲート絶縁膜６及びゲート電極７を選択的に形成する（図１６）。
【００６２】
次に、ＭＯＳトランジスタの動作しきい値電圧を調整するためのチャネルドープを行う。例えば、加速電圧が２０ｋｅＶ、濃度が５×１０12（／ｃｍ2）の条件下で、ゲート電極７越しにＳＯＩ層４内にイオン（ＮＭＯＳトランジスタの製造においてはボロンイオン）３９を注入する（図１７）。あるいは、ＳＯＩ層４の主面の法線方向に対して６０度程度の斜め方向から、加速電圧が５０ｋｅＶ、濃度が１×１０13（／ｃｍ2）の条件下で、ＳＯＩ層４内にイオン４０を注入する（図１８）。その後、イオン注入法及び熱拡散法によって、ＳＯＩ層４内にドレイン領域８及びソース領域９を形成する。
【００６３】
このように本実施の形態７に係る半導体装置の製造方法によれば、ゲート絶縁膜６の形成工程よりも後の工程においてチャネルドープを行う。従って、チャネルドープによってＳＯＩ層４の内部に重金属不純物が混入した場合であっても、その重金属不純物がゲート絶縁膜６の形成工程においてゲート絶縁膜６内に取り込まれることを防止することができる。また、チャネルドープを行う時点ではゲート絶縁膜６は既に形成されているため、チャネルドープによってＳＯＩ層４の内部に結晶欠陥が発生した場合であっても、その結晶欠陥が重金属不純物を取り込んでゲート絶縁膜６の耐圧や信頼性を低下させるという問題を回避することができる。
【００６４】
【発明の効果】
この発明のうち請求項１に係るものによれば、多結晶半導体領域及びコンタクトホール内を充填する多結晶半導体がそれぞれゲッタリングサイトとしての機能を有するため、半導体装置の製造工程中に半導体層の内部に重金属不純物が混入した場合であっても、その重金属不純物をゲッタリングにより除去することができる。また、ゲート絶縁膜に接触しないように多結晶半導体領域を形成したため、多結晶半導体領域がゲート絶縁膜の電気的特性に影響を及ぼすことはなく、ゲート絶縁膜の耐圧や信頼性が低下することを防止することができる。
【００６５】
また、この発明のうち請求項２に係るものによれば、多結晶半導体領域がゲッタリングサイトとしての機能を有するため、半導体装置の製造工程中に半導体層の内部に重金属不純物が混入した場合であっても、その重金属不純物をゲッタリングにより除去することができる。また、ゲート絶縁膜に接触しないように多結晶半導体領域を形成したため、多結晶半導体領域がゲート絶縁膜の電気的特性に影響を及ぼすことはなく、ゲート絶縁膜の耐圧や信頼性が低下することを防止することができる。
【００６６】
また、この発明のうち請求項３に係るものによれば、多結晶半導体領域の有するゲッタリング能力に、コンタクトホール内を充填する多結晶半導体の有するゲッタリング能力を付加することができるため、装置全体としてのゲッタリング能力をさらに高めることができる。
【００６７】
また、この発明のうち請求項４に係るものによれば、素子分離絶縁膜と多結晶半導体領域とが接触することによって素子分離絶縁膜の分離特性が低下するという弊害を防止することができる。
【００６８】
また、この発明のうち請求項５に係るものによれば、第１の多結晶半導体領域がゲッタリングサイトとしての機能を有するため、半導体装置の製造工程中に半導体層の内部に重金属不純物が混入した場合であっても、その重金属不純物を半導体層から第１の多結晶半導体領域を介して半導体基板に引き抜くことができ、これにより、半導体層内から重金属不純物を除去することができる。
【００６９】
また、この発明のうち請求項６に係るものによれば、第１の多結晶半導体領域の有するゲッタリング能力に、第２の多結晶半導体領域の有するゲッタリング能力を付加することができるため、装置全体のゲッタリング能力をさらに高めることができる。
【００７０】
また、この発明のうち請求項７に係るものによれば、第１の多結晶半導体領域の有するゲッタリング能力に、多結晶半導体層の有するゲッタリング能力を付加することができるため、装置全体のゲッタリング能力をさらに高めることができる。
【００７１】
また、この発明のうち請求項８に係るものによれば、結晶欠陥領域がゲッタリングサイトとしての機能を有するため、半導体装置の製造工程中に半導体層の内部に重金属不純物が混入した場合であっても、その重金属不純物をゲッタリングにより除去することができる。
【００７３】
また、この発明のうち請求項１２に係るものによれば、半導体層の内部に混入している不純物を多結晶半導体層内にゲッタリングした後、多結晶半導体層を除去するため、半導体層の内部に混入している不純物を半導体装置の外部に排出することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の構造を示す断面図である。
【図２】 本発明の実施の形態２に係る半導体装置の構造を示す断面図である。
【図３】 本発明の実施の形態２の変形例に係る半導体装置の構造を示す断面図である。
【図４】 本発明の実施の形態３に係る半導体装置の構造を示す断面図である。
【図５】 本発明の実施の形態３の変形例に係る半導体装置の構造を示す断面図である。
【図６】 本発明の実施の形態３のさらなる変形例に係る半導体装置の構造を示す断面図である。
【図７】 本発明の実施の形態４に係る半導体装置の構造を示す断面図である。
【図８】 本発明の実施の形態４に係る半導体装置の他の構造を示す断面図である。
【図９】 本発明の実施の形態５に係る半導体装置の製造方法を工程順に示す断面図である。
【図１０】 本発明の実施の形態５に係る半導体装置の製造方法を工程順に示す断面図である。
【図１１】 本発明の実施の形態５に係る半導体装置の製造方法を工程順に示す断面図である。
【図１２】 本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。
【図１３】 本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。
【図１４】 本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。
【図１５】 本発明の実施の形態６に係る半導体装置の製造方法を工程順に示す断面図である。
【図１６】 本発明の実施の形態７に係る半導体装置の製造方法を工程順に示す断面図である。
【図１７】 本発明の実施の形態７に係る半導体装置の製造方法を工程順に示す断面図である。
【図１８】 本発明の実施の形態７に係る半導体装置の製造方法を工程順に示す断面図である。
【図１９】 従来の半導体装置の構造を示す断面図である。
【符号の説明】
１ ＳＯＩ基板、２ シリコン基板、３ 埋め込み酸化膜、４ ＳＯＩ層、５チャネル形成領域、６ ゲート絶縁膜、７ ゲート電極、８ ドレイン領域、９ ソース領域、１０ ＭＯＳトランジスタ、１１ 素子分離絶縁膜、１２ 層間絶縁膜、１３，１５ コンタクトホール、１７〜２０，２３，２４ ポリシリコン領域、２５，３２ ポリシリコン層、２６ 部分トレンチ型素子分離絶縁膜、２７ 結晶欠陥領域、３７ ポリシリコン膜、３９，４０ イオン、５０〜５５ 半導体装置。

Claims (12)

  1. 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
    前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
    前記トランジスタ上に形成された層間絶縁膜と、
    前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面内において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と、
    前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールと
    を備える半導体装置。
  2. 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
    前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
    前記ソース・ドレイン領域が形成されている部分の前記半導体層の前記主面上において、前記ゲート絶縁膜に接触しないように選択的に形成された多結晶半導体領域と
    を備える半導体装置。
  3. 前記トランジスタ上に形成された層間絶縁膜と、
    前記層間絶縁膜の上面と前記多結晶半導体領域の上面との間で前記層間絶縁膜内を貫通して形成され、内部が多結晶半導体で充填されたコンタクトホールと
    をさらに備える、請求項２に記載の半導体装置。
  4. 前記ＳＯＩ基板の素子分離領域において前記半導体層の前記主面内に形成された素子分離絶縁膜をさらに備え、
    前記多結晶半導体領域は、前記素子分離絶縁膜にも接触しないように形成されていることを特徴とする、請求項１〜３のいずれか一つに記載の半導体装置。
  5. 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
    前記ＳＯＩ基板の素子形成領域に形成され、前記半導体層の主面内に選択的に形成されたチャネル形成領域、前記チャネル形成領域上に形成されたゲート絶縁膜、前記ゲート絶縁膜上に形成されたゲート電極、及び前記チャネル形成領域に隣接して前記半導体層の前記主面内に形成されたソース・ドレイン領域を有するトランジスタと、
    前記ソース・ドレイン領域の下方の前記絶縁層の上面と前記絶縁層の底面との間で前記絶縁層内を選択的に貫通して形成された第１の多結晶半導体領域と
    を備える半導体装置。
  6. 前記ソース・ドレイン領域内に選択的に形成され、前記第１の多結晶半導体領域に繋がる第２の多結晶半導体領域をさらに備える、請求項５に記載の半導体装置。
  7. 前記半導体基板と前記絶縁層との間に形成され、前記第１の多結晶半導体領域に繋がる多結晶半導体層をさらに備える、請求項５又は６に記載の半導体装置。
  8. 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
    前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、
    前記ＳＯＩ基板の前記素子分離領域において、前記素子分離絶縁膜が形成されていない部分の前記半導体層内に局所的に形成された結晶欠陥領域と
    を備える半導体装置。
  9. 前記ＳＯＩ基板の前記素子分離領域において、前記半導体層の前記主面に選択的に形成されたボディー領域をさらに備え、前記結晶欠陥領域は前記ボディ領域に局所的に形成される、
    請求項８記載の半導体装置。
  10. 半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板と、
    前記ＳＯＩ基板の素子分離領域において、前記絶縁層に達しないように前記半導体層の主面内に形成されたトレンチ型素子分離絶縁膜と、
    前記素子分離絶縁膜の底面と前記絶縁層の上面との間における前記半導体層に局所的に形成される結晶欠陥領域と
    を備える半導体装置。
  11. 前記結晶欠陥領域はイオン注入による照射損傷領域である、
    請求項８又は１０に記載の半導体装置。
  12. （ａ）半導体基板、絶縁層、及び半導体層がこの順に積層された積層構造を有するＳＯＩ基板の前記半導体層の主面上に、ゲート絶縁膜の形成予定領域を避けて多結晶半導体層を形成する工程と、
    （ｂ）前記工程（ａ）よりも後に実行され、熱処理を行うことにより、前記半導体層の内部に混入している不純物を前記多結晶半導体層内にゲッタリングする工程と、
    （ｃ）前記工程（ｂ）よりも後に実行され、前記多結晶半導体層を除去する工程と
    を備える、半導体装置の製造方法。
JP19736099A 1999-07-12 1999-07-12 半導体装置及び半導体装置の製造方法 Expired - Lifetime JP4437570B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP19736099A JP4437570B2 (ja) 1999-07-12 1999-07-12 半導体装置及び半導体装置の製造方法
US09/476,780 US6271541B2 (en) 1999-07-12 1999-12-30 Semiconductor device with high gettering capability to impurity present in semiconductor layer of SOI substrate
TW089109114A TW471071B (en) 1999-07-12 2000-05-12 Semiconductor device
DE10025216A DE10025216A1 (de) 1999-07-12 2000-05-22 Halbleitereinrichtung
KR1020000027628A KR100336596B1 (ko) 1999-07-12 2000-05-23 반도체 장치
US09/679,884 US6399460B1 (en) 1999-07-12 2000-10-05 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19736099A JP4437570B2 (ja) 1999-07-12 1999-07-12 半導体装置及び半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001024200A JP2001024200A (ja) 2001-01-26
JP2001024200A5 JP2001024200A5 (ja) 2006-08-24
JP4437570B2 true JP4437570B2 (ja) 2010-03-24

Family

ID=16373205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19736099A Expired - Lifetime JP4437570B2 (ja) 1999-07-12 1999-07-12 半導体装置及び半導体装置の製造方法

Country Status (5)

Country Link
US (2) US6271541B2 (ja)
JP (1) JP4437570B2 (ja)
KR (1) KR100336596B1 (ja)
DE (1) DE10025216A1 (ja)
TW (1) TW471071B (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001196566A (ja) * 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
JP4785258B2 (ja) * 2000-03-10 2011-10-05 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US6495401B1 (en) * 2000-10-12 2002-12-17 Sharp Laboratories Of America, Inc. Method of forming an ultra-thin SOI MOS transistor
JP2002246600A (ja) * 2001-02-13 2002-08-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
US6958264B1 (en) * 2001-04-03 2005-10-25 Advanced Micro Devices, Inc. Scribe lane for gettering of contaminants on SOI wafers and gettering method
US6521949B2 (en) * 2001-05-03 2003-02-18 International Business Machines Corporation SOI transistor with polysilicon seed
JP2003174035A (ja) * 2001-12-04 2003-06-20 Toshiba Corp 半導体装置とその製造方法
WO2004068574A1 (de) * 2003-01-30 2004-08-12 X-Fab Semiconductor Foundries Ag Soi kontaktstruktur(en) und zugehöriges herstellungsverfahren
JP2005129559A (ja) * 2003-10-21 2005-05-19 Oki Electric Ind Co Ltd 半導体ウェーハの不純物除去方法及び半導体装置
JP2007258326A (ja) * 2006-03-22 2007-10-04 Matsushita Electric Ind Co Ltd 発光素子
JP4479729B2 (ja) 2007-01-11 2010-06-09 ソニー株式会社 固体撮像装置、電子モジュール及び電子機器
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) * 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101030027B1 (ko) * 2008-12-18 2011-04-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101733196B1 (ko) * 2010-09-03 2017-05-25 삼성디스플레이 주식회사 박막 트랜지스터, 이의 제조 방법, 및 이를 구비한 표시 장치
US8664746B2 (en) * 2011-09-20 2014-03-04 Stmicroelectronics Pte. Ltd. Gettering method for dielectrically isolated devices
WO2015151337A1 (ja) * 2014-03-31 2015-10-08 株式会社 東芝 薄膜トランジスタ、半導体装置及び薄膜トランジスタの製造方法
JP2017183403A (ja) * 2016-03-29 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN113948579B (zh) * 2020-07-17 2023-06-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法和显示装置
CN111952186B (zh) * 2020-08-21 2024-07-19 中国科学院上海微系统与信息技术研究所 基于空腔包围结构的场效应晶体管及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5172203A (en) * 1983-12-23 1992-12-15 Sony Corporation Semiconductor device with polycrystalline silicon active region and method of fabrication thereof
US5441899A (en) * 1992-02-18 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing substrate having semiconductor on insulator
JP2935446B2 (ja) * 1992-02-28 1999-08-16 カシオ計算機株式会社 半導体装置
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
JP3070501B2 (ja) 1997-01-20 2000-07-31 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
US6271541B2 (en) 2001-08-07
US6399460B1 (en) 2002-06-04
KR20010014961A (ko) 2001-02-26
US20010002704A1 (en) 2001-06-07
DE10025216A1 (de) 2001-02-01
TW471071B (en) 2002-01-01
JP2001024200A (ja) 2001-01-26
KR100336596B1 (ko) 2002-05-16

Similar Documents

Publication Publication Date Title
JP4437570B2 (ja) 半導体装置及び半導体装置の製造方法
US7132349B2 (en) Methods of forming integrated circuits structures including epitaxial silicon layers in active regions
KR100227766B1 (ko) 반도체 장치 및 그 제조 방법
KR101057651B1 (ko) 반도체 소자의 제조방법
US6297109B1 (en) Method to form shallow junction transistors while eliminating shorts due to junction spiking
JP4138806B2 (ja) バイポーラトランジスタの形成方法
KR19980080648A (ko) 반도체 장치 및 그 제조 방법
US7413954B2 (en) Insulated gate semiconductor device and manufacturing method of the same
JP3744694B2 (ja) トランジスターの特性を改善するための半導体装置製造方法
JP2010103242A (ja) 半導体装置の製造方法および半導体装置
JP2003158180A (ja) トレンチ分離を有する半導体装置およびその製造方法
JPH11145273A (ja) 半導体装置の製造方法
US6734058B2 (en) Method for fabricating a semiconductor device
US20090152670A1 (en) Semiconductor device and method of fabricating the same
JP2000349289A (ja) 半導体装置およびその製造方法
JP2004040007A (ja) 半導体装置の製造方法
JP5220988B2 (ja) 半導体装置
JP2000208606A (ja) 半導体装置及びその製造方法
JP2000031489A (ja) 半導体装置の製造方法
KR101592505B1 (ko) 반도체 메모리 소자 및 이의 제조 방법
KR19990074726A (ko) 반도체소자의 격리막 및 이의 형성방법
JP2004064000A (ja) 半導体装置およびその製造方法
KR100209927B1 (ko) 반도체 소자의 소자 분리막 형성방법
KR100674645B1 (ko) 반도체 소자 제조 방법
KR100577011B1 (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060710

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4437570

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term