KR100989136B1 - 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 - Google Patents

박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 Download PDF

Info

Publication number
KR100989136B1
KR100989136B1 KR1020080033818A KR20080033818A KR100989136B1 KR 100989136 B1 KR100989136 B1 KR 100989136B1 KR 1020080033818 A KR1020080033818 A KR 1020080033818A KR 20080033818 A KR20080033818 A KR 20080033818A KR 100989136 B1 KR100989136 B1 KR 100989136B1
Authority
KR
South Korea
Prior art keywords
region
semiconductor layer
layer
body contact
source
Prior art date
Application number
KR1020080033818A
Other languages
English (en)
Other versions
KR20090108416A (ko
Inventor
박병건
서진욱
양태훈
이길원
이동현
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020080033818A priority Critical patent/KR100989136B1/ko
Priority to JP2008286941A priority patent/JP5126849B2/ja
Priority to US12/405,466 priority patent/US8318523B2/en
Priority to CN200910134258XA priority patent/CN101556968B/zh
Priority to EP09157829.4A priority patent/EP2117048B1/en
Publication of KR20090108416A publication Critical patent/KR20090108416A/ko
Application granted granted Critical
Publication of KR100989136B1 publication Critical patent/KR100989136B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Abstract

본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것으로, 기판; 상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층; 상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막; 상기 게이트 절연막 상에 위치하고, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 실리콘막; 상기 실리콘막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 및 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법과 그를 구비하는 유기전계발광표시장치에 관한 것이다.
에지 효과, 금속 촉매, SGS 결정화법

Description

박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치{TFT, fabricating methode of the TFT, and organic lighting emitting diode display device comprising the same}
본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것으로, 더욱 상세하게는 반도체층의 채널 영역과 연결되는 에지 영역을 노출시키는 게이트 절연막을 형성하고, 상기 노출된 에지 영역을 게이트 전극과 게이트-바디 콘택을 하기 위한 바디콘택영역으로 이용함으로써, 종래의 반도체층에서 바디콘택영역을 별도로 연장형성함이 없이 게이트-바디 콘택 박막트랜지스터를 구현할 수 있는 박막트랜지스터, 그의 제조방법 및 이를 이용하는 유기전계발광표시장치에 관한 것이다.
일반적으로, 다결정 실리콘층은 높은 전계 효과 이동도와 고속 동작 회로에 적용이 가능하며 CMOS 회로 구성이 가능하다는 장점이 있어 박막트랜지스터용 반도체층의 용도로서 많이 사용되고 있다. 이러한 다결정 실리콘층을 이용한 박막트랜 지스터는 주로 능동 행렬 액정 디스플레이 장치(AMLCD)의 스위칭소자와 능동 행렬유기 전계 발광 소자(AMOLED)의 스위칭 소자 및 구동 소자에 사용된다.
상기 능동 행렬 액정 디스플레이 장치나 능동 행렬 유기 전계 발광 소자와 같은 능동 행렬 평판 표시 장치에 사용되는 다결정 실리콘 박막 트랜지스터는 일반적으로 섬형태의 반도체층이 플로팅되어 있는 플로팅 바디 다결정 실리콘 박막트랜지스터(floating body poly-Si TFT)이다. 상기 플로팅 바디 다결정 실리콘 박막트랜지스터는 크기가 축소됨에 따라 드레인 전류의 포화영역이 감소함과 동시에 드레인 전류가 감소하는 문제점이 있다.
그래서 이를 해결하고자 반도체층과 게이트 전극이 연결되는 게이트-바디 콘택 박막트랜지스터(gate-body contact TFT)가 제안되었다. 상기 게이트-바디 콘택 박막트랜지스터 구조에서는 낮은 게이트 전압에서 문턱전압이하 기울기(subthreshold slope)값이 개선되며, 낮은 게이트 전압에서 높은 드레인 전류를 얻을 수 있다. 따라서 낮은 게이트 전압에서도 온/오프 특성을 구현할 수 있기 때문에 저소비전력으로 평판표시장치를 구동하는 것이 가능하다는 장점이 있다.
종래에는 게이트-바디 콘택 박막트랜지스터를 구현하기 위해서 바디콘택영역을 구비하지 않는 기존의 반도체층에 게이트 전극과 콘택하기 위한 바디콘택영역을 별도로 연장형성하였다. 그러나 이와 같이 바디콘택영역을 별도로 연장형성하는 경우에는 반도체층 및 바디콘택영역이 차지하는 면적이 넓어져서 소자의 집적화에 적절하지 않은 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 게이트-바디 콘택 박막트랜지스터를 형성함에 있어서, 반도체층의 에지 영역을 바디콘택영역으로 이용하여, 바디콘택영역을 구비하지 않는 종래의 반도체층 영역에 별도의 바디콘택영역을 연장형성하지 않으면서 게이트-바디 콘택 구조를 구현함으로써, 종래의 게이트-바디 콘택 박막트랜지스터 구조에 비하여 소자 내에서 차지하는 면적이 감소한 박막트랜지스터, 그의 제조 방법, 및 이를 구비한 유기전계발광표시장치를 제공하는데 목적이 있다.
본 발명은 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치에 관한 것으로, 더욱 상세하게는 기판; 상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층; 상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막; 상기 게이트 절연막 상에 위치하고, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 실리콘막; 상기 실리콘막 상에 위치하는 게이트 전극; 상기 게이트 전극 상에 위치하는 층간 절연막; 및 상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며, 상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 박막트랜지스터 및 그의 제조방법과 그를 구비하는 유기전계발광표시장치를 제공한다.
본 발명은 게이트-바디 콘택 박막트랜지스터를 구현함에 있어서, 반도체층의 에지 영역을 바디콘택영역으로 이용하여, 바디콘택영역을 구비하지 않는 종래의 반도체층 영역에 별도의 바디콘택영역을 연장형성하지 않으면서 게이트-바디 콘택 구조를 구현함으로써, 종래의 게이트-바디 콘택 박막트랜지스터 구조에 비하여 소자 내에서 차지하는 면적이 감소한 박막트랜지스터, 그의 제조 방법, 및 이를 구비한 유기전계발광표시장치를 제공할 수 있다.
<실시예 1>
도 1a는 본 발명의 실시 예에 의한 박막트랜지스터의 제조 공정의 평면도이고, 도 1b는 상기 도 1a를 Ⅰ-Ⅰ의 방향으로 자른 단면도이다.
도 1a 및 도 1b를 참조하면, 기판(100)을 제공한다. 상기 기판(100)은 유리 또는 플라스틱 등으로 형성한다.
이어서, 상기 기판(100) 상에 버퍼층(101)을 형성한다. 상기 버퍼층(101)은 하부에 형성된 기판(100)에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화 시 열의 전달 속도를 조절함으로써, 추후의 공정에서 형성될 다결정 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 한다.
이어서, 상기 버퍼층(101) 상에 비정질 실리콘층(도시하지 않음)을 형성한다. 이때, 상기 비정질 실리콘층은 화학적 기상 증착법(Chemical Vapor Deposition) 또는 물리적 기상 증착법(Physical Vapor Deposition)을 이용할 수 있다. 또한, 상기 비정질 실리콘층을 형성할 때, 또는, 형성한 후에 탈수소 처리하여 수소의 농도를 낮추는 공정을 진행할 수 있다.
이어서, 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하여 반도체층(102)을형성한다. 본 발명에서는 MIC (Metal Induced Crystallization) 법, MILC (Metal Induced Lateral Crystallization) 법 또는 SGS(Super Grained Silicon)법 등과 같은 금속 촉매를 이용한 결정화 방법을 이용하여 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하고, 추후 공정에서 형성되는 반도체층의 에지 영역과 인(P) 등이 주입되어 있는 실리콘막을 형성하여 채널 영역에 잔류하는 금속 촉매를 제거한다.
상기 MIC 법은 니켈, 팔라듐, 알루미늄 등의 금속 촉매를 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속 촉매에 의해 비정질 실리콘층이 다결정 실리콘층으로 상 변화가 유도되는 현상을 이용하는 방법이고, 상기MILC 법은 금속 촉매와 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법을 이용하여 비정질 실리콘층을 다결정 실리콘층으로 결정화시키는 방법이다.
또한, 상기 SGS(Super Grain Silicon) 결정화법은 비정질 실리콘층 상에 금속 촉매의 확산 또는 침투를 조절할 수 있도록 실리콘 산화막, 실리콘 질화막의 단 층 또는 이들의 이중 층으로 캡핑층을 형성하고, 상기 캡핑층 상에 금속 촉매층을 형성한 후 열처리하여 상기 비정질 실리콘층을 결정립의 크기가 큰 다결정 실리콘층으로 결정화시키는 방법이다. 상기 열처리 공정에 의해 상기 캡핑층을 통과하여 비정질 실리콘층의 표면에 확산한 금속 촉매들에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화된다. 즉, 금속 촉매층의 금속 촉매들이 비정질 실리콘층의 실리콘과 결합하여 금속 실리사이드를 형성하고, 상기 금속 실리사이드가 결정화의 핵인 시드(seed)로 작용하게 되어 비정질 실리콘층의 결정화를 유도하게 된다.
따라서, 상기 결정화의 핵인 금속 실리사이드의 양을 조절함으로써, 다결정 실리콘층의 결정립 크기를 조절할 수 있다. 또한, 상기 결정립 크기의 조절은 상기 결정화에 기여하는 금속 촉매층에 의해 결정되므로, 상기 캡핑층의 확산 저지 능력을 조절하여 다결정 실리콘층의 결정립 크기를 조절할 수 있다. 이때, 상기 금속 촉매로는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 및 Pt로 이루어진 군에서 선택되는 어느 하나를 사용할 수 있는데, 바람직하게는 니켈(Ni)을 사용한다. 이때, 상기 금속 촉매의 농도는 5×e12 /㎠ 정도로 형성한다. 또한, 상기 열처리 공정은 400 내지 1300℃의 온도 범위에서 수행하고, 로 공정, RTA 공정, UV 공정 또는 레이저 공정 중 어느 하나 이상의 공정을 이용할 수 있다.
이어서, 상기 다결정 실리콘층을 패터닝하여 반도체층(102)을 형성한다. 이때, 상기 반도체층(102)은 MIC 법, MILC 법 또는 SGS 결정화 방법 등 금속 촉매를 이용한 결정화 방법을 이용하여 다결정 실리콘층으로 형성한 것으로, 상기 반도체층(102)에는 금속 촉매가 잔류하게 된다. 또한, 상기 반도체층(102)은 소오스/드레인 영역, 채널 영역 및 에지 영역에 해당하는 바디콘택영역이 형성될 영역을 포함하도록 형성한다.
이어서, 상기 반도체층(102)이 형성된 기판(100) 상에 게이트 절연막(104)을 형성하는데, 상기 게이트 절연막(104)은 실리콘 산화막 또는 실리콘 질화막을 사용하며, 단층 또는 복층으로 적층하여 형성한다.
도 2a 은 본 발명의 실시 예에 의한 박막트랜지스터의 제조공정의 평면도이고, 도 2b는 상기 도 2a를 Ⅱ-Ⅱ의 방향으로 자른 단면도이다.
도 2a 및 도 2b를 참조하면, 상기 게이트 절연막(104)이 형성된 기판(100)에 포토레지스트 패턴을 형성하고, 노광하여 상기 반도체층(102)의 에지 영역(102e)의 일부분인 바디콘택영역(102b) 및 게이트 절연막의 일부가 노출되는 포토레지스트 패턴(105)를 형성한 후, 상기 게이트 절연막(104)의 노출된 부분(104R)을 식각하여 제거한다. 그리고 나서, 포토레지스트 패턴(105)를 제거하면, 상기 반도체층(102)의 바디콘택영역(102b)이 노출된 구조를 형성하게 되는 것이다.
여기서, 노출 시키고자 하는 상기 반도체층(102)의 에지 영역(102e)라고 함은 상기 반도체층(102)의 소오스 영역(도3a의 102s)과 드레인 영역(도 3a의 102d)을 잇는 선과 평행한 방향을 상기 반도체층(102)의 길이 방향이라 하고, 상기 소오스 영역(도3a의 102s)과 상기 드레인 영역(도3a의 102d)을 잇는 선과 수직한 방향을 상기 반도체층(102)의 폭 방향이라고 하면, 상기 반도체층(102)의 길이 방향읠 모서리에서 폭 방향으로 일정 거리까지 떨어진 영역을 말한다. 그리고 본 명세서에서 길이는 반도체층의 소오스 영역과 드레인 영역을 잇는 선과 평행한 방향의 거리를 말하며, 폭이라고 하면 소오스 영역과 드레인 영역을 잇는 선과 수직한 방향양의 거리를 말한다.
상기 에지 영역(102e)의 일방향의 폭(a)은 상기 0 초과 내지 0.1㎛ 일 수 있다. 상기 폭 범위일 경우, 기존의 반도체층의 채널 영역의 면적을 크게 감소시키지 않으면서, 별도로 연장형성된 바디콘택영역 없이도 게이트-바디 콘택 박막트랜지스터 구조를 형성하기에 바람직하다. 또한, 에지영역(102e)에서 채널영역(도3a의 102c)과 접하는 부분(a')이 바디콘택영역(102b)이 될 부분이다.
도 3a 은 본 발명의 실시 예에 의한 박막트랜지스터의 제조공정의 평면도이고, 도 3b는 상기 도 3a를 Ⅲ-Ⅲ의 방향으로 자른 단면도이다.
도 3a 및 도3b를 참조하면, 노출된 바디콘택영역(102b) 상부에 위치하여 상기 바디콘택영역(102b)과 직접접촉하는 실리콘막(106)을 형성한다. 이때 상기 실리콘막(106)은 게이트 금속과 반도체층이 직접 연결되지 않도록　100Å 이상의 두께로 형성하고, 게이트 배선 저항과 에치 특성을 고려하여 500Å 이하로 형성하면 된다.
그리고 나서, 상기 실리콘막(106) 상에 불순물을 도핑한다. 상기 실리콘막(106) 상에 주임되는 불순물은 상기 반도체층(102)의 소오스/드레인 영역(102s,102d)에 주입되는 불순물과는 반대 도전형을 갖는 불순물을 주입한다. 이렇게 함으로써, 상기 실리콘막(106)은 상기 바디콘택영역(102e)과 직접적으로 닿아 있으므로 상기 소오스/드레인 영역과 상기 바디콘택영역(102b)은 PNP형 또는 NPN 형태가 되어서 상기 소오스 또는 드레인 영역으로부터 전류가 흐를때 바디콘택영역을 통하여서는 흐를 수 없게 된다. 상기 불순물로는 P형 또는 N형 불순물을 이용하는데, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택되는 어느 하나를 이용할 수 있고, 상기 N형 불순물로는 인(P), 안티몬(Sb) 및 비소(As)로 이루어진 군에서 선택되는 어느 하나를 이용할 수 있다.
그리고 나서, 상기 실리콘막(106) 상에 게이트 전극(108)을 형성한다. 상기 게이트 전극(108)은 상기 실리콘막(106) 상에 알루미늄(Al) 또는 알루미늄-네오디뮴(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중층으로 게이트 전극용 금속층(도시안됨)을 형성하고, 사진 식각 공정으로 상기 게이트 전극용 금속층을 식각하여 상기 반도체층(102)과 대응되는 일정 부분에 게이트 전극(108)을 형성한다.
이때, 상기 게이트 전극(108)이 상기 반도체층(102)의 대응되는 위치에 형성됨으로써, 추후의 공정에서와 같이 상기 반도체층(102)에는 채널 영역(102c)이 정의되며 및 소오스/드레인 영역(102s, 102d)이 정의되게 된다.
그러므로, 상기 게이트 전극(108)을 마스크로 하여 상기 반도체층(102)의 소스/드레인 영역(102s,102d)이 형성될 영역에 상기 실리콘막(106)에 주입된 불순물과 반대 도전형을 갖는 불순물을 주입하여 소오스/드레인 영역(102s,102d)를 형성한다. 상기 소오스/드레인 영역은 게이트 전극을 마스크로 하여 형성하는 방법 이외에도 상기 소오스/드레인 영역이 되는 영역을 노출시키는 포토레지스트 패턴을 형성한 후 불순물을 주입하는 방법으로도 형성할 수 있다.
그러므로 상기와 같이 불순물이 도핑된 실리콘막(106)을 통하여 상기게이트 전극(108)과 상기 바디콘택영역(102b) 접하여 게이트-바디 콘택 박막트랜지스터를 구현하게 된다. 본 발명에서는 상기 게이트 절연막(104)이 상기 반도체층(102)의 에지 영역(102e)의 일부를 노출하도록 형성하고, 상기 에지 영역(102e) 중에서 상기 채널 영역(102c)과 접하는 영역을 에지 영역(102e)로 형성함으로써, 상기 채널 영역(102c)과 대응 하는 영역에 형성된 상기 게이트 절연막(104)의 폭(b)이 상기 채널 영역(102c) 및 상기 바디콘택영역(102b)의 폭의 합보다 작다.
일반적으로, 반도체층은 기판 전면에 걸쳐 다결정 실리콘층을 형성하고, 상기 다결정 실리콘층 상에 포토레지스터 패턴을 형성한 후, 상기 포토레지스터 패턴을 마스크로 하여 상기 다결정 실리콘층을 식각함으로써 형성되게 되는데, 상기 다결정 실리콘층을 식각할 때 상기 반도체층의 에지 영역 부분은 식각 시 사용되는 식각 용액이나 플라즈마에 의해 손상을 입게 된다.
또한, 상기 에지 영역 부분에 포토레지스트의 잔류 등에 의해 상기 반도체층의 특성이 불균일해 지거나 나빠지게 된다. 이로 인해, 상기 반도체층을 포함하는 박막트랜지스터는 문턱 전압(Threshold Voltage) 또는 S-팩터(factor) 등과 같은 특성이 변화하게 되고, 박막트랜지스터의 특성을 나타내는 I-V 곡선에서 험프(hump) 등이 발생하는 등의 문제점을 일으키게 된다. 상기한 바와 같은 문제점은 상기 손상된 에지 영역 부분이 채널 영역으로 이용되기 때문에 발생하게 되는데, 본 발명에서는 상기 에지 영역 중 채널 영역과 접하는 영역 상부에 상기 소오스/드레인 영역과 반대 도전형을 갖는 불순물을 주입된 실리콘막이 형성되어 전기적으로 연결됨으로써, 상기 에지 영역으로는 전류가 흐를 수 없게 하여 채널 영역으로 이용하지 않음으로써, 상기의 문제를 해결할 수 있다. 또한 본 발명에서는 상기 영역을 게이트 전극과 콘택하기 위한 바디콘택영역으로 이용함으로써, 별도의 바디콘택영역을 연장형성함이 없이도, 기존의 반도체층 영역으로도 게이트-바디 콘택 박막트랜지스터를 형성할 수 있다.
도 4a 은 본 발명의 실시 예에 의한 박막트랜지스터의 제조공정의 평면도이고, 도 4b는 상기 도 4a를 Ⅳ-Ⅳ의 방향으로 자른 단면도이다.
이어서, 도 4a 및 도 4b를 참조하면, 상기 기판(100) 전면에 층간 절연막(110)을 형성한다. 상기 층간 절연막(110)은 실리콘 질화막, 실리콘 산화막 또는 이들의 다중층일 수도 있다.
이어서, 상기 층간 절연막(110) 및 상기 게이트 절연막(104)을 식각하여 상기 반도체층(104)의 소오스/드레인 영역(102s,102d)을 노출시키는 콘택홀(113)을 형성한다. 이어서, 상기 콘택홀(113)을 통하여 상기 소오스/드레인 영역(102s,102d)과 연결되는 소오스/드레인 전극(112a,112b)을 형성한다. 상기 소오스/드레인 전극(112a,112b)은 몰리브덴(Mo), 크롬(Cr), 텅스텐(W), 알루미늄-네오디뮴(Al-Nd), 티타늄(Ti), 몰리브덴텅스텐(MoW) 및 알루미늄(Al)중에서 선택되는 어느 하나로 형성할 수 있다.
<실시예 2>
본 발명의 실시예 2에서는 불순물이 주입된 실리콘막을 이용하여 상기 반도 체층 내의 결정화 유도 금속을 게터링하는 공정을 설명한다. 상기 실시예 1에서 상기 반도체층을 형성하는 다결정 실리콘층이 결정화 유도 금속을 이용하는 MIC법, MILC법, 또는 SGS법(Super Grain Silicon)등을 이용하여 결정화된 경우에 상기 반도체층 내에 잔존하는 결정화 유도 금속을 게터링하기 위함이다.
상기 게터링 공정은 상기 실시예 1에서 상기 실리콘막에 불순물, 특히 N형 불순물이 주입된 후에 열처리 공정을 함으로써, 상기 반도체층, 특히 채널이 형성되는 영역에 잔존하는 결정화 유도 금속을 상기 에지 영역으로 게터링하는 것을 말한다.
본 발명에 따른 실시예들에서는 상기 실리콘막이 반도체층의 에지영역인 바디콘택영역에 접하여 상기 채널 영역과 접하도록 형성되어 있으므로, 상기 도핑된 실리콘막을 이용하여 상기 게터링 공정을 행하는 경우, 상기 채널 영역에 존재하는 결정화 유도 금속이 상기 에지 영역으로 이동하여야 하는 거리가 짧으므로, 게터링 효율이 현저할 수 있다.
상기 열처리 공정은 450℃ 내지 900℃의 온도 범위에서 30초 이상 10 시간 이하의 시간 동안 행한다. 열처리 온도를 450℃ 미만으로 하는 경우에는 반도체층(102)에 잔존하는 결정화 유도 금속이 충분히 제거되기 어렵고, 상기 열처리 온도를 900℃ 초과로 하는 경우에는 고온으로 인해 기판의 변형이 발생할 수 있다. 또한, 열처리 시간을 30초 미만으로 하는 경우에는 반도체층(202)에 잔존하는 결정화 유도 금속이 충분히 제거되기 어렵고, 상기 열처리 시간이 10 시간 초과로 하는 경우에는 장시간의 열처리에 따른 기판의 변형 문제와 박막트랜지스터의 생산 비용 및 수율의 문제가 발생할 수 있다.
<실시예 3>
도 5는 본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 유기전계발광표시장치의 단면도이다.
도 5를 참조하면, 상기 본 발명의 실시예1 또는 2에 따른 도 4a에서 소스-드레인 방향에 수평되게 절단한 박막트랜지스터를 포함하는 상기 기판(100) 전면에 절연막(116)을 형성한다. 상기 절연막(114)은 무기막인 실리콘 산화막, 실리콘 질화막 또는 실리게이트 온 글래스 중에서 선택되는 어느 하나 또는 유기막인 폴리이마이드(polyimide), 벤조사이클로부틴계 수지(benzocyclobutene series resin) 또는 아크릴레이트(acrylate) 중에서 선택되는 어느 하나로 형성할 수 있다. 또한 상기 무기막과 상기 유기막의 적층구조로 형성될 수도 있다.
상기 절연막(114)을 식각하여 상기 소오스 또는 드레인 전극(114,115)을 노출시키는 비아홀(115)을 형성한다. 상기 비아홀(117)을 통하여 상기 소오스 또는 드레인 전극(112a,112b) 중 어느 하나와 연결되는 제 1 전극(116)을 형성한다. 상기 제 1 전극(116)은 애노드 또는 캐소드로 형성할 수 있다. 상기 제 1 전극(116)이 애노드인 경우, 상기 애노드는 ITO, IZO 또는 ITZO 중에서 어느 하나로 이루어진 투명 도전막으로 형성할 수 있으며, 캐소드인 경우 상기 캐소드는 Mg, Ca, Al, Ag, Ba 또는 이들의 합금을 사용하여 형성할 수 있다.
이어서, 상기 제 1 전극(116) 상에 상기 제 1 전극(116)의 표면 일부를 노출시키는 개구부를 갖는 화소정의막(118)을 형성하고, 상기 노출된 제 1 전극(116) 상에 발광층을 포함하는 유기막층(120)을 형성한다. 상기 유기막층(120)에는 정공주입층, 정공수송층, 정공억제층, 전자억제층, 전자주입층 및 전자수송층으로 이루어진 군에서 선택되는 하나 또는 복수의 층을 더욱 포함할 수 있다. 이어서, 상기 유기막층(120) 상에 제 2 전극(122)을 형성한다. 이로써 본 발명의 일 실시예에 따른 유기전계발광표시장치를 완성한다.
도 1a 내지 도 4b는 본 발명의 제 1 실시예에 따른 박막트랜지스터의 제조 공정의 평면도 및 단면도이다. 도 1a, 도 2a, 도 3a 및 도 4a는 평면도이며, 도 1b, 도 2b, 도 3b 및 도 4b는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 박막트랜지스터를 포함하는 유기전계발광표시장치의 단면도이다.

Claims (21)

  1. 기판;
    상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층;
    상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막;
    상기 게이트 절연막 상에 위치하고, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 실리콘막;
    상기 실리콘막 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 층간 절연막; 및
    상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 포함하며,
    상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 바디콘택영역은 상기 채널영역과 연결된 것을 특징으로 하는 박막트랜지스터.
  3. 제 2 항에 있어서,
    상기 소오스/드레인 영역에 포함된 불순물이 N형 불순물인 경우 상기 실리콘막은 P형 불순물을 포함하고, 상기 소오스/드레인 영역에 포함된 불순물이 P형 불순물인 경우 상기 실리콘막은 N형 불순물을 포함하는 것을 특징으로 하는 박막트랜지스터.
  4. 제 2 항에 있어서,
    상기 채널 영역과 대응하는 영역에 형성된 상기 게이트 절연막의 폭은 상기 채널 영역의 폭 및 상기 바디콘택영역의 폭의 합보다 작은 것을 특징으로 하는 박막트랜지스터.
  5. 제 2 항에 있어서,
    상기 바디콘택영역의 일방향의 폭은 0 초과 내지 0.1 ㎛ 인 것을 특징으로 하는 박막트랜지스터.
  6. 제 3 항에 있어서,
    상기 실리콘막은 N형 불순물을 포함하며, 상기 반도체층은 결정화 유도 금속 을 이용하여 결정화된 다결정 실리콘층으로 형성된 것을 특징으로 하는 박막트랜지스터.
  7. 제 2 항에 있어서,
    상기 게이트 절연막에 의해 노출된 상기 반도체층의 바디콘택영역은 상기 반도체 층의 에지 영역인 것을 특징으로 하는 박막트랜지스터.
  8. 제 7 항에 있어서,
    상기 바디콘택영역은 상기 채널영역과 길이가 같은 것을 특징으로 하는 박막트랜지스터.
  9. 제 3 항에 있어서,
    상기 실리콘막의 길이는 상기 채널 영역의 길이와 같거나 큰 것을 특징으로 하는 박막트랜지스터.
  10. 기판을 제공하고,
    상기 기판 상에 위치하는 반도체층을 형성하고,
    상기 반도체층 상에 상기 반도체층의 에지 영역의 일부를 노출시키는 게이트 절연막을 형성하고,
    상기 게이트 절연막 상에 상기 게이트 절연막에 의해 노출된 상기 반도체층의 에지 영역과 접하도록 실리콘막을 형성하고,
    상기 실리콘막에 불순물을 주입하고,
    상기 실리콘막 상에 상기 반도체층에 대응되는 게이트 전극을 형성하고,
    상기 게이트 전극 상에 층간 절연막을 형성하고,
    상기 층간 절연막 상에 상기 반도체층의 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  11. 제 10 항에 있어서,
    상기 게이트 절연막에 의해 노출된 상기 반도체층의 에지 영역은 상기 반도체층의 채널 영역과 연결된 에지 영역을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  12. 제 11 항에 있어서,
    상기 게이트 절연막에 의해 노출되는 상기 반도체층의 채널 영역과 연결된 에지 영역의 일방향의 폭이 0 초과 내지 0.1㎛ 이 되도록 상기 게이트 절연막을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  13. 제 11 항에 있어서,
    상기 반도체층의 소스/드레인 영역에 포함된 불순물이 N형 불순물인 경우 상기 실리콘막에는 P형 불순물을 주입하는 공정을 더 포함하고, 상기 소스/드레인 영역에 포함된 불순물이 P형 불순물인 경우 상기 실리콘막에는 N형 불순물을 주입하는 공정을 더 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  14. 제 10 항에 있어서,
    상기 반도체층을 결정화 유도 금속을 이용하여 결정화된 다결정 실리콘층으로 형성하고,
    상기 게이트 절연막을 마스크로 하여 상기 게이트 절연막에 의해 노출된 상기 반도체층의 에지 영역에 N형 불순물을 주입하고,
    상기 기판을 열처리하여 상기 반도체층 내에 잔존하는 상기 결정화 유도 금속을 상기 N형 불순물이 주입된 영역으로 게터링하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  15. 제 14 항에 있어서,
    상기 열처리는 450℃ 내지 900℃ 의 온도에서 30초 내지 10 시간 동안 진행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
  16. 기판;
    상기 기판 상에 위치하며, 채널 영역, 소오스/드레인 영역 및 바디콘택영역을 포함하는 반도체층;
    상기 반도체층 상에 위치하며, 상기 바디콘택영역을 노출시키는 게이트 절연막;
    상기 게이트 절연막 상에 위치하고, 상기 게이트 절연막에 의해 노출된 상기 바디콘택영역과 접하는 실리콘막;
    상기 실리콘막 상에 위치하는 게이트 전극;
    상기 게이트 전극 상에 위치하는 층간 절연막; 및
    상기 층간 절연막 상에 위치하며, 상기 소오스/드레인 영역과 전기적으로 연결되는 소오스/드레인 전극;
    상기 소오스/드레인 전극과 전기적으로 연결된 제 1 전극;
    상기 제 1 전극 상에 위치하며, 발광층을 포함하는 유기막층; 및
    상기 유기막층 상에 위치하는 제 2 전극을 포함하며,
    상기 바디콘택영역은 상기 반도체층의 에지 영역 내에 형성된 것을 특징으로 하는 유기전계발광표시장치.
  17. 제 16 항에 있어서,
    상기 바디콘택영역은 상기 채널 영역과 연결된 것을 특징으로 하는 유기전계발광표시장치.
  18. 제 16 항에 있어서,
    상기 소오스/드레인 영역에 포함된 불순물이 N형 불순물인 경우 상기 실리콘막은 P형 불순물을 포함하고, 상기 소오스/드레인 영역에 포함된 불순물이 P형 불순물인 경우 상기 실리콘막은 N형 불순물을 포함하는 것을 특징으로 하는 유기전계발광표시장치.
  19. 제 17 항에 있어서,
    상기 채널 영역과 대응하는 영역에 형성된 상기 게이트 절연막의 폭은 상기 채널 영역의 폭 및 상기 바디콘택영역의 폭의 합보다 작은 것을 특징으로 하는 유기전계발광표시장치.
  20. 제 17 항에 있어서,
    상기 바디콘택영역의 일방향의 폭은 0 초과 내지 0.1 ㎛ 인 것을 특징으로 하는 유기전계발광표시장치.
  21. 제 18 항에 있어서,
    상기 실리콘막은 N형 불순물을 포함하며, 상기 반도체층은 결정화 유도 금속을 이용하여 결정화된 다결정 실리콘층으로 형성된 것을 특징으로 하는 유기전계발광표시장치.
KR1020080033818A 2008-04-11 2008-04-11 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 KR100989136B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020080033818A KR100989136B1 (ko) 2008-04-11 2008-04-11 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
JP2008286941A JP5126849B2 (ja) 2008-04-11 2008-11-07 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
US12/405,466 US8318523B2 (en) 2008-04-11 2009-03-17 Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
CN200910134258XA CN101556968B (zh) 2008-04-11 2009-04-10 薄膜晶体管和其制造方法以及有机发光二极管显示装置
EP09157829.4A EP2117048B1 (en) 2008-04-11 2009-04-14 Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080033818A KR100989136B1 (ko) 2008-04-11 2008-04-11 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
KR20090108416A KR20090108416A (ko) 2009-10-15
KR100989136B1 true KR100989136B1 (ko) 2010-10-20

Family

ID=40942811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080033818A KR100989136B1 (ko) 2008-04-11 2008-04-11 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Country Status (5)

Country Link
US (1) US8318523B2 (ko)
EP (1) EP2117048B1 (ko)
JP (1) JP5126849B2 (ko)
KR (1) KR100989136B1 (ko)
CN (1) CN101556968B (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101084242B1 (ko) * 2010-01-14 2011-11-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
KR101050467B1 (ko) * 2010-04-14 2011-07-20 삼성모바일디스플레이주식회사 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
KR20150010065A (ko) * 2013-07-18 2015-01-28 삼성디스플레이 주식회사 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
KR20170080996A (ko) * 2015-12-31 2017-07-11 삼성디스플레이 주식회사 표시 장치용 박막 트랜지스터 및 이를 포함하는 유기 발광 표시 장치
CN110060998B (zh) * 2019-04-29 2022-05-17 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN111244110B (zh) * 2020-01-19 2023-04-18 深圳市华星光电半导体显示技术有限公司 一种显示面板以及电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
KR20070024016A (ko) * 2005-08-25 2007-03-02 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR20080082827A (ko) * 2007-03-09 2008-09-12 삼성에스디아이 주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치

Family Cites Families (96)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3465209A (en) 1966-07-07 1969-09-02 Rca Corp Semiconductor devices and methods of manufacture thereof
JPS62104173A (ja) * 1985-10-31 1987-05-14 Fujitsu Ltd 半導体装置
JP3122177B2 (ja) 1991-08-09 2001-01-09 旭硝子株式会社 薄膜トランジスタとその製造方法
JPH06151859A (ja) * 1992-09-15 1994-05-31 Canon Inc 半導体装置
TW232751B (en) 1992-10-09 1994-10-21 Semiconductor Energy Res Co Ltd Semiconductor device and method for forming the same
JP2762215B2 (ja) 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JPH07176753A (ja) 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 薄膜半導体装置およびその作製方法
JP3403807B2 (ja) 1994-06-02 2003-05-06 松下電器産業株式会社 薄膜トランジスタおよび液晶表示装置
JP2738315B2 (ja) 1994-11-22 1998-04-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JPH08255907A (ja) 1995-01-18 1996-10-01 Canon Inc 絶縁ゲート型トランジスタ及びその製造方法
US5771110A (en) 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3744980B2 (ja) 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
TW374196B (en) 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JPH1012882A (ja) 1996-06-20 1998-01-16 Toshiba Corp 薄膜トランジスタ及びその製造方法
US6746905B1 (en) 1996-06-20 2004-06-08 Kabushiki Kaisha Toshiba Thin film transistor and manufacturing process therefor
TW324862B (en) 1996-07-03 1998-01-11 Hitachi Ltd Liquid display apparatus
JPH10150204A (ja) 1996-09-19 1998-06-02 Toshiba Corp 半導体装置およびその製造方法
JPH10135475A (ja) 1996-10-31 1998-05-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP3545583B2 (ja) * 1996-12-26 2004-07-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW386238B (en) 1997-01-20 2000-04-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP3942683B2 (ja) 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11111992A (ja) 1997-09-30 1999-04-23 Toshiba Corp 薄膜トランジスタ、相補型薄膜トランジスタ、および薄膜トランジスタの製造方法
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11261075A (ja) 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR19990075412A (ko) 1998-03-20 1999-10-15 윤종용 박막 트랜지스터 및 그 제조 방법
US6331476B1 (en) 1998-05-26 2001-12-18 Mausushita Electric Industrial Co., Ltd. Thin film transistor and producing method thereof
KR20010052812A (ko) 1998-06-30 2001-06-25 모리시타 요이찌 박막 트랜지스터 및 그 제조방법
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
JP4030193B2 (ja) 1998-07-16 2008-01-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4376331B2 (ja) 1998-08-07 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6380007B1 (en) 1998-12-28 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP4531177B2 (ja) 1998-12-28 2010-08-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100303711B1 (ko) 1999-01-28 2001-09-26 장 진 다결정/비정질 실리콘 이중 활성층을 가지는 박막트랜지스터 및
GB2354882B (en) 1999-03-10 2004-06-02 Matsushita Electric Ind Co Ltd Thin film transistor panel and their manufacturing method
US6680487B1 (en) 1999-05-14 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor comprising a TFT provided on a substrate having an insulating surface and method of fabricating the same
JP4270719B2 (ja) 1999-06-30 2009-06-03 株式会社東芝 半導体装置及びその製造方法
JP4437570B2 (ja) 1999-07-12 2010-03-24 株式会社ルネサステクノロジ 半導体装置及び半導体装置の製造方法
JP2001102169A (ja) 1999-10-01 2001-04-13 Sanyo Electric Co Ltd Ｅｌ表示装置
US20020020840A1 (en) 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
TWI301907B (en) 2000-04-03 2008-10-11 Semiconductor Energy Lab Semiconductor device, liquid crystal display device and manfacturing method thereof
JP2001319878A (ja) 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
JP2002093745A (ja) * 2000-09-12 2002-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
TW546846B (en) 2001-05-30 2003-08-11 Matsushita Electric Ind Co Ltd Thin film transistor and method for manufacturing the same
US6743700B2 (en) 2001-06-01 2004-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device and method of their production
JP2003007719A (ja) * 2001-06-21 2003-01-10 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびそれを用いた表示装置
JP3961240B2 (ja) 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100662493B1 (ko) 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막의 결정화방법 및 이를 이용한 액정표시소자의제조방법
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2003075870A (ja) 2001-09-06 2003-03-12 Toshiba Corp 平面表示装置およびその製造方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP3600229B2 (ja) 2001-10-31 2004-12-15 株式会社半導体エネルギー研究所 電界効果型トランジスタの製造方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US20030155572A1 (en) 2002-02-19 2003-08-21 Min-Koo Han Thin film transistor and method for manufacturing thereof
JP4115153B2 (ja) 2002-04-08 2008-07-09 シャープ株式会社 半導体装置の製造方法
JP4115158B2 (ja) 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP2004022845A (ja) 2002-06-17 2004-01-22 Sharp Corp 薄膜トランジスタおよびその製造方法並びに表示装置
JP4115283B2 (ja) 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100928490B1 (ko) 2003-06-28 2009-11-26 엘지디스플레이 주식회사 액정표시패널 및 그 제조 방법
JP2005057240A (ja) 2003-07-23 2005-03-03 Seiko Epson Corp 薄膜半導体素子、及び薄膜半導体素子の製造方法
KR100515357B1 (ko) 2003-08-14 2005-09-15 삼성에스디아이 주식회사 게이트와 바디가 전기적으로 연결된 박막 트랜지스터와 그제조방법
KR100501706B1 (ko) 2003-10-16 2005-07-18 삼성에스디아이 주식회사 게이트-바디콘택 박막 트랜지스터
US7202143B1 (en) 2003-10-23 2007-04-10 The Board Of Trustees Of The University Of Arkansas Low temperature production of large-grain polycrystalline semiconductors
KR100600853B1 (ko) 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100611224B1 (ko) 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623247B1 (ko) 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR100595456B1 (ko) 2003-12-29 2006-06-30 엘지.필립스 엘시디 주식회사 액정표시소자의 제조방법
JP4437404B2 (ja) * 2004-01-08 2010-03-24 シャープ株式会社 半導体装置とその製造方法
KR100654022B1 (ko) 2004-05-04 2006-12-04 네오폴리((주)) 금속유도측면결정화법을 이용한 박막 트랜지스터 제조방법
KR200357656Y1 (ko) 2004-05-19 2004-07-31 한국해양연구원 오탁방지장치
TW200601566A (en) 2004-06-28 2006-01-01 Adv Lcd Tech Dev Ct Co Ltd Semiconductor apparatus and manufacturing method thereof
KR100656495B1 (ko) 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
US20060040438A1 (en) 2004-08-17 2006-02-23 Jiong-Ping Lu Method for improving the thermal stability of silicide
KR200369779Y1 (ko) 2004-08-18 2004-12-16 서성탁 트랩을 이용한 하수관로의 악취역류차단 및 해충유입 방지장치
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR200373075Y1 (ko) 2004-10-12 2005-01-15 장한규 빨래판
KR200373076Y1 (ko) 2004-10-12 2005-01-15 황금수 톱밥제조기용 칼날고정장치 및 그 칼날
US7575959B2 (en) 2004-11-26 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR200384738Y1 (ko) 2005-03-02 2005-05-17 박현우 주황색의 불꽃을 내는 양초
US8088676B2 (en) 2005-04-28 2012-01-03 The Hong Kong University Of Science And Technology Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
JP5386064B2 (ja) * 2006-02-17 2014-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5670005B2 (ja) 2006-03-06 2015-02-18 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置及びその製造方法
TWI429028B (zh) * 2006-03-31 2014-03-01 Semiconductor Energy Lab 非揮發性半導體記憶體裝置及其製造方法
KR100770268B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101362955B1 (ko) 2006-06-30 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그 제조 방법
JP4481284B2 (ja) 2006-09-20 2010-06-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100846985B1 (ko) 2007-04-06 2008-07-17 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그 제조 방법
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR101383409B1 (ko) * 2007-06-08 2014-04-18 엘지디스플레이 주식회사 표시장치
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003298059A (ja) 2002-03-29 2003-10-17 Advanced Lcd Technologies Development Center Co Ltd 薄膜トランジスタ
JP2006049823A (ja) 2004-06-28 2006-02-16 Advanced Lcd Technologies Development Center Co Ltd 半導体装置及びその製造方法
KR20070024016A (ko) * 2005-08-25 2007-03-02 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR20080082827A (ko) * 2007-03-09 2008-09-12 삼성에스디아이 주식회사 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치

Also Published As

Publication number Publication date
CN101556968B (zh) 2011-12-21
EP2117048A3 (en) 2010-03-31
EP2117048A2 (en) 2009-11-11
JP2009260239A (ja) 2009-11-05
US20090256469A1 (en) 2009-10-15
CN101556968A (zh) 2009-10-14
US8318523B2 (en) 2012-11-27
EP2117048B1 (en) 2017-06-14
KR20090108416A (ko) 2009-10-15
JP5126849B2 (ja) 2013-01-23

Similar Documents

Publication Publication Date Title
KR100989136B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100982310B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5166152B2 (ja) 薄膜トランジスタの製造方法
JP5197211B2 (ja) 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置
EP2226833B1 (en) Method of fabricating a thin film transistor
KR101002666B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100878284B1 (ko) 박막트랜지스터와 그 제조 방법 및 이를 구비한유기전계발광표시장치
KR101049799B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20100078863A (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
US8294158B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
KR101030031B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR101094302B1 (ko) 유기전계발광표시장치 및 그의 제조방법
KR20080086967A (ko) 박막트랜지스터 및 이를 구비한 유기전계발광표시장치
US20110108847A1 (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 9