KR100656495B1 - 박막트랜지스터 및 그 제조 방법 - Google Patents

박막트랜지스터 및 그 제조 방법 Download PDF

Info

Publication number
KR100656495B1
KR100656495B1 KR1020040064046A KR20040064046A KR100656495B1 KR 100656495 B1 KR100656495 B1 KR 100656495B1 KR 1020040064046 A KR1020040064046 A KR 1020040064046A KR 20040064046 A KR20040064046 A KR 20040064046A KR 100656495 B1 KR100656495 B1 KR 100656495B1
Authority
KR
South Korea
Prior art keywords
oxide film
metal catalyst
film
thin film
filtering
Prior art date
Application number
KR1020040064046A
Other languages
English (en)
Other versions
KR20060015195A (ko
Inventor
이근수
박병건
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040064046A priority Critical patent/KR100656495B1/ko
Priority to US11/019,456 priority patent/US7375396B2/en
Priority to JP2004377842A priority patent/JP4115990B2/ja
Priority to CN2004101033776A priority patent/CN1734788B/zh
Publication of KR20060015195A publication Critical patent/KR20060015195A/ko
Application granted granted Critical
Publication of KR100656495B1 publication Critical patent/KR100656495B1/ko
Priority to US11/611,235 priority patent/US7452762B2/en
Priority to JP2008000770A priority patent/JP4355016B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

본 발명은 금속 촉매의 확산이 어려운 산화막과 쉬운 질화막으로 이중 캡핑막을 형성하고, 상기 이중 캡핑막상에 금속 촉매층을 형성한 후, 결정화함으로서, 상기 금속 촉매가 상기 산화막을 쉽게 통과하지 못해, 적은 양의 금속 촉매만이 결정화에 기여함으로서 결정립의 크기가 큰 다결정 실리콘층을 형성하고, 상기 다결정 실리콘층을 이용하여 반도체층을 형성함으로서 특성이 우수한 박막트랜지스터 및 그 제조 방법에 관한 것이다.
본 발명의 박막트랜지스터 및 그 제조 방법은 절연 기판; 및 상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하며, 상기 게이트 절연막은 1 내지 20Å의 두께의 필터링 산화막으로 이루어져 있는 것을 포함하여 이루어진 박막트랜지스터 및 그 제조 방법에 기술적 특징이 있다.
따라서, 본 발명의 박막트랜지스터 및 그 제조 방법은 금속 촉매의 확산이 어려운 필터링 산화막을 이용하여 결정화에 기여하는 금속 촉매의 양을 조절하고, 조절된 금속 촉매에 의해서 다결정 실리콘층의 결정립의 크기를 크게 형성하고, 다결정 실리콘층에 잔류하는 금속 촉매의 양을 최소화하여 특성이 우수한 박막막트랜지스터를 제조할 수 있는 효과가 있다.
실리콘 산화막, 실리콘 질화막, 이중 캡핑, SGS 결정화법

Description

박막트랜지스터 및 그 제조 방법{Thin film transistor and method fabricating thereof}
도 1a 내지 도 1d는 본 발명에 의한 결정화 공정의 단면도.
도 2는 본 발명에 의해 제조된 다결정 실리콘층의 평면 사진.
도 3은 본 발명에 의해 제조된 다결정 실리콘층을 이용하여 박막트랜지스터를 제조하는 공정의 단면도.
<도면의 주요부분에 대한 부호의 설명>
103 : 비정질 실리콘층 104 : 필터링 산화막
105 : 캡핑막 106 : 금속 촉매층
107 : 제1열처리 108 : 제2열처리
본 발명은 박막트랜지스터 및 그 제조 방법에 관한 것으로, 보다 자세하게는 금속 촉매의 확산이 어려운 산화막과 쉬운 질화막으로 이중 캡핑막을 형성하고, 상기 이중 캡핑막상에 금속 촉매층을 형성한 후, 결정화함으로서, 상기 금속 촉매가 상기 산화막을 쉽게 통과하지 못해, 적은 양의 금속 촉매만이 결정화에 기여함으로서 결정립의 크기가 큰 다결정 실리콘층을 형성하고, 상기 다결정 실리콘층을 이용하여 반도체층을 형성함으로서 특성이 우수한 박막트랜지스터 및 그 제조 방법에 관한 것이다.
디스플레이 장치에 사용되는 박막 트랜지스터는 일반적으로 유리, 석영 등의 투명 기판에 비정질(amorphous) 실리콘을 증착시키고, 상기 비정질 실리콘을 탈수소처리한 후, 상기 비정질 실리콘을 결정화하여 반도체층을 형성한다.
이때, 박막 트랜지스터의 소오스, 드레인 및 채널 영역을 구성하는 반도체층은 유리등의 투명 기판 상에 화학 기상 증착(Chemical Vapor Deposition)법을 사용하여 비정질 실리콘층을 증착시켜 형성된다. 그러나 화학 기상 증착법 등의 방법에 의하여 직접 기판에 증착된 실리콘은 수소의 함유가 약 12%인 비정질 실리콘층이 형성됨으로 낮은 전자 이동도(electron mobility)를 가질 뿐만 아니라 이러한 낮은 전자 이동도를 가지는 비정질 실리콘층을 열처리하여 높은 전자 이동도를 가지는 결정질 구조의 실리콘층으로 결정화할 때, 상기 함유된 수소에 의해 실리콘층이 수소의 터짐에 의해 손상을 입게된다. 결정화시 발생하는 수소의 터짐 현상을 방지하기 위해서 탈수소의 공정을 진행하게 되는데 일반적으로 로(Furnace)에서 수십분 내지 수시간 동안 약 400℃이상의 온도에서 열처리하여 탈수소처리를 실행한다. 그리고 이어서, 상기 탈수소화 처리된 비정질 실리콘층을 결정화하기 위한 결정화 공 정을 실시하게 된다.
상기 비정질 실리콘을 폴리 실리콘으로 결정화하는 방법은 고상 결정화법(Solid Phase Crystallization), 엑시머 레이저 결정화법(Excimer Laser Crystallization), 금속 유도 결정화법(Metal Induced Crystallization) 및 금속 유도 측면 결정화법(Metal Induced Lateral Crystallization) 등이 있는데, 고상 결정화법은 비정질 실리콘층을 박막트랜지스터가 사용되는 디스플레이 소자의 기판을 형성하는 물질인 유리의 변형 온도인 약 700℃ 이하의 온도에서 수 시간 내지 수십 시간에 걸쳐 어닐링하는 방법이고, 엑시머 레이저 결정화법은 엑시머 레이저를 실리콘 층에 주사하여 매우 짧은 시간동안 국부적으로 높은 온도로 가열하여 결정화하는 방법이고, 금속 유도 결정화법은 니켈, 팔라듐, 금, 알루미늄 등의 금속을 비정질 실리콘층과 접촉시키거나 주입하여 상기 금속에 의해 비정질 실리콘이 폴리 실리콘을 상변화가 유도되는 현상을 이용하는 방법이고, 금속 유도 측면 결정화법은 금속과 실리콘이 반응하여 생성된 실리사이드가 측면으로 계속하여 전파되면서 순차로 실리콘의 결정화를 유도하는 방법을 이용하여 실리콘층을 결정화시키는 방법이다.
그러나, 상기의 고상 결정화법은 공정 시간이 너무 길뿐만 아니라 고온에서 장시간 열처리함으로서, 기판에 변형이 발생하기 쉽다는 단점이 있고, 엑시머 레이저 결정화법은 고가의 레이저 장치가 필요할 뿐만 아니라, 다결정화된 표면의 돌기(extrusion)이 발생하여 반도체층과 게이트 절연막의 계면 특성이 나쁘다는 단점이 있고, 상기 금속 유도 결정화법 또는 금속 유도 측면 결정화법으로 결정화하는 경 우에는 많은 양의 금속 촉매가 결정화된 다결정 실리콘층에 잔류하여 박막트랜지스터의 반도체층의 누설 전류를 증가시키는 단점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 비정질 실리콘층상에 필터링 산화막 및 캡핑막을 순차적으로 형성하고, 상기 캡핑막상에 금속 촉매층을 형성한 후, 상기 금속 촉매를 캡핑막 및 필터링을 통하여 확산시켜 비정질 실리콘층을 결정화하는 SGS 결정화법에서, 상기 필터링 산화막에서는 상기 금속 촉매의 확산이 용이하지 않는 특성을 이용하여 캡핑막을 확산하여 캡핑막과 필터링 산화막의 계면까지 확산한 금속 촉매 중 미량만이 상기 필터링 산화막을 통과하도록 하여 미량의 금속 촉매가 결정화에 기여하게 하여 결정립의 크기를 크게하고, 잔류하는 금속 촉매가 미량이 되도록하여 특성이 우수한 박막트랜지스터 및 그 제조 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 절연 기판; 및 상기 기판상에 형성된 반도체층, 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하며, 상기 게이트 절연막은 1 내지 20Å의 두께의 필터링 산화막으로 이루어져 있는 것으로 이루어진 박막트랜지스터에 의해 달성된다.
또한, 본 발명의 상기 목적은 절연 기판; 및 상기 기판상에 형성된 반도체 층, 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하며, 상기 게이트 절연막은 필터링 자연 산화막으로 이루어져 있는 것으로 이루어진 박막트랜지스터에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 상기 게이트 절연막은 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층을 더 포함하는 것을 특징으로 하는 박막트랜지스터에 의해서도 달성된다.
또한, 본 발명의 상기 목적은 절연 기판을 준비하는 단계; 상기 기판상에 비정질 실리콘층을 형성하는 단계; 상기 비정질 실리콘층상에 필터링 산화막 및 캡핑막을 형성하는 단계; 상기 캡핑막상에 금속 촉매을 증착하는 단계; 상기 기판을 제1열처리하여 금속 촉매를 상기 캡핑막 및 필터링 산화막을 통해 확산시키는 필터링 산화막과 비정질 실리콘층의 계면으로 이동시키는 단계; 상기 기판을 제2열처리하여 확산된 금속 촉매에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계; 상기 캡핑막을 제거하는 단계; 상기 필터링 산화막 및 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계; 상기 기판상에 게이트 절연막을 형성하는 단계; 및 상기 기판상에 게이트 전극을 형성하고, 층간절연막 및 소오스/드레인 전극을 형성하는 단계로 이루어진 박막트랜지스터 제조 방법에 의해서도 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 1a 내지 도 1d는 본 발명에 의한 결정화 공정의 단면도이다.
먼저, 도 1a는 기판상에 버퍼층, 비정질 실리콘층 및 필터링 산화막을 순차적으로 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 플라스틱 또는 유리와 같은 절연 기판(101)상에 화학적 기상 증착(Chemical Vapor Deposition)법 또는 물리적 기상 증착(Physical Vapor Deposition)법을 이용하여 실리콘 산화막 또는 질화막의 단층 또는 복층으로 버퍼층(Buffer layer)(102)을 형성한다. 이때 상기 버퍼층은 하부 기판에서 발생하는 수분 또는 불순물의 확산을 방지하거나, 결정화시 열의 전달의 속도를 조절함으로서, 반도체층의 결정화가 잘 이루어질 수 있도록 하는 역활을 한다.
이어서, 상기 버퍼층상에 비정질 실리콘층(103)을 형성한다. 이때 상기 비정질 실리콘층은 일반적으로 화학적 기상 증착법에 의해 형성하게 되는데, 화학적 기상 증착법에 의해 형성된 비정질 실리콘층은 수소와 같은 가스를 함유하게 되고, 이러한 가스는 전자 이동도를 감소시키는 등의 문제를 발생시킴으로 탈수소처리를 진행하여 비정질 실리콘층 내에 수소가 잔류하지 않도록 하는 탈수소 공정을 진행한다.
이어서, 상기 비정질 실리콘층상에 필터링 산화막(104)을 형성한다. 이때 상기 필터링 산화막은 금속 촉매의 확산이 용이하지 않은 실리콘 산화막으로 형성한다.
이때, 상기 실리콘 산화막은 화학적 기상 증착법 또는 물리적 기상 증착법으로 증착하거나 UV 산화법, 열산화법, 산소플라즈마 산화법 또는 자연 산화법으로 형성한 열산화막 또는 자연 산화막을 이용하여 형성할 수 있는데, 상기 화학적 기 상 증착법 또는 물리적 기상 증착법은 비정질 실리콘층상에 산화막을 증착하고 공정으로 형성하고, 상기 UV 산화법, 열산화법, 산소플라즈마 산화법 또는 자연 산화법은 비정질 실리콘층의 표면에 UV를 조사하여 열산화막을 형성하거나, 기판을 가열하여 열산화막을 형성하거나, 비정절 실리콘층의 표면에 산소플라즈마를 인가하여 열산화막을 형성하거나, 산소가 포함된 대기 또는 진공 중에 비정질 실리콘층의 기면을 수초 또는 수십분동안 노출시켜, 자연 산화막이 생성되도록 하는 방법들을 이용하여 형성할 수 있다.
이때, 상기 필터링 산화막을 형성하는 바람직한 방법은 산소플라즈마를 이용하여 형성하는 방법인데, 공정 파워는 100 내지 1000W를 사용하고, 공정 시간은 10 내지 1000초, 공정 압력은 70 내지 400Pa인 공정 조건을 갖는 산소플라즈마를 이용하여 열산화막을 형성한다. 또 다른 필터링 산화막을 형성하는 바람직한 방법은 상기 비정질 실리콘층의 표면을 산소를 포함하는 대기나 진공 중에 노출시켜 비정질 실리콘층의 표면에 자연 산화막이 자연스럽게 생성하도록하는 방법이다.
이때, 상기 필터링 산화막의 두께는 1 내지 20Å의 두께로 형성한다. 이때, 상기 필터링 산화막이 최소 두께가 1Å이상이 되어야 하는 이유는 1Å이하의 두께는 필터링 산화막이 거의 존재하지 않는 경우이기 때문이고, 20Å이상의 두께인 경우에는 금속 촉매가 상기 필터링 산화막을 거의 통과하지 못하여 결정화가 어렵기 때문이다.
다음, 도 1b는 상기 필터링 산화막상에 캡핑막 및 금속 촉매층을 형성하는 공정의 단면도이다. 도에서 보는 바와 같이 상기 필터링 산화막상에 캡핑막(105)을 형성한다. 이때, 상기 캡핑막은 금속 촉매가 열처리 공정을 통해 확산할 수 있는 실리콘 질화막으로 형성하는 것이 바람직하고, 실리콘 질화막과 실리콘 산화막의 복층을 사용할 수 있으며, 화학적 기상 증착법 또는 물리적 기상 증착법 등과 같은 방법으로 형성한다. 이때, 상기 캡핑막의 두께는 1 내지 2000Å로 형성한다.
이어서, 상기 캡핑막상에 금속 촉매를 증착하여 금속 촉매층(106)을 형성한다. 이때, 상기 금속 촉매는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 또는 Pt 중 어느 하나 이상을 사용하는데, 바람직하게는 니켈(Ni)을 이용한다.
이때, 일반적으로 금속 유도 결정화법 또는 금속 유도 측면 결정화법에서 금속 촉매의 두께 또는 밀도를 조심스럽게 조절해야 하는데 이는, 결정화 이후, 상기 금속 촉매가 다결정 실리콘층의 표면에 잔류하여 박막트랜지스터의 누설 전류를 증가시키는 등의 문제를 야기하기 때문이다. 그러나, 본 발명에서는 상기 금속 촉매층의 두께 또는 밀도를 정밀하게 제어할 필요없이 두껍게 형성하여도 무방하다. 이는 상기 필터링 산화막에의 확산하는 금속 촉매를 필터링하여 미량의 금속 촉매만이 결정화에 기여하고, 확산하는 대부분의 금속 촉매는 상기 필터링 산화막을 통과하여 결정화에 기여하지 않게 된다.
다음, 도 1c는 상기 기판을 제1열처리하여 금속 촉매를 상기 캡핑막 및 필터링 산화막을 통해 확산시켜 필터링 산화막과 비정질 실리콘층의 계면으로 이동시키는 공정의 단면도이다. 도에서 보는 바와 같이 버퍼층, 비정질 실리콘층, 필터링 산화막, 캡핑막 및 금속 촉매층이 형성된 기판을 제1열처리 공정(107)을 진행하여 금속 촉매층의 금속 촉매 중 일부가 비정질 실리콘층의 표면으로 이동시킨다. 즉, 제1열처리에 의해 캡핑막을 통과하여 확산하는 금속 촉매들(106a, 106b) 중, 캡핑막을 확산하여 이동하는 금속 촉매들 중, 미량의 금속 촉매(106b)들만이 상기 필터링 산화막을 통과하여 비정질 실리콘층의 표면으로 확산하게 되고, 대부분의 금속 촉매(106a)들은 상기 필터링 산화막에 도달하지도 못하거나 필터링 산화막을 통과하지 못하게 된다. 따라서, 상기 필터링 산화막의 확산 저지 능력에 의해 비정질 실리콘층의 표면에 도달하는 금속 촉매의 양이 결정되어지는데, 상기 필터링 산화막의 확산 저지 능력은 필터링 산화막의 두께와 밀접한 관계가 있다. 즉, 필터링 산화막의 두께가 두꺼워질 수록 확산되는 양은 적어지게 되어 결정립의 크기가 커지게 되고, 두께가 얇아질 수록 확산되는 양은 많아지게 되어 결정립의 크기는 작아지게 된다.
이때, 상기 제1열처리 공정은 200 내지 800℃의 온도 범위에서 상기 금속 촉매를 확산시키게 되는데, 상기 제1열처리 공정은 로 공정, RTA 공정, UV 공정 또는 레이져 공정 중 어느 하나 이상의 공정을 이용할 수 있다.
다음, 도 1d는 상기 기판을 제2열처리하여 확산된 금속 촉매에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 공정의 단면도이다. 도에서 보는 바와 같이 제2열처리 공정(108)에 의해 상기 캡핑막 및 필터링 산화막을 통과하여 비정질 실리콘층의 표면에 확산한 금속 촉매(106b)들에 의해 상기 비정질 실리콘층이 결정화되어 다결정 실리콘층(109)을 형성하는 공정이다. 즉, 금속 촉매가 비정질 실리콘층의 실리콘과 결합하여 금속 실리사이드를 형성하고, 상기 금속 실리사이 드가 결정화의 핵으로서 작용하게 되고, 비정질 실리콘층의 결정화를 유도하게 된다.
이때, 본 발명의 결정화법은 상기 비정질 실리콘층상에 캡핑막을 형성하고, 상기 캡핑막상에 금속 촉매층을 형성한 후, 열처리하여 금속 촉매를 확산시키고, 상기 확산된 금속 촉매에 의 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 SGS(Super Grain Silicon) 결정화법을 이용한다.
따라서, 상기 결정화의 핵인 금속 실리사이드로 변화하는 금속 실리사이드의 양을 조절함으로서, 다결정 실리콘의 결정립 크기를 조절할 수 있게 되고, 이러한 결정립 크기의 조절은 상기 결정화에 기여하는 금속 촉매에 의해 결정됨으로서, 상기 필터링 산화막의 확산 저지 능력을 조절하여 다결정 실리콘의 결정립 크기를 조절할 수 있다. 즉, 상기 필터링 산화막의 두께를 조절하여 다결정 실리콘의 결정립 크기를 조절할 수 있다.
정리하면, 상기 필터링 산화막의 두께가 두껍게 형성되면, 즉, 필터링 산화막의 두께가 20Å에 가까워지면, 다결정 실리콘층의 결정립 크기는 커지고, 필터링 산화막의 두께가 얇게 형성되면, 즉, 필터링 산화막의 두께가 1Å에 가까워지면, 다결정 실리콘층의 결정립 크기는 작아지게 된다.
이때, 상기 필터링 산화막의 두께가 20Å이상이 되어 너무 두꺼워지면 금속 촉매가 거의 확산하지 못하게 되어, 결정화가 일어나지 않으며, 1Å이하가 되면 필터링 산화막이 존재하지 않는 것과 같은 현상이 발생함으로 필터링 산화막의 두께는 1 내지 20Å의 두께로 형성하는 것이 바람직하다.
이때, 도 1d에서는 캡핑막과 금속 촉매층을 제거하지 않고, 제2열처리 공정을 진행하였으나, 상기 캡핑막과 금속 촉매층을 제거하고, 제2열처리 공정을 하여도 무방하고, 제1열처리 공정 이후, 금속 촉매층을 제거하고, 제2열처리 공정 이후, 캡핑막을 제어하여도 무방하다. 이때, 상기 제2열처리 공정은 400 내지 1300℃의 온도 범위에서 열처리하고, 로 공정, RTA 공정, UV 공정 또는 레이져 공정 중 어느 하나 이상의 공정을 이용할 수 있다.
도 2는 본 발명에 의해 제조된 다결정 실리콘층의 평면 사진이다. 도에서 보는 다결정 실리콘은 도 1a 내지 도 1d에서 설명한 바와 같은 방법을 이용하여 결정화하여 제조된 다결정 실리콘으로, 금속 촉매층의 두께를 정밀하게 제어하지 않아도 됨으로서 결정화 공정이 쉬어질 뿐만 아니라, 종래의 금속 유도 결정화법 또는 금속 유도 측면 결정화법 보다 다결정 실리콘층에 잔류하는 금속 물질이 더 적어 누설 전류가 적고, 결정립의 크기가 큰 다결정 실리콘을 형성함으로서, 전자 이동도가 큰 특성이 우수한 다결정 실리콘층을 형성할 수 있다.
도 3은 본 발명에 의해 제조된 다결정 실리콘층을 이용하여 박막트랜지스터를 제조하는 공정의 단면도이다. 도에서 보는 바와 같이 도 1a 내지 도 1d에서 설명한 바와 같이 버퍼층(202)이 형성된 절연 기판(201)상에 필터링 산화막을 포함하는 SGS 결정화법으로 결정화된 다결정 실리콘층과 필터링 산화막을 패터닝하여 반도체층(203) 및 필터링 산화막 패턴(204a)을 형성한다. 이때 상기 반도체층은 필터링 산화막에 의해 미량의 금속 촉매만이 반도체층에 잔류하여 다른 결정화법에 비해 우수한 누설 전류 특성을 갖게 된다.
이어서, 상기 필터링 산화막 패턴 및 반도체층이 형성된 기판상에 실리콘 산화막 또는 실리콘 질화막을 단층 또는 복층으로 형성한다. 이때 상기 필터링 산화막(204a)과 상기 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층(204b)이 박막트랜지스터의 게이트 절연막(204)을 형성하게 된다.
이어서, 상기 게이트 절연막상의 소정 영역에 게이트 전극(205)을 형성하고, 하부 구조를 보호하는 층간 절연막(206)을 형성한 후, 상기 층간 절연막, 게이트 절연막의 소정 영역을 식각하여 콘택홀을 형성하고, 상기 콘택홀을 채우는 소오스/드레인 전극(207)을 형성하여 박막트랜지스터를 완성한다.
따라서, 상기 박막트랜지스터는 필터링 산화막에 의해 금속 촉매의 양이 제어되어 금속 유도 결정화법 또는 금속 유도 측면 결정화법에 비해 미량의 금속 촉매가 잔류하고, 다결정 실리콘층의 결정립의 크기가 큰 반도체층을 포함하고, 상기 필터링 산화막의 일부가 게이트 절연막인 박막트랜지스터이다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 박막트랜지스터 및 그 제조 방법은 금속 촉매의 확산이 어려운 필터링 산화막을 이용하여 결정화에 기여하는 금속 촉매의 양을 조절하고, 조절된 금속 촉매에 의해서 다결정 실리콘층의 결정립의 크기를 크게 형성하고, 다결정 실리콘층에 잔류하는 금속 촉매의 양을 최소화하여 특성이 우수한 박막막트랜지스터를 제조할 수 있는 효과가 있다.

Claims (26)

  1. 절연 기판; 및
    상기 기판상에 형성된 SGS 결정화법으로 결정화된 다결정실리콘층으로 이루어진 반도체층, 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하며,
    상기 게이트 절연막은 1 내지 20Å의 두께의 필터링 산화막으로 이루어져 있는 것을 특징으로 하는 박막트랜지스터.
  2. 제 1 항에 있어서,
    상기 게이트 절연막은 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 필터링 산화막은 금속 촉매의 확산을 필터링하여 소정의 양을 확산시킴을 특징으로 하는 박막트랜지스터.
  5. 제 1 항에 있어서,
    상기 필터링 산화막은 화학적 기상 증착법 또는 물리적 기상 증착법으로 증착하거나 UV 산화법, 열산화법, 산소플라즈마 산화법 또는 자연 산화법으로 형성한 산화막임을 특징으로 하는 박막트랜지스터.
  6. 절연 기판; 및
    상기 기판상에 형성된 SGS 결정화법으로 결정화된 다결정실리콘층으로 이루어진 반도체층, 게이트 절연막, 게이트 전극, 층간 절연막 및 소오스/드레인 전극을 포함하며,
    상기 게이트 절연막은 필터링 자연 산화막으로 이루어져 있는 것
    을 특징으로 하는 박막트랜지스터.
  7. 제 6 항에 있어서,
    상기 게이트 절연막은 실리콘 산화막 또는 실리콘 질화막의 단층 또는 복층을 더 포함하는 것을 특징으로 하는 박막트랜지스터.
  8. 삭제
  9. 제 6 항에 있어서,
    상기 필터링 자연 산화막은 금속 촉매의 확산을 필터링하여 소정의 양을 확산시킴을 특징으로 하는 박막트랜지스터.
  10. 제 6 항에 있어서,
    상기 필터링 자연 산화막은 상기 실리콘층의 표면이 대기 또는 진공 상태에 노출됨으로서 자연적으로 발생한 산화막임을 특징으로 하는 박막트랜지스터.
  11. 절연 기판을 준비하는 단계;
    상기 기판상에 비정질 실리콘층을 형성하는 단계;
    상기 비정질 실리콘층상에 필터링 산화막 및 캡핑막을 형성하는 단계;
    상기 캡핑막상에 금속 촉매을 증착하는 단계;
    상기 기판을 제1열처리하여 금속 촉매를 상기 캡핑막 및 필터링 산화막을 통해 확산시키는 필터링 산화막과 비정질 실리콘층의 계면으로 이동시키는 단계;
    상기 기판을 제2열처리하여 확산된 금속 촉매에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
    상기 캡핑막을 제거하는 단계;
    상기 필터링 산화막 및 다결정 실리콘층을 패터닝하여 반도체층을 형성하는 단계;
    상기 기판상에 게이트 절연막을 형성하는 단계; 및
    상기 기판상에 게이트 전극을 형성하고, 층간절연막 및 소오스/드레인 전극을 형성하는 단계
    를 포함하는 것을 특징으로 하는 박막트랜지스터 제조 방법.
  12. 제 11 항에 있어서,
    상기 필터링 산화막은 열산화막 또는 자연 산화막임을 특징으로 하는 박막트랜지스터 제조 방법.
  13. 제 11 항에 있어서,
    상기 필터링 산화막은 1 내지 20Å의 두께로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
  14. 제 11 항에 있어서,
    상기 캡핑막은 1 내지 2000Å의 두께로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
  15. 제 11 항에 있어서,
    상기 캡핑막은 실리콘 질화막으로 형성함을 특징으로 하는 박막트랜지스터 제조방법.
  16. 제 11 항에 있어서,
    상기 게이트 절연막을 형성하는 단계는 상기 필터링 산화막의 패턴이 형성된 기판상에 산화막 또는 질화막으로 이루어진 단층 또는 복층을 형성하는 단계임을 특징으로 하는 박막트랜지스터 제조 방법.
  17. 제 11 항에 있어서,
    상기 제1열처리는 200 내지 800℃의 온도 범위에서 열처리함을 특징으로 하는 박막트랜지스터 제조 방법.
  18. 제 11 항에 있어서,
    상기 제2열처리는 400 내지 1300℃의 온도 범위에서 열처리함을 특징으로 하는 박막트랜지스터 제조 방법.
  19. 제 11 항에 있어서,
    상기 제1열처리 또는 제2열처리는 로 공정, RTA 공정, UV 공정 또는 레이져 공정 중 어느 하나 이상의 공정을 이용함을 특징으로 하는 박막트랜지스터 제조 방법.
  20. 제 11 항에 있어서,
    상기 금속 촉매는 Ni, Pd, Ti, Ag, Au, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd 또는 Pt 중 어느 하나 이상임을 특징으로 하는 박막트랜지스터 제조 방법.
  21. 제 11 항에 있어서,
    상기 기판을 제2열처리하여 확산된 금속 촉매에 의해 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계는 상기 확산된 금속 촉매가 금속 실리사이드를 형성하고, 상기 금속 실리사이드에 의해 상기 비정질 실리콘층이 다결정 실리콘층으로 결정화하는 단계임을 특징으로 하는 박막트랜지스터 제조 방법.
  22. 제 21 항에 있어서,
    상기 결정화하는 단계는 상기 금속 실리사이드가 결정핵으로 이용되고, 상기 금속 실리사이드로 부터 다결정 실리콘이 측면 성장하여 결정화하는 단계임을 특징으로 하는 박막트랜지스터 제조 방법.
  23. 제 11 항에 있어서,
    상기 필터링 산화막은 금속 촉매의 확산을 방해하여 소정의 미량만이 필터링 산화막과 비정질 실리콘층의 계면으로 확산하게 함을 특징으로 하는 박막트랜지스터 제조 방법.
  24. 제 11 항에 있어서,
    상기 필터링 산화막은 산소 플라즈마를 이용하여 100 내지 1000W의 파워, 10 내지 1000초의 시간, 70 내지 400Pa의 압력으로 형성하거나, 산소를 포함하는 대기나 진공 중에 노출시킴으로서 형성함을 특징으로 하는 박막트랜지스터 제조 방법.
  25. 제 11 항에 있어서,
    상기 제1열처리를 하는 단계 또는 제2열처리를 하는 단계 이후, 상기 금속 촉매층 및 캡핑막을 제거하는 공정을 더 포함함을 특징으로 하는 박막트랜지스터 제조 방법.
  26. 제 11 항에 있어서,
    상기 제1열처리를 하는 단계 이후, 상기 금속 촉매층을 제거하고, 상기 제2열처리를 하는 단계 이후, 상기 캡핑막을 제거하는 공정을 더 포함함을 특징으로 하는 박막트랜지스터 제조 방법.
KR1020040064046A 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법 KR100656495B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020040064046A KR100656495B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법
US11/019,456 US7375396B2 (en) 2004-08-13 2004-12-23 Thin film transistor and method of fabricating the same
JP2004377842A JP4115990B2 (ja) 2004-08-13 2004-12-27 薄膜トランジスタ及びその製造方法
CN2004101033776A CN1734788B (zh) 2004-08-13 2004-12-31 薄膜晶体管及其制造方法
US11/611,235 US7452762B2 (en) 2004-08-13 2006-12-15 Thin film transistor and method of fabricating the same
JP2008000770A JP4355016B2 (ja) 2004-08-13 2008-01-07 薄膜トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064046A KR100656495B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20060015195A KR20060015195A (ko) 2006-02-16
KR100656495B1 true KR100656495B1 (ko) 2006-12-11

Family

ID=36077071

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040064046A KR100656495B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법

Country Status (4)

Country Link
US (2) US7375396B2 (ko)
JP (2) JP4115990B2 (ko)
KR (1) KR100656495B1 (ko)
CN (1) CN1734788B (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101306137B1 (ko) * 2006-06-29 2013-09-09 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 액정표시장치
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100770266B1 (ko) 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101007244B1 (ko) * 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR100974610B1 (ko) * 2007-12-28 2010-08-06 주식회사 비아트론 박막 트랜지스터 제조방법
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101049802B1 (ko) 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
CN109830526A (zh) * 2019-02-27 2019-05-31 中山汉臣电子科技有限公司 一种功率半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068252A (ko) * 2001-02-20 2002-08-27 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
KR20040070979A (ko) * 2003-02-05 2004-08-11 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3190512B2 (ja) 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003243662A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法、半導体ウェハ
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020068252A (ko) * 2001-02-20 2002-08-27 가부시키가이샤 히타치세이사쿠쇼 박막 트랜지스터 및 그 제조 방법
KR20040070979A (ko) * 2003-02-05 2004-08-11 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
1020020068252 *
1020040070979 *

Also Published As

Publication number Publication date
US7375396B2 (en) 2008-05-20
JP2008153679A (ja) 2008-07-03
CN1734788A (zh) 2006-02-15
US7452762B2 (en) 2008-11-18
CN1734788B (zh) 2010-11-17
US20060033107A1 (en) 2006-02-16
US20070141767A1 (en) 2007-06-21
JP4115990B2 (ja) 2008-07-09
JP2006054415A (ja) 2006-02-23
JP4355016B2 (ja) 2009-10-28
KR20060015195A (ko) 2006-02-16

Similar Documents

Publication Publication Date Title
KR100656495B1 (ko) 박막트랜지스터 및 그 제조 방법
JP4307371B2 (ja) 薄膜トランジスタ製造方法
US7374979B2 (en) Thin film transistor and method of fabricating the same
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
KR101049801B1 (ko) 다결정 실리콘층의 제조방법 및 이에 이용되는 원자층 증착장치
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR101084233B1 (ko) 박막트랜지스터 및 그 제조 방법
JPH10135137A (ja) 結晶性半導体作製方法
JP2009295996A (ja) 薄膜トランジスタ
KR100611761B1 (ko) 박막트랜지스터 제조 방법
KR100659758B1 (ko) 박막트랜지스터 제조 방법
KR20070028121A (ko) 박막트랜지스터
KR100742382B1 (ko) 박막트랜지스터의 제조방법
KR100699991B1 (ko) 박막트랜지스터 제조 방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
KR100731765B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100769449B1 (ko) 박막트랜지스터 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121130

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 9