JP4115990B2 - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法 Download PDF

Info

Publication number
JP4115990B2
JP4115990B2 JP2004377842A JP2004377842A JP4115990B2 JP 4115990 B2 JP4115990 B2 JP 4115990B2 JP 2004377842 A JP2004377842 A JP 2004377842A JP 2004377842 A JP2004377842 A JP 2004377842A JP 4115990 B2 JP4115990 B2 JP 4115990B2
Authority
JP
Japan
Prior art keywords
oxide film
metal catalyst
silicon layer
film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004377842A
Other languages
English (en)
Other versions
JP2006054415A (ja
Inventor
根洙 李
炳建 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2006054415A publication Critical patent/JP2006054415A/ja
Application granted granted Critical
Publication of JP4115990B2 publication Critical patent/JP4115990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、薄膜トランジスタ及びその製造方法に関し、より詳しくは、 金属触媒の拡散が困難な酸化膜と容易な窒化膜とで二重キャッピング膜を形成し、前記二重キャッピング膜上に金属触媒層を形成した後に、結晶化することによって前記金属触媒が前記酸化膜を容易に通過できず、少ない量の金属触媒のみが結晶化に寄与することによって結晶粒の大きさが大きい多結晶シリコン層を形成し、前記多結晶シリコン層を用いて半導体層を形成することによって、特性が優れた薄膜トランジスタ及びその製造方法に関する。
ディスプレー装置に用いられる薄膜トランジスタは、一般にガラス、石英などの透明基板に非晶質（ａｍｏｒｐｈｏｕｓ）シリコンを蒸着させ、前記非晶質シリコンを脱水素処理した後に、前記非晶質シリコンを結晶化して半導体層を形成する。
この際、薄膜トランジスタのソース、ドレーン及びチャンネル領域を構成する半導体層は、ガラス等の透明基板上に化学気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて非晶質シリコン層を蒸着させて形成される。しかしながら、化学気相蒸着法などの方法によって直接基板に蒸着されたシリコンは、水素の含有量が約１２％である非晶質シリコン層が形成されるため、低い電子移動度（ｅｌｅｃｔｒｏｎ ｍｏｂｉｌｉｔｙ）を持つだけでなく、このような低い電子移動度を持つ非晶質シリコン層を熱処理して高い電子移動度を持つ結晶質構造のシリコン層に結晶化するとき、前記含まれた水素によりシリコン層が水素の破れにより損傷を受けることになる。結晶化の際、発生する水素の破れ現状を防止するために、脱水素の工程を行うようになるが、一般に炉（Ｆｕｒｎａｃｅ）で数十分乃至数時間の間に約４００℃以上の温度で熱処理して脱水素処理を実行する。次に、前記脱水素化処理された非晶質シリコン層を結晶化するための結晶化工程を行うことになる。
前記非晶質シリコンをポリシリコンに結晶化する方法は、固状結晶化法（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、エキシマレーザー結晶化法（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）、金属誘導結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）及び金属誘導側面結晶化法（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）などがあるが、固状結晶化法は、非晶質シリコン層を薄膜トランジスタが用いられるディスプレー素子の基板形成物質であるガラスの変形温度約７００℃以下の温度で、数時間乃至数十時間かけてアニーリングする方法であり、エキシマレーザー結晶化法は、エキシマレーザーをシリコン層に走査して非常に短い時間に、局部的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法は、ニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層と接触させたり注入して前記金属により非晶質シリコンからポリシリコンに相変化が誘導される現象を用いる方法であり、金属誘導側面結晶化法は、金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順次シリコンの結晶化を誘導する方法を用いてシリコン層を結晶化させる方法である。
しかしながら、前記固状結晶化法は、工程時間があまり長いだけでなく、高温で長時間熱処理することによって、基板に変形が発生しやすいという短所があり、エキシマレーザー結晶化法は、高価なレーザー装置が必要なだけでなく、多結晶化された表面に突起（ｅｘｔｒｕｓｉｏｎ）が発生して半導体層とゲート絶縁膜の界面特性が悪いという短所があって、前記金属誘導結晶化法または金属誘導側面結晶化法で結晶化する場合には、多量の金属触媒が、結晶化された多結晶シリコン層に残留して薄膜トランジスタの半導体層の漏洩電流を増加させるという短所がある。
したがって、本発明は、前記のような従来技術の諸般短所と問題点を解決するためのもので、非晶質シリコン層上にフィルターリング酸化膜及びキャッピング膜を 順次形成し、前記キャッピング膜上に金属触媒層を形成した後に、前記金属触媒をキャッピング膜及びフィルターリング酸化膜を通じて拡散させて非晶質シリコン層を結晶化するＳＧＳ結晶化法において、前記フィルターリング酸化膜では前記金属触媒の拡散が容易でない特性を用いてキャッピング膜を拡散して、キャッピング膜とフィルターリング酸化膜の界面まで拡散した金属触媒のうち、微量のみが前記フィルターリング酸化膜を通過するようにし、微量の金属触媒が結晶化に寄与するようにして結晶粒の大きさを大きくし、残留する金属触媒が微量化がされるようにして特性が優れた薄膜トランジスタ及びその製造方法を提供することに本発明の目的がある。
本発明の前記目的は、絶縁基板、及び前記基板上に形成された半導体層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜及びソース／ドレーン電極と、を含み、前記ゲート絶縁膜は、１乃至２０Åの厚さのフィルターリング酸化膜からなっている薄膜トランジスタにより達成される。
また、本発明の前記目的は、絶縁基板、及び前記基板上に形成された半導体層と、ゲート絶縁膜と、ゲート電極と、層間絶縁膜及びソース／ドレーン電極と、を含み、前記ゲート絶縁膜は、フィルターリング自然酸化膜からなっている薄膜トランジスタによっても達成される。
また、本発明の前記目的は、前記ゲート絶縁膜が、シリコン酸化膜またはシリコン窒化膜の単層または複層をさらに含むことを特徴とする薄膜トランジスタによっても達成される。
また、本発明の前記目的は、絶縁基板を準備するステップと、前記基板上に非晶質シリコン層を形成するステップと、前記非晶質シリコン層上にフィルターリング酸化膜及びキャッピング膜を形成するステップと、前記キャッピング膜上に金属触媒を蒸着するステップと、前記基板を第１熱処理して金属触媒を前記キャッピング膜及びフィルターリング酸化膜を介して拡散させフィルターリング酸化膜と非晶質シリコン層の界面へ移動させるステップと、前記基板を第２熱処理して拡散された金属触媒により非晶質シリコン層を多結晶シリコン層に結晶化するステップと、前記キャッピング膜を除去するステップと、前記フィルターリング酸化膜及び多結晶シリコン層をパターニングして半導体層を形成するステップと、前記基板上にゲート絶縁膜を形成するステップ、及び前記基板上にゲート電極を形成し、層間絶縁膜及びソース／ドレーン電極を形成するステップと、からなる薄膜トランジスタの製造方法によっても達成される。
したがって、本発明の薄膜トランジスタ及びその製造方法は、金属触媒の拡散が困難なフィルターリング酸化膜を用いて結晶化に寄与する金属触媒の量を調節し、調節された金属触媒によって多結晶シリコン層の結晶粒の大きさを大きく形成し、多結晶シリコン層に残留する金属触媒の量を最小化して、特性が優れた薄膜膜トランジスタを製造できる効果がある。
本発明の前記目的と技術的構成及びそれによる作用効果の詳細な事項は、本発明の好適な実施例を示している図面を参照して、以下、詳細な説明によってより明確になる。
図１Ａ乃至図１Ｄは、本発明による結晶化工程の断面図である。
まず、図１Ａは、基板上にバッファー層、非晶質シリコン層及びフィルターリング酸化膜を順次形成する工程の断面図である。図面に示すように、プラスチックまたはガラスのような絶縁基板１０１上に化学的気相蒸着（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法または物理的気相蒸着（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いてシリコン酸化膜または窒化膜の単層または複層をバッファー層（Ｂｕｆｆｅｒ ｌａｙｅｒ）１０２を形成する。この際、前記バッファー層は、下部基板で発生する水分または不純物の拡散を防止したり、結晶化の際、熱の伝達速度を調節することによって、半導体層の結晶化がよくなされるようにする役割をする。
次に、前記バッファー層上に非晶質シリコン層１０３を形成する。この際、前記非晶質シリコン層は、一般に化学的気相蒸着法によって形成するようになるが、化学的気相蒸着法によって形成された非晶質シリコン層は水素のようなガスを含有することになって、このようなガスは電子移動度を減少させる等の問題を発生させるために、脱水素処理を行って非晶質シリコン層内に水素が残留しないようにする脱水素工程を行う。
次に、前記非晶質シリコン層上にフィルターリング酸化膜１０４を形成する。この際、前記フィルターリング酸化膜は、金属触媒の拡散が容易でないシリコン酸化膜で形成する。
この際、前記シリコン酸化膜は、化学的気相蒸着法または物理的気相蒸着法で蒸着し、又はＵＶ酸化法、熱酸化法、酸素プラズマ酸化法、または自然酸化法で形成した熱酸化膜または自然酸化膜を用いて形成できるが、前記化学的気相蒸着法または物理的気相蒸着法は、非晶質シリコン層上に酸化膜を蒸着する工程で形成し、前記ＵＶ酸化法、熱酸化法、酸素プラズマ酸化法または自然酸化法は、非晶質シリコン層の表面にＵＶを照射して熱酸化膜を形成し、又は基板を加熱して熱酸化膜を形成し、又は非晶質シリコン層の表面に酸素プラズマを印加して熱酸化膜を形成し、又は酸素が含まれた大気または真空中に非晶質シリコン層の表面を数秒または数十分間露出させて自然酸化膜が生成されるようにする方法を用いて形成できる。
また、前記フィルターリング酸化膜を形成する好ましい方法は、酸素プラズマを用いて形成する方法であるが、工程パワーは１００乃至１０００Ｗを用いて、工程時間は１０乃至１０００秒、工程圧力は７０乃至４００Ｐａである工程条件を持った酸素プラズマを用いて熱酸化膜を形成する。もう一つのフィルターリング酸化膜を形成する好ましい方法は、前記非晶質シリコン層の表面を酸素を含む大気や真空の中に露出させて非晶質シリコン層の表面に自然酸化膜が自然に生成するようにする方法である。
また、前記フィルターリング酸化膜の厚さは、１乃至２０Åの厚さで形成する。この際、前記フィルターリング酸化膜の最小厚さが１Å以上にならなければならない理由は、１Å以下の厚さではフィルターリング酸化膜がほとんど存在しない場合となるためであり、２０Å以上の厚さである場合には、金属触媒が前記フィルターリング酸化膜をほとんど通過できなくなり、結晶化が困難なためである。
次に、図１Ｂは、前記フィルターリング酸化膜上にキャッピング膜及び金属触媒層を形成する工程の断面図である。図に示すように前記フィルターリング酸化膜上にキャッピング膜１０５を形成する。この際、前記キャッピング膜は、金属触媒が熱処理工程を通じて拡散できるシリコン窒化膜で形成することが望ましく、シリコン窒化膜とシリコン酸化膜の複層を使用することができ、化学的気相蒸着法または物理的気相蒸着法などのような方法で形成する。この際、前記キャッピング膜の厚さは１乃至２０００Åで形成する。
次に、前記キャッピング膜上に金属触媒を蒸着して金属触媒層１０６を形成する。この際、前記金属触媒は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうち、いずれかの一つ以上を使用するが、好ましくは、ニッケル（Ｎｉ）を用いる。
この際、一般に金属誘導結晶化法または金属誘導側面結晶化法で金属触媒の厚さまたは密度を低く調節しなければならなかったが、これは、結晶化以後、前記金属触媒が多結晶シリコン層の表面に残留して薄膜トランジスタの漏洩電流を増加させる等の問題を引き起こすためである。しかしながら、本発明では前記金属触媒層の厚さまたは密度を精密に制御する必要なく、厚く形成しても関係ない。これは、前記フィルターリング酸化膜へ拡散する金属触媒をフィルターリングして微量の金属触媒のみが結晶化に寄与し、拡散する大部分の金属触媒は、前記フィルターリング酸化膜を通過して結晶化に寄与しなくなるからである。
次に、図１Ｃは、前記基板を第１熱処理して金属触媒を前記キャッピング膜及びフィルターリング酸化膜を介して拡散させてフィルターリング酸化膜と非晶質シリコン層の界面へ移動させる工程の断面図である。図に示すように、バッファー層、非晶質シリコン層、フィルターリング酸化膜、キャッピング膜及び金属触媒層が形成された基板を第１熱処理工程１０７を行って金属触媒層の金属触媒のうちの一部を非晶質シリコン層の表面へ移動させる。すなわち、第１熱処理によりキャッピング膜を通過して拡散する金属触媒等１０６ａ、１０６ｂのうち、微量の金属触媒１０６ｂ等のみが前記フィルターリング酸化膜を通過して非晶質シリコン層の表面に拡散するようになり、大部分の金属触媒１０６ａ等は、前記フィルターリング酸化膜に到達することができず、又はフィルターリング酸化膜を通過できなくなる。したがって、前記フィルターリング酸化膜の拡散阻止能力により、非晶質シリコン層の表面に到達する金属触媒の量が決定されるが、前記フィルターリング酸化膜の拡散阻止能力は、フィルターリング酸化膜の厚さと密接な関係がある。すなわち、フィルターリング酸化膜の厚さが厚くなるほど拡散される量は少なくなるようになって、結晶粒の大きさが大きくなるようになり、厚さが薄くなるほど拡散される量は多くなるようになって、結晶粒の大きさは小さくなるようになる。
この際、前記第１熱処理工程は、２００乃至８００℃の温度範囲で前記金属触媒を拡散させるようになるが、前記第１熱処理工程は、炉工程、ＲＴＡ工程、ＵＶ工程またはレーザー工程のうち、いずれかの一つ以上の工程を利用できる。
次に、図１Ｄは、前記基板を第２熱処理して拡散された金属触媒により非晶質シリコン層を多結晶シリコン層に結晶化する工程の断面図である。図に示すように、第２熱処理工程１０８により前記キャッピング膜及びフィルターリング酸化膜を通過して非晶質シリコン層の表面に拡散した金属触媒１０６ｂ等により前記非晶質シリコン層が結晶化されて多結晶シリコン層１０９を形成する工程である。すなわち、金属触媒が非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化の核として作用するようになって、非晶質シリコン層の結晶化を誘導するようになる。
この際、本発明の結晶化法は、前記非晶質シリコン層上にキャッピング膜を形成し、前記キャッピング膜上に金属触媒層を形成した後に、熱処理して金属触媒を拡散させ、前記拡散された金属触媒により非晶質シリコン層が多結晶シリコン層に結晶化するＳＧＳ（Ｓｕｐｅｒ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ）結晶化法を用いる。
したがって、前記結晶化の核としての金属シリサイドに変化する金属シリサイドの量を調節することによって、多結晶シリコンの結晶粒大きさを調節できるようになり、このような結晶粒大きさの調節は、前記結晶化に寄与する金属触媒により決定され、これによって前記フィルターリング酸化膜の拡散阻止能力を調節でき多結晶シリコンの結晶粒大きさを調節できる。すなわち、前記フィルターリング酸化膜の厚さを調節して多結晶シリコンの結晶粒の大きさを調節できる。
整理すれば、前記フィルターリング酸化膜の厚さが厚く形成されれば、すなわち、フィルターリング酸化膜の厚さが２０Åに近づけば、多結晶シリコン層の結晶粒の大きさは大きくなって、フィルターリング酸化膜の厚さが薄く形成されれば、すなわち、フィルターリング酸化膜の厚さが１Åに近づけば、多結晶シリコン層の結晶粒大きさは、小さくなるようになる。
この際、前記フィルターリング酸化膜の厚さが２０Å以上になってあまりに厚くなれば、金属触媒がほとんど拡散できなくなって結晶化されず、１Å以下になれば、フィルターリング酸化膜が存在しないことと同じ現象が発生するために、フィルターリング酸化膜の厚さは１乃至２０Åの厚さで形成することが好ましい。
この際、図１Ｄでは、キャッピング膜が金属触媒層を除去せずに第２熱処理工程を進行させたが、前記キャッピング膜が金属触媒層を除去し、第２熱処理工程を実施しても支障なく、第１熱処理工程以後に金属触媒層を除去し、第２熱処理工程以後にキャッピング膜を制御しても問題ない。この際、前記第２熱処理工程は、４００乃至１３００℃の温度範囲で熱処理し、炉工程、ＲＴＡ工程、ＵＶ工程またはレーザー工程のうち，いずれかの一つ以上の工程を利用できる。
図２は、本発明によって製造された多結晶シリコン層の平面写真である。図面に示す多結晶シリコンは、図１Ａ乃至図１Ｄで説明した方法を用いて結晶化して製造された多結晶シリコンであって、金属触媒層の厚さを精密に制御しなくてもよいため、結晶化工程が簡単になるだけでなく、従来の金属誘導結晶化法または金属誘導側面結晶化法より多結晶シリコン層に残留する金属物質がより少なく、漏洩電流が少なく、結晶粒の大きさが大きい多結晶シリコンを形成することにより、電子移動度が大きい特性が優れた多結晶シリコン層を形成できる。
図３は、本発明によって製造された多結晶シリコン層を用いて薄膜トランジスタを製造する工程の断面図である。図に示すように、図１Ａ乃至図１Ｄで説明した通りにバッファー層２０２が形成された絶縁基板２０１上に、フィルターリング酸化膜を含むＳＧＳ結晶化法で結晶化された多結晶シリコン層と、フィルターリング酸化膜をパターニングして、半導体層２０３及びフィルターリング酸化膜パターン２０４ａを形成する。この際、前記半導体層は、フィルターリング酸化膜により微量の金属触媒のみが半導体層に残留して他の結晶化法に比べて優れた漏洩電流特性を持つようになる。
次に、前記フィルターリング酸化膜パターン及び半導体層が形成された基板上にシリコン酸化膜またはシリコン窒化膜を単層または複層で形成する。この際、前記フィルターリング酸化膜２０４ａと前記シリコン酸化膜またはシリコン窒化膜の単層または複層２０４ｂが薄膜トランジスタのゲート絶縁膜２０４を形成するようになる。
次に、前記ゲート絶縁膜上の所定領域にゲート電極２０５を形成し、下部構造を保護する層間絶縁膜２０６を形成した後に、前記層間絶縁膜、ゲート絶縁膜の所定領域を蝕刻してコンタクトホールを形成し、前記コンタクトホールを満たすソース／ドレーン電極２０７を形成して薄膜トランジスタを完成する。
したがって、前記薄膜トランジスタは、フィルターリング酸化膜により金属触媒の量が制御されて金属誘導結晶化法または金属誘導側面結晶化法に比べて微量の金属触媒が残留し、多結晶シリコン層の結晶粒の大きさが大きい半導体層を含み、前記フィルターリング酸化膜の一部がゲート絶縁膜である薄膜トランジスタである。
以上、添付図面を参照しながら本発明の好適な実施形態について説明したが、本発明はかかる例に限定されない。当業者であれば、特許請求の範囲に記載された範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと解される。
本発明による結晶化工程の断面図である。 本発明による結晶化工程の断面図である。 本発明による結晶化工程の断面図である。 本発明による結晶化工程の断面図である。 本発明によって製造された多結晶シリコン層の平面写真である。 本発明によって製造された多結晶シリコン層を用いて薄膜トランジスタを製造する工程の断面図である。
符号の説明
１０３ 非晶質シリコン層
１０４ フィルターリング酸化膜
１０５ キャッピング膜
１０６ 金属触媒層
１０７ 第１熱処理
１０８ 第２熱処理







Claims (14)

  1. 絶縁基板を準備するステップと、
    前記基板上に非晶質シリコン層を形成するステップと、
    前記非晶質シリコン層上にフィルターリング酸化膜、及びシリコン窒化膜またはシリコン窒化膜とシリコン酸化膜の複層構造であるキャッピング膜を形成するステップと、
    前記キャッピング膜上に金属触媒層を形成するステップと、
    前記基板を第１熱処理して前記金属触媒層の金属触媒を前記キャッピング膜及びフィルターリング酸化膜を介して拡散させ、フィルターリング酸化膜と非晶質シリコン層の界面へ移動させるステップと、
    前記基板を第２熱処理して拡散された金属触媒により非晶質シリコン層を多結晶シリコン層に結晶化するステップと、
    前記キャッピング膜を除去するステップと、
    前記フィルターリング酸化膜及び多結晶シリコン層をパターニングして半導体層を形成するステップと、
    前記基板上にゲート絶縁膜を形成するステップと、
    前記基板上にゲート電極を形成し、層間絶縁膜及びソース／ドレーン電極を形成するステップと、を含むことを特徴とする、薄膜トランジスタの製造方法。
  2. 前記フィルターリング酸化膜は、熱酸化膜または自然酸化膜であることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記フィルターリング酸化膜は、１乃至２０Åの厚さで形成することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  4. 前記キャッピング膜は、１乃至２０００Åの厚さで形成することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  5. 前記ゲート絶縁膜を形成するステップは、前記フィルターリング酸化膜のパターンが形成された基板上に酸化膜または窒化膜からなる単層または複層を形成するステップであることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  6. 前記第１熱処理は、２００乃至８００℃の温度範囲で熱処理することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  7. 前記第２熱処理は、４００乃至１３００℃の温度範囲で熱処理することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  8. 前記第１熱処理または第２熱処理は、炉工程、ＲＴＡ工程、ＵＶ工程またはレーザー工程のうち、いずれかの一つ以上の工程を用いることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  9. 前記金属触媒は、Ｎｉ、Ｐｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、ＣｄまたはＰｔのうち、いずれかの一つ以上であることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  10. 前記基板を第２熱処理して拡散された金属触媒により非晶質シリコン層を多結晶シリコン層に結晶化するステップは、前記拡散された金属触媒が金属シリサイドを形成し、前記金属シリサイドにより前記非晶質シリコン層が多結晶シリコン層に結晶化するステップであることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  11. 前記フィルターリング酸化膜は、金属触媒の拡散を妨害して所定の微量のみがフィルターリング酸化膜と非晶質シリコン層の界面に拡散するようにすることを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  12. 前記フィルターリング酸化膜は、酸素プラズマを用いて１００乃至１０００Ｗのパワー、１０乃至１０００秒の時間、７０乃至４００Ｐａの圧力で形成し、または酸素を含む大気や真空の中に露出させることによって形成することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  13. 前記第１熱処理をするステップまたは第２熱処理をするステップ以後、前記金属触媒層及びキャッピング膜を除去する工程をさらに含むことを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
  14. 前記第１熱処理をするステップ以後に前記金属触媒層を除去し、前記第２熱処理をするステップ以後に前記キャッピング膜を除去する工程をさらに含むことを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
JP2004377842A 2004-08-13 2004-12-27 薄膜トランジスタ及びその製造方法 Active JP4115990B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040064046A KR100656495B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008000770A Division JP4355016B2 (ja) 2004-08-13 2008-01-07 薄膜トランジスタ

Publications (2)

Publication Number Publication Date
JP2006054415A JP2006054415A (ja) 2006-02-23
JP4115990B2 true JP4115990B2 (ja) 2008-07-09

Family

ID=36077071

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004377842A Active JP4115990B2 (ja) 2004-08-13 2004-12-27 薄膜トランジスタ及びその製造方法
JP2008000770A Expired - Fee Related JP4355016B2 (ja) 2004-08-13 2008-01-07 薄膜トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2008000770A Expired - Fee Related JP4355016B2 (ja) 2004-08-13 2008-01-07 薄膜トランジスタ

Country Status (4)

Country Link
US (2) US7375396B2 (ja)
JP (2) JP4115990B2 (ja)
KR (1) KR100656495B1 (ja)
CN (1) CN1734788B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101306137B1 (ko) * 2006-06-29 2013-09-09 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 액정표시장치
KR20080015666A (ko) 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100770266B1 (ko) 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) * 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101007244B1 (ko) * 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR100974610B1 (ko) * 2007-12-28 2010-08-06 주식회사 비아트론 박막 트랜지스터 제조방법
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101049802B1 (ko) 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
CN109830526A (zh) * 2019-02-27 2019-05-31 中山汉臣电子科技有限公司 一种功率半导体器件及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3190512B2 (ja) 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP2003243662A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法、半導体ウェハ
KR100522436B1 (ko) * 2003-02-05 2005-10-20 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법

Also Published As

Publication number Publication date
JP4355016B2 (ja) 2009-10-28
JP2008153679A (ja) 2008-07-03
KR20060015195A (ko) 2006-02-16
US7375396B2 (en) 2008-05-20
US7452762B2 (en) 2008-11-18
US20060033107A1 (en) 2006-02-16
JP2006054415A (ja) 2006-02-23
US20070141767A1 (en) 2007-06-21
KR100656495B1 (ko) 2006-12-11
CN1734788B (zh) 2010-11-17
CN1734788A (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
JP4355016B2 (ja) 薄膜トランジスタ
JP4307371B2 (ja) 薄膜トランジスタ製造方法
JP4558476B2 (ja) 薄膜トランジスタ製造方法
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
KR101084233B1 (ko) 박막트랜지스터 및 그 제조 방법
JPH10135137A (ja) 結晶性半導体作製方法
JP2009295996A (ja) 薄膜トランジスタ
KR100611761B1 (ko) 박막트랜지스터 제조 방법
KR100731752B1 (ko) 박막트랜지스터
KR100841371B1 (ko) 박막 트랜지스터 및 그의 제조방법
KR100742382B1 (ko) 박막트랜지스터의 제조방법
KR100699991B1 (ko) 박막트랜지스터 제조 방법
KR100731765B1 (ko) 박막트랜지스터 및 그 제조 방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
JP4001965B2 (ja) 結晶性珪素膜の作製方法
JPH08139330A (ja) 薄膜トランジスタの製造方法
JP2000208417A (ja) 半導体薄膜処理方法及び絶縁膜形成方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080107

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080107

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4115990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110425

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130425

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140425

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250