CN1734788A - 薄膜晶体管及其制造方法 - Google Patents

薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN1734788A
CN1734788A CNA2004101033776A CN200410103377A CN1734788A CN 1734788 A CN1734788 A CN 1734788A CN A2004101033776 A CNA2004101033776 A CN A2004101033776A CN 200410103377 A CN200410103377 A CN 200410103377A CN 1734788 A CN1734788 A CN 1734788A
Authority
CN
China
Prior art keywords
layer
coating
oxide skin
amorphous silicon
technology
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004101033776A
Other languages
English (en)
Other versions
CN1734788B (zh
Inventor
李根洙
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN1734788A publication Critical patent/CN1734788A/zh
Application granted granted Critical
Publication of CN1734788B publication Critical patent/CN1734788B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Abstract

本发明公开了一种薄膜晶体管及其制造方法。薄膜晶体管包括：绝缘衬底；和在衬底上形成的半导体层、栅绝缘层、栅电极、层间绝缘体以及源/漏电极，其中栅绝缘层由具有1到20埃厚度的过滤氧化物层形成。

Description

薄膜晶体管及其制造方法
本申请要求2004年8月13日提交的韩国专利申请No.2004-64046的优先权，其公开部分全部引入这里作为参考。
技术领域
本发明涉及一种薄膜晶体管及其制造方法，更具体地，涉及一种具有良好特性的薄膜晶体管及其制造方法，其中双帽层由金属催化剂很难扩散的氧化物层与金属催化剂很容易扩散的氮化物层形成，在双帽层上形成金属催化剂层，然后进行结晶工艺以形成具有大尺寸晶粒的多晶硅层，因为金属催化剂不容易通过氧化物层，因此少量的金属催化剂有助于结晶，且半导体层由多晶硅层形成。
背景技术
在用于显示器的薄膜晶体管(“TFT”)中，形成半导体层以便在由玻璃或石英制成的透明衬底上沉积非晶硅层，并对非晶硅层进行去氢处理，然后结晶。
当时，通过使用化学气相沉积(“CVD”)技术在由材料例如玻璃制成的透明衬底上沉积非晶硅层，来形成构成源极、漏极和沟道区的半导体层。使用CVD技术在衬底上直接沉积的硅层是包含12％氢的非晶硅层，由此具有低的电子迁移率，当具有这种低电子迁移率的非晶硅层经过热处理并结晶成具有高电子迁移率的类晶体结构的硅层时，因为其中包含的氢可能破裂所以会损伤硅层。为了避免在结晶期间可能发生的氢破裂，进行了去氢工艺。进行去氢工艺，使得在大于约400℃的温度下的炉子中进行数十分钟到数十小时的热处理。然后，对去氢的非晶硅层进行结晶处理。
结晶非晶硅层以形成多晶硅层的结晶技术包括固相结晶技术、受激准分子激光结晶技术、金属诱导结晶(MIC)技术以及金属诱导横向结晶(MILC)技术。固相结晶技术是在小于大约700℃的温度下热处理和结晶非晶硅层达几小时到数十小时的技术，在该温度下可能使形成在其上形成有TFT的显示器衬底的玻璃变形。受激准分子激光结晶工艺是对非晶硅层扫描受激准分子激光以在高温下非常短的时间里加热和结晶的工艺。
然而，固相结晶技术具有以下缺陷：需要相对长的处理时间，且衬底被暴露在高温中很长时间于是可能容易变形。因为需要高价格的激光器件以及在结晶表面可能出现挤压以致半导体层和栅绝缘层之间的界面特性低劣，所以受激准分子激光结晶技术也有缺陷。因为在多晶硅层上留下大量金属催化剂从而增加了TFT的半导体层的泄漏电流，所以MIC或MILC技术具有缺陷。
发明内容
本发明要解决的技术问题是提供一种具有良好特性的薄膜晶体管及其制造方法，其中在非晶硅层上依次形成过滤氧化物层(filtering oxide layer)和帽层并接着在帽层上形成金属催化剂层之后，在通过扩散金属催化剂穿过帽层和过滤氧化物层来结晶非晶硅层的超晶粒硅(SGS)结晶方法中，在通过帽层并接着扩散到帽层和过滤氧化物层之间界面的金属催化剂中，利用金属催化剂不容易在过滤氧化物层中扩散的特征，较少数量的金属催化剂被允许通过过滤氧化物层并有助于结晶，从而晶粒尺寸较大以及残留的金属催化剂少。
为了实现该目的，本发明提供了一种薄膜晶体管，包括：绝缘衬底；和在衬底上形成的半导体层、栅绝缘层、栅电极、层间绝缘体和源/漏电极，其中栅绝缘层由具有厚度是1到20埃的过滤氧化物层形成。
本发明还提供了一种薄膜晶体管，包括：绝缘衬底；和半导体层、栅绝缘层、栅电极、层间绝缘体和源/漏电极，其中栅绝缘层由过滤自然氧化物层(filtering natural oxide layer)形成。
栅绝缘层具有氧化硅层或/和氮化硅层的单或双层。
本发明还提供了一种薄膜晶体管的制造方法，包括：制备绝缘衬底；在衬底上形成非晶硅层；在非晶硅层上形成过滤氧化物层和帽层；在帽层上沉积金属催化剂；进行第一次热处理以使金属催化剂扩散穿过帽层和过滤氧化物层移动到过滤氧化物层和非晶硅层之间的界面；进行第二次热处理以通过扩散的金属催化剂使非晶硅层结晶来形成多晶硅层；移除帽层；构图过滤氧化物层和多晶硅层以形成半导体层；在衬底之上形成栅绝缘层；和在衬底之上形成栅电极，以及形成层间绝缘体和源/漏电极。
附图说明
通过结合附图详细地描述其优选实施例，本发明的上述和其它特征以及优点将对于本领域普通技术人员将更加显而易见，其中：
图1A-1D是示出根据本发明的结晶工艺的截面图；
图2是示出根据本发明的多晶硅层的平面的照片；
图3是示出使用根据本发明制造的多晶硅层来制造薄膜晶体管的工艺的截面图。
具体实施方式
现在将结合附图在下文中更充分地描述本发明，在附图中示出了本发明的优选实施例。然而，本发明可以具体化为不同的形式，且不应当限制在此处提出的实施例中。相反，提供了这些实施例以便完全和彻底公开，并且将本发明的范围充分传达给本领域技术人员。在附图中，为了清楚起见夸大了层和区的厚度。在整个说明书中相同的数字指相同的元件。
图1A-1D是示出根据本发明的结晶工艺的截面图。
首先，图1A是在衬底上顺序形成缓冲层、非晶硅层以及过滤氧化物层的工艺的截面图。如图1A中所示，使用化学气相沉积(“CVD”)技术或物理气相沉积(“PVD”)技术，在由塑料或玻璃制成的绝缘衬底101上形成缓冲层102。缓冲层102具有氧化硅层或/和氮化硅层的单层或双层结构。此处，缓冲层102用于防止在衬底101上可能产生的水汽或杂质的扩散或在结晶工艺期间控制热传递速度，从而有助于半导体层的结晶。
接着，在缓冲层102上形成非晶硅层103。典型地，利用CVD技术形成非晶硅层103。利用CVD技术形成的非晶硅层具有减小电子迁移率的诸如氢的气体，因而进行去氢工艺，以便在非晶硅层中不残留氢。
然后，在非晶硅层103上形成过滤氧化物层104。过滤氧化物层104由氧化硅层形成，在氧化硅层中金属催化剂不容易扩散。
通过使用CVD或PVD技术沉积，或使用利用了UV氧化技术、氧等离子体技术或自然氧化技术的热氧化物层或自然氧化物层，可以形成氧化硅层。进行CVD或PVD技术以便在非晶硅层上沉积氧化物层。进行UV氧化技术、氧等离子技术或自然氧化技术以便照射UV光到非晶硅层表面以形成热氧化物层，或通过加热衬底来形成热氧化物层，或将氧等离子体加在非晶硅层表面以形成热氧化物层，或将非晶硅层暴露在空气或含氧的真空中几秒到数十分钟从而形成自然氧化物层。
形成过滤氧化物层的优选方法是氧等离子体技术。在处理功率100到1000W、处理时间10到1000秒、处理气压70到400Pa的条件下进行用于形成热氧化物层的氧等离子体技术。另一优选方法是将非晶硅层的表面暴露在空气或含氧的真空中，以便在非晶硅层的表面上自然形成自然氧化物层。
此处，过滤氧化物层的厚度在1到20埃的范围中。这是因为厚度小于1埃意味着过滤氧化物层几乎不残留，厚度大于20埃意味着金属催化剂几乎不通过过滤氧化物层，这使得不可能使非晶硅层结晶。
图1B是示出在过滤氧化物层上形成帽层和金属催化剂层的工艺的截面图。如图1B所示，在过滤氧化物层104上形成帽层105。帽层优选由金属催化剂通过热处理工艺能够扩散的氮化硅层形成，并可以具有氮化硅层和氧化硅层的双层结构。使用CVD或PVD技术形成帽层105。帽层的厚度在1到2000埃的范围内。
接着，在帽层上形成金属催化剂层106。金属催化剂层由Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru和Rh中的一种形成，且优选由镍(Ni)形成。
在MIC或MILC技术中，要求准确地控制金属催化剂层的厚度或密度。这是因为在结晶工艺后，在多晶硅层的表面上可能残留金属催化剂，导致了TFT泄漏电流的增加。然而，在本发明中，不需要准确地控制金属催化剂层的厚度或密度，即可以形成相对厚的厚度的金属催化剂层。这是因为过滤氧化物层过滤了扩散的金属催化剂，以便仅仅少量金属催化剂有助于结晶，并且它们大多数没有穿过过滤氧化物层使得它不会对结晶作出贡献。
图1C是示出通过进行第一次热处理工艺将金属催化剂扩散穿过帽层和过滤氧化物层以及将它们移动到过滤氧化物层和非晶硅层之间的界面的工艺的截面图。如图1C所示，对其上形成有缓冲层、非晶硅层、过滤氧化物层、帽层和金属催化剂层的衬底进行第一次热处理工艺107，以便金属催化剂层106的一些金属催化剂移动到非晶硅层103的表面。即，在由于第一次热处理工艺扩散穿过帽层105的金属催化剂106a和106b中，仅仅少量金属催化剂106b通过过滤氧化物层扩散到非晶硅层的表面，且它们的大部分没有到达也没有穿过过滤氧化物层。因此，到达非晶硅层表面的金属催化剂数量取决于过滤氧化物层的扩散阻挡能力，而过滤氧化物层的扩散阻挡能力与其厚度密切相关。即，如果过滤氧化物层的厚度是厚的，则扩散的催化剂数量较少并且晶粒尺寸较大，如果过滤氧化物层的厚度是薄的，则扩散的催化剂数量更多并且晶粒尺寸较小。
此处，在温度200到800℃进行扩散金属催化剂的第一次热处理工艺，以及使用窑炉工艺、RTA工艺、UV工艺以及激光工艺中的至少一种。
图1D是通过进行第二次热处理工艺、因扩散的金属催化剂来结晶非晶硅层的工艺的截面图，从而形成多晶硅层。如图1D所示，如果进行第二次热处理工艺，由于穿过帽层和过滤层而扩散到非晶硅层的表面的金属催化剂106b，使非晶硅层结晶以形成多晶硅层109。即，金属催化剂和非晶硅结合以形成金属硅化物，且金属硅化物作为结晶核并诱导非晶硅层的结晶。
此处，作为本发明的结晶技术，使用了超晶粒硅(“SGS”)结晶技术，在非晶硅层上形成帽层，在帽层上形成金属催化剂层，加热金属催化剂层以扩散金属催化剂，且通过扩散的金属催化剂结晶非晶硅层以形成多晶硅层。
因而，通过控制转变成结晶核的金属硅化物的金属的数量，能够控制多晶硅的晶粒尺寸，以及通过有助于结晶的金属催化剂来决定晶粒尺寸的控制。因而，可以通过过滤氧化物层的扩散阻挡能力来控制多晶硅的晶粒尺寸。即，可以通过控制过滤氧化物层的厚度来控制多晶硅的晶粒尺寸。
总之，当过滤氧化物层的厚度是厚的，即过滤氧化物层的厚度接近20埃时，多晶硅层的晶粒尺寸较大，相反当过滤氧化物层的厚度是薄的，即过滤氧化物层的厚度接近1埃时，多晶硅层的晶粒尺寸较小。
此处，如果过滤氧化物层的厚度大于20埃，则金属催化剂几乎不扩散，则不会发生结晶，相反如果过滤氧化物层的厚度小于1埃，则过滤氧化物层没有意义。因此，过滤氧化物层的厚度优选在1到20埃的范围中。
在不移除帽层和金属催化剂层时进行图1D的第二次热处理工艺。然而在第二次热处理工艺之前，可以移除帽层和金属催化剂层。而且，可在第一次热处理工艺以后移除金属催化剂层，并且可在第二次热处理工艺以后移除帽层。此处，第二次热处理工艺在400到1300℃的温度时进行，以及可以使用窑炉工艺、RTA工艺、UV工艺以及激光工艺中的一种或多种。
图2是示出根据本发明制造的多晶硅层的平面的照片。图2的多晶硅层是通过图1A到1D工艺制造的多晶硅层。多晶硅层的结晶工艺简单，因为不需要精确地控制金属催化剂层的厚度，以及它与常规MIC或MILC技术相比也具有更少的外来金属物质留在多晶硅层上，从而能够制作出具有泄漏电流小、晶粒尺寸大以及电子迁移率高的良好特性的多晶硅层。
图3是示出使用根据本发明制造的多晶硅层制造TFT的工艺的截面图。如图1A到1D所示，在具有缓冲层202的衬底201上形成通过SGS结晶结晶化的多晶硅层和过滤氧化物层，如图3所示，将多晶硅层和过滤氧化物层构图以形成半导体层203和过滤氧化物层图案204a。同时，与通过不同的常规结晶技术形成的半导体层相比，由于过滤氧化物层而在半导体层上残留少量的金属催化剂，所以半导体层具有良好的泄漏电流。
接着，在具有过滤氧化物层图案和半导体层的衬底上形成氧化硅层或/和氮化硅层的单层或双层。此处，过滤氧化物层图案204a以及氧化硅层或/和氮化硅层的单层或双层作为TFT的栅绝缘层204。
接着，在栅绝缘层204的预定部分上形成栅电极205，且形成层间绝缘体206以保护更低部分的结构。蚀刻层间绝缘体和栅绝缘层以形成接触孔，然后形成源和漏电极以填满接触孔，从而完成TFT。
制成的TFT是通过过滤氧化物层控制了金属催化剂数量的TFT，以便与MIC或MILC技术相比保留少量的金属催化剂，且半导体层具有多晶硅层的大晶粒尺寸，栅绝缘层由部分过滤氧化物层形成。
如上所述，根据本发明制造的TFT具有良好特性，因为通过金属催化剂很难扩散的过滤氧化物层来控制有助于结晶的金属催化剂的量，通过受控金属催化剂形成具有大晶粒尺寸的多晶硅层，以及使留在多晶硅层上的金属催化剂的量最小化。

Claims (26)

1、一种薄膜晶体管，包括：
绝缘衬底；以及
形成在衬底上的半导体层、栅绝缘层、栅电极、层间绝缘体以及源/漏极，
其中该栅绝缘层由具有1到20埃厚度的过滤氧化物层形成。
2、根据权利要求1的晶体管，其中该栅绝缘层具有氧化硅层或/和氮化硅层的单层或双层。
3、根据权利要求1的晶体管，其中该半导体层由通过超晶粒硅(SGS)结晶技术结晶的多晶硅层形成。
4、根据权利要求1的晶体管，其中该过滤氧化物层过滤金属催化剂的扩散，以便少量的金属催化剂被扩散。
5、根据权利要求1的晶体管，其中该过滤氧化物层通过CVD或PVD技术沉积或者是通过UV氧化技术、热氧化技术、氧等离子体氧化技术或自然氧化技术形成的氧化物层。
6、一种薄膜晶体管，包括：
绝缘衬底；以及
半导体层、栅绝缘层、栅电极、层间绝缘体以及源/漏极，
其中该栅绝缘层由过滤自然氧化物层形成。
7、根据权利要求6的晶体管，其中该栅绝缘层具有氧化硅层或/和氮化硅层的单层或双层。
8、根据权利要求6的晶体管，其中该半导体层通过由超晶粒硅(SGS)结晶技术形成结晶的多晶硅层形成。
9、根据权利要求6的晶体管，其中该过滤自然氧化物层过滤金属催化剂的扩散，以便少量的金属催化剂被扩散。
10、根据权利要求6的晶体管，其中该过滤自然氧化物层是暴露非晶硅层的表面在空气或真空中自然形成的自然氧化物层。
11、一种制造薄膜晶体管的方法，包括：
制备绝缘衬底；
在该衬底上形成非晶硅层；
在该非晶硅层上形成过滤氧化物层和帽层；
在该帽层上沉积金属催化剂；
进行第一次热处理以扩散该金属催化剂穿过帽层和过滤氧化物层移动到过滤氧化物层和非晶硅层之间的界面；
进行第二次热处理以通过扩散的金属催化剂结晶非晶硅层，以形成多晶硅层；
移除该帽层；
构图该过滤氧化物层和该多晶硅层以形成半导体层；
在该衬底之上形成栅绝缘层；以及
在该衬底之上形成栅电极并形成层间绝缘体和源/漏电极。
12、根据权利要求11的方法，其中该过滤氧化物层是热氧化物层或自然氧化物层。
13、根据权利要求11的方法，其中该过滤氧化物层具有1到20埃的厚度。
14、根据权利要求11的方法，其中该帽层具有1到2000埃的厚度。
15、根据权利要求11的方法，其中该帽层由氮化硅层形成。
16、根据权利要求11的方法，其中形成该栅绝缘层的步骤包括在其上形成有过滤氧化物层图案的衬底上形成氧化物层或氮化物层的单层或双层。
17、根据权利要求11的方法，其中该第一次热处理在200到800℃的温度下进行。
18、根据权利要求11的方法，其中该第二次热处理在400到1300℃的温度下进行。
19、根据权利要求11的方法，其中该第一次热处理或第二次热处理使用窑炉工艺、RTA工艺、UV工艺以及激光工艺中的一种或多种。
20、根据权利要求11的方法，其中该金属催化剂包括Ni、Pd、Ti、Ag、Au、Al、Sn、Sb、Cu、Co、Mo、Tr、Ru、Rh、Cd以及Pt中的一种或多种。
21、根据权利要求11的方法，其中通过扩散的金属催化剂结晶非晶硅层以形成多晶硅层的步骤是扩散的金属催化剂转变成金属硅化物以及通过金属硅化物结晶非晶硅层以形成多晶硅层的步骤。
22、根据权利要求21的方法，其中结晶步骤是使用金属硅化物作为结晶核以及从金属硅化物横向生长多晶硅的步骤。
23、根据权利要求11的方法，其中过滤氧化物层阻挡金属催化剂的扩散，以便少量金属催化剂扩散到过滤氧化物层和非晶硅层之间的界面。
24、根据权利要求11的方法，其中通过使用氧等离子体在功率为100到1000W、时间在10到1000秒、压力在70到400Pa的条件下或通过暴露非晶硅层在空气或含氧的真空中来形成该过滤氧化物层。
25、根据权利要求11的方法，进一步包括，在第一次或第二次热处理后移除该金属催化剂层和帽层。
26、根据权利要求11的方法，进一步包括，在第一次热处理以后移除该金属催化剂层以及在第二次热处理后移除该帽层。
CN2004101033776A 2004-08-13 2004-12-31 薄膜晶体管及其制造方法 Expired - Fee Related CN1734788B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040064046A KR100656495B1 (ko) 2004-08-13 2004-08-13 박막트랜지스터 및 그 제조 방법
KR64046/04 2004-08-13

Publications (2)

Publication Number Publication Date
CN1734788A true CN1734788A (zh) 2006-02-15
CN1734788B CN1734788B (zh) 2010-11-17

Family

ID=36077071

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004101033776A Expired - Fee Related CN1734788B (zh) 2004-08-13 2004-12-31 薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US7375396B2 (zh)
JP (2) JP4115990B2 (zh)
KR (1) KR100656495B1 (zh)
CN (1) CN1734788B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830526A (zh) * 2019-02-27 2019-05-31 中山汉臣电子科技有限公司 一种功率半导体器件及其制备方法

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
KR20060099870A (ko) * 2005-03-15 2006-09-20 삼성전자주식회사 캡핑막을 구비하는 박막 트랜지스터 및 그 제조 방법
US20060270066A1 (en) 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
US7785947B2 (en) * 2005-04-28 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising the step of forming nitride/oxide by high-density plasma
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
KR100653853B1 (ko) * 2005-05-24 2006-12-05 네오폴리((주)) 비금속 씨드 에피 성장을 이용한 비정질 반도체 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법
KR100646937B1 (ko) * 2005-08-22 2006-11-23 삼성에스디아이 주식회사 다결정 실리콘 박막트랜지스터 및 그 제조방법
KR100770268B1 (ko) * 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101306137B1 (ko) * 2006-06-29 2013-09-09 엘지디스플레이 주식회사 유기 전계발광 표시장치 및 액정표시장치
KR20080015666A (ko) * 2006-08-16 2008-02-20 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100770266B1 (ko) 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR20080111693A (ko) 2007-06-19 2008-12-24 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) * 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100974610B1 (ko) * 2007-12-28 2010-08-06 주식회사 비아트론 박막 트랜지스터 제조방법
KR101007244B1 (ko) * 2008-04-10 2011-01-13 주식회사 비아트론 박막 트랜지스터 제조방법
KR101015847B1 (ko) 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) * 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101015844B1 (ko) * 2008-06-19 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 구비하는유기전계발광표시장치의 제조방법
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101049799B1 (ko) * 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101049802B1 (ko) 2009-11-20 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130069935A (ko) * 2011-12-19 2013-06-27 주식회사 엘지실트론 웨이퍼 제조 방법
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW264575B (zh) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3190512B2 (ja) 1994-02-10 2001-07-23 株式会社半導体エネルギー研究所 半導体作製方法
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3917205B2 (ja) 1995-11-30 2007-05-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP2003243662A (ja) * 2002-02-14 2003-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法、半導体ウェハ
KR100522436B1 (ko) * 2003-02-05 2005-10-20 장 진 덮개층을 이용한 다결정 실리콘 박막 소자 제조 방법
KR100712101B1 (ko) * 2004-06-30 2007-05-02 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100721555B1 (ko) * 2004-08-13 2007-05-23 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830526A (zh) * 2019-02-27 2019-05-31 中山汉臣电子科技有限公司 一种功率半导体器件及其制备方法

Also Published As

Publication number Publication date
KR100656495B1 (ko) 2006-12-11
JP4355016B2 (ja) 2009-10-28
JP2008153679A (ja) 2008-07-03
CN1734788B (zh) 2010-11-17
US7452762B2 (en) 2008-11-18
US7375396B2 (en) 2008-05-20
US20060033107A1 (en) 2006-02-16
JP2006054415A (ja) 2006-02-23
KR20060015195A (ko) 2006-02-16
JP4115990B2 (ja) 2008-07-09
US20070141767A1 (en) 2007-06-21

Similar Documents

Publication Publication Date Title
CN1734788B (zh) 薄膜晶体管及其制造方法
CN100477274C (zh) 薄膜晶体管及其制造方法
KR100559060B1 (ko) 결정성반도체제작방법
JP4307371B2 (ja) 薄膜トランジスタ製造方法
US7452790B2 (en) Method of fabricating thin film transistor
US8088676B2 (en) Metal-induced crystallization of amorphous silicon, polycrystalline silicon thin films produced thereby and thin film transistors produced therefrom
US7557020B2 (en) Method for fabricating thin film transistor using metal catalyst layer
KR100611761B1 (ko) 박막트랜지스터 제조 방법
KR100742381B1 (ko) 박막트랜지스터의 제조방법
KR100742382B1 (ko) 박막트랜지스터의 제조방법
CN1619836A (zh) 薄膜晶体管及其制造方法
KR100712176B1 (ko) 유기 전계 발광 소자 및 그 제조 방법
US7906382B2 (en) Method of crystallizing amorphous semiconductor thin film and method of fabricating poly-crystalline thin film transistor using the same
JPH0817741A (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2000133811A (ja) 薄膜トランジスタの製造方法
US20060040434A1 (en) Method of fabricating thin film transistor
JP4121109B2 (ja) 半導体装置の製造方法
US20080095975A1 (en) Polycrystalline silicon thin film and method for forming the same
KR100726895B1 (ko) 금속이 내포된 단백질을 이용한 다결정 실리콘 박막형성방법
KR100700501B1 (ko) 박막트랜지스터의 제조방법
KR20060001718A (ko) 유기 전계 발광 소자 및 그 제조 방법
JP2000208417A (ja) 半導体薄膜処理方法及び絶縁膜形成方法
JPS62219669A (ja) 薄膜半導体装置の製造方法
JP2006108135A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090109

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090109

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121017

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121017

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20101117

Termination date: 20161231

CF01 Termination of patent right due to non-payment of annual fee