JPH0817741A - 半導体基板の製造方法および半導体装置の製造方法 - Google Patents

半導体基板の製造方法および半導体装置の製造方法

Info

Publication number
JPH0817741A
JPH0817741A JP6144967A JP14496794A JPH0817741A JP H0817741 A JPH0817741 A JP H0817741A JP 6144967 A JP6144967 A JP 6144967A JP 14496794 A JP14496794 A JP 14496794A JP H0817741 A JPH0817741 A JP H0817741A
Authority
JP
Japan
Prior art keywords
semiconductor film
substrate
film
region
amorphous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6144967A
Other languages
English (en)
Other versions
JP3090847B2 (ja
Inventor
Takashi Funai
尚 船井
Naoki Makita
直樹 牧田
Yoshitaka Yamamoto
良高 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP06144967A priority Critical patent/JP3090847B2/ja
Priority to TW083110986A priority patent/TW279275B/zh
Priority to US08/357,653 priority patent/US5550070A/en
Priority to CN94112771A priority patent/CN1045688C/zh
Priority to KR1019940039279A priority patent/KR0156020B1/ko
Publication of JPH0817741A publication Critical patent/JPH0817741A/ja
Application granted granted Critical
Publication of JP3090847B2 publication Critical patent/JP3090847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】 結晶性シリコン膜中に含まれる触媒元素の濃
度を低減して、良好な電気特性を有するようにする。 【構成】 絶縁性基板上に形成された非晶質半導体膜に
結晶化を助長する触媒元素を導入して基板全体を加熱す
ることにより、低温および短時間で非晶質半導体膜を結
晶化させる。次に、結晶化された半導体膜表面を酸化し
て半導体膜中に含まれる触媒元素濃度を低下させる。そ
の後、半導体膜に高エネルギー光を照射して結晶粒界の
処理を行う。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、例えばアクティブマト
リクス型液晶表示装置やイメージセンサー等に利用さ
れ、基板上に半導体薄膜が形成された半導体基板の製造
方法、および該半導体薄膜を利用した半導体装置の製造
方法に関する。
【0002】
【従来の技術】上記アクティブマトリクス型液晶表示装
置などでは、それに備わった画素の駆動に、ガラス等の
絶縁性基板上に薄膜トランジスタ(TFT)を有する半
導体装置が用いられている。そのTFTには薄膜状のシ
リコン半導体を用いるのが一般的であり、このシリコン
半導体に用いられるものは、非晶質シリコン(a−S
i)半導体と結晶性を有するシリコン半導体との2つに
大別される。
【0003】前者の非晶質シリコン半導体は、作製温度
が低く、気相法により比較的容易に作製することが可能
で量産性に富むため、最も一般的に用いられている。し
かし、この非晶質シリコン半導体は、導電性等の物性が
結晶性を有するシリコン半導体に比べて劣るので、今
後、より高速特性を得るために、後者の結晶性を有する
シリコン半導体からなるTFTの作製方法の確立が強く
求められていた。なお、結晶性を有するシリコン半導体
としては、多結晶シリコン、微結晶シリコン、結晶成分
を含む非晶質シリコン、結晶性と非結晶性の中間の状態
を有するセミアモルファスシリコン等が知られている。
【0004】これら結晶性を有する薄膜状のシリコン半
導体を得る方法としては、以下の3つの方法が知られて
いる。
【0005】(1)成膜時に結晶性を有するシリコン半
導体膜を直接成膜する第1の方法 (2)非晶質のシリコン半導体膜を成膜しておき、レー
ザー光のエネルギーにより結晶性を有せしめる第2の方
法 (3)非晶質のシリコン半導体膜を成膜しておき、熱エ
ネルギーを加えることにより結晶性を有せしめる第3の
方法 しかし、これらの方法には以下のような問題点がある。
【0006】上記第1の方法では、成膜工程と結晶化と
が同時に進行するので、大粒径の結晶性シリコンを得る
ためにはシリコン膜を厚膜にすることが不可欠であり、
良好な半導体物性を有する膜を基板上に全面にわたって
均一に成膜することが技術上困難である。また、成膜温
度が600℃以上と高いので、安価なガラス基板が使用
できないというコスト上の問題があった。
【0007】上記第2の方法では、溶融固化過程の結晶
化現象を利用するので、小粒径ながら粒界が良好に処理
され、高品質な結晶性シリコン膜が得られる。しかし、
現在最も一般的に使用されているエキシマレーザーを例
にとると、レーザー光の照射面積が小さいため、スルー
プットが低いという問題があり、また大面積基板の全面
を均一に処理するにはレーザーの安定性が充分ではな
い。よって、次世代の技術という感が強い。
【0008】上記第3の方法では、上記第1および第2
の方法と比較すると大面積に対応できるという利点はあ
るが、結晶化に際して600℃以上の高温で数十時間に
わたる加熱処理を必要とする。従って、安価なガラス基
板の使用とスループットの向上とを考えると、加熱温度
を下げると共に短時間で結晶化させるという相反する問
題を同時に解決する必要がある。また、この方法は固相
結晶化現象を利用するので、結晶粒が基板面に平行に拡
がって数μmの粒径を持つものも現れ、成長した結晶粒
同士がぶつかり合って粒界が形成される。その粒界はキ
ャリアに対するトラップ準位として働くので、TFTの
移動度を低下させる大きな原因となっている。
【0009】そこで、上記第3の方法を利用して結晶粒
界の問題を解決する以下の2つの第4、第5の方法が提
案されている。第4の方法は、シリコン(Si+)等の
不純物をイオン注入法等より導入し、その後の熱処理に
より粒径が数μmの結晶粒を有する多結晶シリコン膜を
得る方法である(特開平5−55142号)。もう一つ
の第5の方法は、粒径10〜100nmのシリコン粒子
を高圧の窒素ガスと共に非晶質シリコン膜に吹き付けて
成長核を形成する方法である(特開平5−136048
号)。これら第4、第5の方法は、両者とも、非晶質シ
リコン膜に結晶成長の核となる異物を領域を定めて選択
的に導入した後、熱処理によりその異物を核とした結晶
成長を行わせて大粒径の高品質な結晶性シリコン膜を得
ており、これを利用してTFT等の半導体素子を形成し
ている。
【0010】しかし、これら第4、第5の方法では、導
入された異物は成長核としてのみ作用する。よって、結
晶成長の際の核発生や結晶成長方向の制御には有効であ
るが、結晶化のための加熱処理工程における上述の問題
はなお残る。例えば、第4の方法では、600℃の温度
で40時間の加熱処理により結晶化を行っており、第5
の方法では650℃以上の温度で熱処理を行っている。
このように高温の加熱を行うので、これらの技術はSO
I基板やSOS基板には有効な技術であるが、安価なガ
ラス基板に適用することは困難である。例えば、アクテ
ィブマトリクス型の液晶表示装置に用いられるコーニン
グ7059ガラスは、ガラス歪み点が593℃であり、
基板の大面積化を考慮した場合、600℃以上の加熱に
は問題がある。
【0011】そこで、本発明者らは、結晶化に必要な温
度の低温化と処理時間の短縮を両立し、さらには粒界の
影響を最小限に留めた結晶性シリコン薄膜の作製方法を
見い出した。
【0012】本発明者らの研究によれば、非晶質シリコ
ン膜の表面にニッケルやパラジウム、さらには鉛等の金
属元素を微量に導入させ、その後加熱することで、55
0℃、4時間程度の処理時間で結晶化を行えることが判
明している。このメカニズムは、まず金属元素を核とし
た結晶核発生が早期に起こり、その後、その金属元素が
触媒となって結晶成長を助長し、結晶化が急激に進行す
るものと理解される。そういう意味から、以後、これら
の金属元素を触媒元素と称する。
【0013】通常の固相成長法で結晶化したシリコン膜
が双晶構造であるのに対して、これらの触媒元素により
結晶化が助長されて結晶成長した結晶性シリコン膜は、
何本もの針状結晶または柱状結晶で構成されており、そ
れぞれの針状結晶または柱状結晶の内部は理想的な単結
晶状態となっている。
【0014】このような結晶性シリコン膜を活性領域と
してTFTを作製すると、通常の固相成長法で形成した
結晶性シリコン膜を用いた場合に比べて電界効果移動度
が1.2倍程度向上する。また、その後、レーザ光ある
いは強光を照射してその結晶性を助長することにより、
その差がさらに顕著になる。これは、以下のような理由
による。即ち、結晶性シリコン膜にレーザー光あるいは
強光を照射すると、結晶性シリコン膜の融点と非晶質シ
リコン膜の融点との相違から結晶粒界部が集中的に処理
される。この時、通常の固相成長法で形成した結晶性シ
リコン膜では結晶構造が双晶構造であるので、レーザー
光照射後も結晶粒界内部は双晶欠陥として残される。そ
れに対して、触媒元素を導入して結晶化した結晶性シリ
コン膜は針状結晶または柱状結晶で構成されており、そ
の内部は単結晶状態であるので、レーザー光あるいは強
光の照射により結晶粒界部が処理されると、基板全面に
わたってほぼ単結晶状態に近い結晶性シリコン膜が得ら
れる。
【0015】
【発明が解決しようとする課題】ところで、上述のよう
な触媒元素が半導体中に多量に存在していることは、こ
れらの半導体を用いた装置の信頼性や電気的安定性を阻
害するものであり、好ましいことではない。
【0016】つまり、ニッケル等の結晶化を助長する触
媒元素は、非晶質シリコンを結晶化させる際には必要で
あるが、結晶化したシリコン膜中には極力含まれないよ
うにするのが望ましい。本発明者らの研究によれば、シ
リコン膜中の触媒元素濃度が1×1019atoms/c
3を越えると、加熱処理により結晶化を行った後、エ
キシマレーザーを照射する際に触媒元素がシリコン膜表
面に析出する。この析出した触媒元素を放置したままで
TFTの作製を行うとS−D(ソース−ドレイン)リー
クを引き起こすので、得られるTFTは半導体素子とし
て有効な特性を得ることができない。また、析出した触
媒元素はシリコン化合物となっているので、シリコン膜
表面に損傷を与えることなく取り除くことが不可能であ
る。従って、析出した触媒元素を取り除いてTFTを作
製すると、シリコン膜表面の損傷に起因する移動度の劣
化やコンタクト不良を引き起こし、信頼性や電気的安定
性に問題が生じる。
【0017】本発明は、このような従来技術の課題を解
決すべくなされたものであり、600℃以下の熱処理に
より短時間で結晶化を行って基板面内で均一性良く結晶
性を有する半導体薄膜を作製することができ、熱処理で
得られる結晶性よりさらに高い結晶性が得られ、結晶性
を有する半導体薄膜に含まれる触媒元素の濃度を低減す
ることができるという要求を満たして、信頼性および電
気的安定性に優れた高性能な半導体基板の製造方法およ
び半導体装置の製造方法を提供することを目的とする。
【0018】
【課題を解決するための手段】本発明の半導体基板の製
造方法は、絶縁性基板もしくは表面に絶縁膜が堆積され
た基板上に、結晶性を有する半導体膜が形成された半導
体基板の製造方法であって、基板上に少なくとも非晶質
半導体膜を形成する工程と、該非晶質半導体膜の結晶化
を助長する触媒元素を、該非晶質半導体膜に導入する工
程と、該基板全体を加熱することにより非晶質半導体膜
を結晶化させる工程と、結晶化された半導体膜表面を酸
化する工程と、酸化された半導体膜に高エネルギー光を
照射する工程とを含むので、そのことにより上記目的が
達成される。
【0019】本発明の半導体基板の製造方法は、絶縁性
基板もしくは表面に絶縁膜が堆積された基板上に、結晶
性を有する半導体膜が形成された半導体基板の製造方法
であって、基板上に少なくとも非晶質半導体膜を形成す
る工程と、該非晶質半導体膜の結晶化を助長する触媒元
素を、該非晶質半導体膜の一部に選択的に導入する工程
と、該基板全体を加熱することにより非晶質半導体膜を
結晶化させる工程と、結晶化された半導体膜表面を酸化
する工程と、酸化された半導体膜に高エネルギー光を照
射する工程とを含むので、そのことにより上記目的が達
成される。
【0020】本発明の半導体装置の製造方法は、絶縁性
基板もしくは表面に絶縁膜が堆積された基板上に、結晶
性を有する半導体膜を用いた薄膜トランジスタが作製さ
れた半導体装置の製造方法であって、基板上に少なくと
も非晶質半導体膜を形成する工程と、該非晶質半導体膜
の結晶化を助長する触媒元素を、該非晶質半導体膜の一
部に選択的に導入する工程と、該基板全体を加熱するこ
とにより非晶質半導体膜を結晶化させる工程と、結晶化
された半導体膜表面を酸化する工程と、酸化された半導
体膜に高エネルギー光を照射する工程と、該触媒元素が
選択的に導入された領域と薄膜トランジスタの作製領域
とが重ならないように薄膜トランジスタを作製する工程
とを含むので、そのことにより上記目的が達成される。
【0021】本発明の半導体装置の製造方法は、絶縁性
基板もしくは表面に絶縁膜が堆積された基板上に、結晶
性を有する半導体膜を用いた薄膜トランジスタが作製さ
れた半導体装置の製造方法であって、基板上に少なくと
も非晶質半導体膜を形成する工程と、該非晶質半導体膜
の結晶化を助長する触媒元素を、該非晶質半導体膜の一
部に選択的に導入する工程と、該基板全体を加熱するこ
とにより非晶質半導体膜を結晶化させる工程と、結晶化
された半導体膜表面を酸化する工程と、酸化された半導
体膜に高エネルギー光を照射する工程と、該触媒元素が
選択的に導入された領域と薄膜トランジスタの作製領域
とが重ならないように、かつ、薄膜トランジスタの作製
領域が該半導体膜の結晶成長端よりも内側になるように
薄膜トランジスタを作製する工程とを含むので、そのこ
とにより上記目的が達成される。
【0022】なお、本発明において、前記酸化工程後の
半導体膜中の触媒元素濃度は、1×1019atoms/
cm3以下とするのが望ましい。また、前記触媒元素と
して、Ni、Co、Pd、Pt、Fe、Cu、Ag、A
u、In、Sn、P、AsおよびSbの内、少なくとも
一種を用いることができる。また、前記高エネルギー光
の光源として、エキシマレーザーを用いてもよく、ハロ
ゲンランプを用いてもよい。また、前記半導体膜とし
て、シリコン膜を用いることができる。
【0023】
【作用】本発明においては、絶縁性基板もしくは表面に
絶縁膜を有する基板上に形成された非晶質半導体膜に触
媒元素を導入して加熱することにより触媒元素を核とし
た結晶成長を行わせ、結晶化された半導体膜に高エネル
ギーを照射して結晶粒界処理を行ることにより結晶化を
助長させている。これら2つの工程の間において、結晶
化された半導体膜表面を酸化する工程が行われ、これに
より結晶化シリコン膜中の触媒元素濃度が低減される。
以下、この機構について説明する。
【0024】非晶質シリコン膜中にニッケル元素を導入
した場合、まず、導入された領域で結晶核が発生してシ
リコン膜の結晶化が起こり、その後、この結晶核を中心
に周辺の非導入領域に向かい基板面に沿って放射状に結
晶化が進行していく。以後、この基板面に沿った結晶成
長領域をラテラル成長領域と称する。本発明者らが、ニ
ッケル元素の選択的導入領域、ラテラル成長領域および
ラテラル成長端部の三点についてSIMSを用いてニッ
ケル濃度の測定を行ったところ、ニッケル元素の選択的
導入領域とラテラル成長端部とでは1×1019atom
s/cm3程度であり、ラテラル成長領域では1×10
18atoms/cm3程度であった。このことから、ニ
ッケル元素はニッケル−シリコン結合部分においてシリ
コン−シリコン結合を形成する触媒作用を示しながら自
身は移動して行き、常に結晶の成長端部分にニッケル濃
度が高い領域が存在すると考えられる。また、ラテラル
成長領域に限った場合、この部分の結晶構造は針状結晶
または柱状結晶であるが、ニッケル元素が結晶部分から
非晶質部分に移動して行くので、ニッケル元素は各針状
結晶または柱状結晶の間の粒界部分に存在する。このニ
ッケル元素の粒界部集中は電流の抜け道となり、TFT
を作製した場合にオフ特性の劣化を招き、素子の信頼性
や電気的安定性の点で問題が生じる。このように、触媒
元素の濃度が高い領域は、触媒元素の導入領域、シリコ
ン結晶の結晶成長端付近のアモルファスシリコン部分お
よび各結晶間の結晶粒界付近に分布している。
【0025】一方、アモルファスシリコンと結晶質シリ
コンとが混在するシリコン膜において、結晶質シリコン
の結晶粒の大きさを電子顕微鏡等で観察する場合に、二
クロム酸カリウム、硝酸およびフッ酸の混合溶液を用い
てセコエッチと称される処理を行うと、アモルファス部
分がエッチング除去されて結晶質シリコンの結晶粒が観
測しやすくなる。この混合溶液の内、二クロム酸カリウ
ムと硝酸とは強力な酸化作用によりシリコン膜を酸化
し、フッ酸成分は酸化されたシリコン膜をエッチング除
去するものである。アモルファス部分と結晶質部分とで
は、アモルファスシリコン部分の方が酸化されやすく、
エッチングレートが速い。このようにアモルファスシリ
コンと結晶質シリコンとを比較した場合、アモルファス
シリコンの方が酸化されやすいことが一般に知られてい
る。
【0026】上記2つの事実から、結晶化を助長する触
媒元素を導入して結晶化を行ったシリコン膜に対して表
面の酸化を行うと、アモルファス部分である結晶成長端
部分や結晶粒界部分での酸化が結晶質部分に比べて速く
進行する。この結晶成長端部分や結晶粒界部分は触媒元
素濃度が高いので触媒元素を含む酸化膜が形成され、後
のエッチングにより触媒元素が酸化膜と共に取り除かれ
る。この結果、結晶化シリコン膜中の触媒元素濃度を大
幅に低減することができる。酸化工程後の半導体膜中の
触媒元素濃度は、1×1019atoms/cm3以下と
するのが望ましく、このように低い触媒元素濃度とする
ことにより、高エネルギー照射時の触媒元素濃度の析出
を防止することができる。本発明者らの実験によれば、
触媒元素を導入して結晶化を行ったシリコン膜中の触媒
元素濃度は、酸化前に1×1019atoms/cm3
度であったのが、酸化後は1×1018cm3程度まで低
減できた。さらに、結晶化シリコン基板に対してこのよ
うな手法を適用すると、結晶化シリコン膜表面に付着し
ている有機物等、TFT作製時に特性劣化の要因となり
得る表面汚染物質も同時に清浄化することができる。
【0027】非晶質半導体膜に触媒元素を導入すると、
加熱により結晶核が発生し、その後結晶核を中心に放射
状に針状または柱状の結晶成長が起こる。特に、触媒元
素を非晶質半導体膜の一部に選択的に導入した場合、こ
の針状または柱状結晶は、導入領域から外側(非導入領
域側)に向かって基板面に沿って成長して行くので、結
晶成長方向を制御することができる。
【0028】非晶質半導体膜の一部に触媒元素を選択的
に導入する場合、触媒元素導入領域と薄膜トランジスタ
の作製領域とが重ならないように薄膜トランジスタを作
製するのが望ましい。その理由は以下の通りである。触
媒元素を選択的にシリコン膜中に導入して結晶をラテラ
ル成長させる場合、ラテラル成長の距離を充分に得るた
めには、触媒元素の導入量を全面導入の場合と比較して
10〜100倍程度とすることが必要である。このよう
に触媒元素が高濃度に導入された領域ではシリコン膜の
耐レーザ性や耐フッ酸性等が弱く表面荒れを起こし易
い。表面荒れが発生していると、TFTの移動度低下や
コンタクト不良の原因となるからである。そのため、触
媒元素の選択導入領域とTFTの素子形成領域とは重な
らないように配置するのが望ましい。
【0029】また、触媒元素導入領域と薄膜トランジス
タの作製領域とが重ならないように、かつ、薄膜トラン
ジスタの作製領域が半導体膜の結晶成長端よりも内側
(導入領域側)になるように薄膜トランジスタを作製す
るのが望ましい。その理由は前述の内容と同様であり、
以下の通りである。触媒元素を選択的にシリコン膜中に
導入して結晶をラテラル成長させる場合、ラテラル成長
の距離を充分に得るためには、触媒元素の導入量を全面
導入の場合と比較して10〜100倍程度とすることが
必要である。このように触媒元素が高濃度に導入された
領域ではシリコン膜の耐レーザ性や耐フッ酸性等が弱く
表面荒れを起こし易い。表面荒れが発生していると、T
FTの移動度低下やコンタクト不良の原因となるからで
ある。そのため、触媒元素の選択導入領域とTFTの素
子形成領域とは重ならないように配置するのが望まし
い。
【0030】触媒元素としては、Ni、Co、Pd、P
t、Fe、Cu、Ag、Au、In、Sn、P、Asお
よびSbのうち、少なくとも一種を用いることができ、
これらの触媒元素により結晶化のための加熱処理温度を
500℃〜580℃程度まで低温化できる。
【0031】高エネルギー光の光源としてエキシマレー
ザーを用いるとエネルギー密度の高い光を容易に得るこ
とができるので、結晶粒界部を処理して高い結晶性の半
導体膜を得ることができる。また、ハロゲンランプを用
いると大面積にわたって同時に光を照射することがで
き、さらにプロセススループットの向上を図ることがで
きる。
【0032】半導体膜としてシリコン膜を用いると、C
VD装置を用いて500℃以下の温度で大面積にわたっ
て容易に良質な半導体膜を得ることができる。
【0033】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【0034】(実施例1)図1(a)〜(d)は、実施
例1の半導体基板の製造方法の概要を示すプロセス断面
図である。
【0035】まず、図1(a)に示すように、ガラス等
の絶縁性基板表面を洗浄後、スパッタリング装置を用い
て二酸化シリコンを厚み200nm程度に堆積し、ベー
スコート膜101を形成する。
【0036】その上に、化学気相成長法(CVD法)ま
たはスパッタリング法により厚み100nm程度の非晶
質シリコン膜を堆積させる。この非晶質シリコン膜の厚
みは、20〜150nmの範囲とすることができる。
【0037】この非晶質シリコン膜に結晶化を助長する
触媒元素としてニッケルを導入後、基板全体に550℃
の温度で加熱処理を行う。この加熱処理により3〜10
分程度で結晶核が発生し、その後、この結晶核を中心と
して放射状に針状または柱状の結晶成長が起こる。図1
(a)は、この針状または柱状結晶領域102を横断す
る方向に基板を切断した場合の断面図であり、103は
結晶粒界部分の非晶質シリコン領域を示す。尚、ニッケ
ルの導入は、シリコン膜上に、直接または選択注入用の
マスクを形成した状態で、NiまたはNi−Si化合物
をスパッタ法等によって成膜した後、シリコン膜中にN
iを拡散させる方法、Ni電極を有するプラズマチャン
バ内でプラズマ処理によりNiを表面に堆積させた後、
シリコン膜中に拡散させる方法、またはイオンドープに
よりNiを注入する方法等により行うことができる。
【0038】次に、図1(b)に示すように、シリコン
膜表面の酸化を行う。この図において、104は酸化
膜、105は表面酸化前のシリコン膜表面、106は表
面酸化後のシリコン膜表面を示す。本実施例では、水蒸
気雰囲気中で600℃、12時間の熱酸化を行った。こ
の熱酸化によりシリコン膜の膜厚は約10nm減少し
た。ここで、特にシリコン膜とシリコン酸化膜との界面
106に着目すると、結晶質部分よりも非晶質部分(斜
線部)の方が酸化速度が速いので結晶粒界部分でより深
くまで酸化が進行している。また、ニッケル濃度が高い
結晶粒界部分での酸化が速く進行するので、シリコン膜
中に含まれるニッケル濃度を減少させることができる。
SIMS解析の結果、1×1019atoms/cm3
度から1×101 8atoms/cm3程度にまで減少し
たことが確認された。
【0039】その後、図1(c)に示すように、表面の
酸化膜104を取り除く。この時、酸化膜と共にニッケ
ル元素が取り除かれる。また、シリコン膜表面の汚染物
質も同時に除去することができる。
【0040】この状態の基板に、図1(d)に示すよう
に、高エネルギー光としてエキシマレーザー光107を
照射すると、結晶粒界部分の非晶質シリコン領域103
が結晶中に取り込まれる。この図において、108は新
しい結晶粒界面であり、破線109はレーザー照射前の
結晶粒界面である。この実施例では、シリコン膜中に含
まれる濃度が上記表面酸化工程により低減されているの
で、レーザー光照射によるニッケルの析出は見られなか
った。
【0041】以上により、基板面内で均一性良く、ほぼ
単結晶に近い電気特性に優れた多結晶化シリコン膜が得
られた。
【0042】(実施例2)図2(a)〜(d)は、実施
例2の半導体基板の製造方法の概要を示すプロセス断面
図である。
【0043】まず、図2(a)に示すように、ガラス等
の絶縁性基板表面を洗浄後、スパッタリング装置を用い
て二酸化シリコンを厚み200nm程度に堆積し、ベー
スコート膜201を形成する。
【0044】その上に、化学気相成長法(CVD法)ま
たはスパッタリング法により厚み100nm程度の非晶
質シリコン膜を堆積させる。
【0045】この非晶質シリコン膜に結晶化を助長する
触媒元素としてニッケルを導入後、基板全体に550℃
の温度で加熱処理を行う。この加熱処理により3〜10
分程度で結晶核が発生し、その後、この結晶核を中心と
して放射状に針状または柱状の結晶成長が起こる。図2
(a)は、この針状または柱状結晶領域202を横断す
る方向に基板を切断した場合の断面図であり、203は
結晶粒界部分の非晶質シリコン領域を示す。
【0046】次に、図2(b)に示すように、シリコン
膜表面の酸化を行う。この図において、204は酸化
膜、205は表面酸化前のシリコン膜表面、206は表
面酸化後のシリコン膜表面を示す。本実施例では、水蒸
気雰囲気中で600℃、12時間の熱酸化を行った。こ
の熱酸化によりシリコン膜の膜厚は約10nm減少し
た。ここで、特にシリコン膜とシリコン酸化膜との界面
206に着目すると、結晶質部分よりも非晶質部分(斜
線部)の方が酸化速度が速いので結晶粒界部分でより深
くまで酸化が進行している。また、ニッケル濃度が高い
結晶粒界部分での酸化が速く進行するので、シリコン膜
中に含まれるニッケル濃度を減少させることができる。
SIMS解析の結果、1×1019atoms/cm3
度から1×101 8atoms/cm3程度にまで減少し
たことが確認された。
【0047】この状態の基板に、図2(c)に示すよう
に、高エネルギー光としてエキシマレーザー光207を
照射すると、結晶粒界部分の非晶質シリコン領域203
が結晶中に取り込まれる。この図において、208は新
しい結晶粒界面であり、破線209はレーザー照射前の
結晶粒界面である。この実施例では、シリコン膜中に含
まれる濃度が上記表面酸化工程により低減されているの
で、レーザー光照射によるニッケルの析出は見られなか
った。
【0048】その後、図2(d)に示すように、表面の
酸化膜204を取り除く。この時、酸化膜と共にニッケ
ル元素が取り除かれる。また、シリコン膜表面の汚染物
質も同時に除去することができる。
【0049】以上により、基板面内で均一性良く、ほぼ
単結晶に近い電気特性に優れた結晶性シリコン膜が得ら
れた。
【0050】(実施例3)図3(a)〜(f)は、実施
例3の半導体基板の製造方法の概要を示すプロセス断面
図である。
【0051】まず、図3(a)に示すように、ガラス等
の絶縁性基板表面を洗浄後、スパッタリング装置を用い
て二酸化シリコンを厚み200nm程度に堆積し、ベー
スコート膜301を形成する。
【0052】その上に、化学気相成長法(CVD法)ま
たはスパッタリング法により厚み100nm程度の非晶
質シリコン膜302を堆積させる。この非晶質シリコン
膜の厚みは、20〜150nmの範囲とすることができ
る。
【0053】次に、この非晶質シリコン膜302中、領
域303に結晶化を助長する触媒元素としてニッケルを
選択的に導入する。図3(a)は、この状態の断面図で
ある。
【0054】その後、基板全体に550℃の温度で加熱
処理を行うと、3〜10分程度で結晶核が発生し、さら
に、この結晶核を中心として放射状に針状または柱状の
結晶成長が起こる。この針状または柱状結晶は、やが
て、図3(b)に矢印304で示すように、領域303
から外側(非導入領域)に向かって基板表面に沿って成
長して行く。尚、ニッケルの選択的導入は、シリコン膜
上に、選択注入用のマスクを形成した状態で、Niまた
はNi−Si化合物をスパッタ法等によって成膜した
後、シリコン膜中にNiを拡散させる方法、Ni電極を
有するプラズマチャンバ内でプラズマ処理によりNiを
表面に堆積させた後、シリコン膜中に拡散させる方法、
またはイオンドープによりNiを注入する方法等により
行うことができる。
【0055】図3(c)に、加熱処理による結晶化が終
了した状態の基板断面図を示す。ニッケルの選択的導入
領域303に対して外側に針状または柱状の結晶領域
(ラテラル成長領域)305が存在し、さらにその外側
に結晶成長端領域306が存在する。ここで、選択的導
入領域303と結晶成長端領域306とは、針状または
柱状結晶領域305に比べてニッケル濃度が高くなって
いる。
【0056】図3(d)に、図3(c)中に一点破線で
示した部分を紙面に垂直な面で切断した場合の断面図を
示す。この図において、307は針状または柱状結晶領
域を示し、308は核結晶粒界部の残存した非晶質シリ
コン領域を示す。
【0057】次に、図3(e)に示すように、シリコン
膜表面の酸化を行う。この図において、309は酸化
膜、310は表面酸化前のシリコン膜表面、311は表
面酸化後のシリコン膜表面を示す。本実施例では、水蒸
気雰囲気中で600℃、12時間の熱酸化を行った。こ
の熱酸化によりシリコン膜の膜厚は約10nm減少し
た。ここで、特にシリコン膜とシリコン酸化膜との界面
311に着目すると、結晶領域307よりも非晶質部分
の方が酸化速度が速いので結晶粒界領域308でより深
くまで酸化が進行している。また、ニッケル濃度が高い
結晶粒界領域308や結晶成長端での酸化が速く進行す
るので、シリコン膜中に含まれるニッケル濃度を減少さ
せることができる。SIMS解析の結果、ニッケル元素
の選択的導入領域303および結晶成長端部306では
1×1019atoms/cm3程度から1×1018at
oms/cm3程度にまで減少し、針状または柱状結晶
成長領域305では1×1018atoms/cm3程度
から4×1017atoms/cm3程度にまで減少した
ことが確認された。
【0058】その後、図3(f)に示すように、表面の
酸化膜309を取り除く。この時、酸化膜と共にニッケ
ル元素が取り除かれる。また、シリコン膜表面の汚染物
質も同時に除去することができる。
【0059】この状態の基板に、高エネルギー光として
エキシマレーザー光312を照射すると、結晶粒界部分
の非晶質シリコン領域308が結晶中に取り込まれる。
この図において、314は新しい結晶粒界面であり、破
線313はレーザー照射前の結晶粒界面である。この実
施例では、シリコン膜中に含まれる濃度が上記表面酸化
工程により低減されているので、レーザー光照射による
ニッケルの析出は見られなかった。
【0060】以上により、基板面内で均一性良く、ほぼ
単結晶に近い電気特性に優れた結晶性シリコン膜が得ら
れた。また、この結晶性シリコン膜の領域305では、
触媒元素導入領域303から非導入領域(外側)に向か
って針状または柱状結晶の成長方向が制御されていた。
【0061】(実施例4)図4(a)〜(f)は、実施
例3の半導体基板の製造方法の概要を示すプロセス断面
図である。
【0062】まず、図4(a)に示すように、ガラス等
の絶縁性基板表面を洗浄後、スパッタリング装置を用い
て二酸化シリコンを厚み200nm程度に堆積し、ベー
スコート膜401を形成する。
【0063】その上に、化学気相成長法(CVD法)ま
たはスパッタリング法により厚み100nm程度の非晶
質シリコン膜402を堆積させる。
【0064】次に、この非晶質シリコン膜402中、領
域403に結晶化を助長する触媒元素としてニッケルを
選択的に導入する。図4(a)は、この状態の断面図で
ある。
【0065】その後、基板全体に550℃の温度で加熱
処理を行うと、3〜10分程度で結晶核が発生し、さら
に、この結晶核を中心として放射状に針状または柱状の
結晶成長が起こる。この針状または柱状結晶は、やが
て、図4(b)に矢印404で示すように、領域403
から外側(非導入領域)に向かって基板表面に沿って成
長して行く。
【0066】図4(c)に、加熱処理による結晶化が終
了した状態の基板断面図を示す。ニッケルの選択的導入
領域403に対して外側に針状または柱状結晶領域(ラ
テラル成長領域)405が存在し、さらにその外側に結
晶成長端領域406が存在する。ここで、選択的導入領
域403と結晶成長端領域406とは、針状または柱状
の結晶領域405に比べてニッケル濃度が高くなってい
る。
【0067】図4(d)に、図4(c)中に一点破線で
示した部分を紙面に垂直な面で切断した場合の断面図を
示す。この図において、407は針状または柱状結晶領
域を示し、408は核結晶粒界部の非晶質残存部分を示
す。
【0068】次に、図4(e)に示すように、シリコン
膜表面の酸化を行う。この図において、409は酸化
膜、410は表面酸化前のシリコン膜表面、411は表
面酸化後のシリコン膜表面を示す。本実施例では、水蒸
気雰囲気中で600℃、12時間の熱酸化を行った。こ
の熱酸化によりシリコン膜の膜厚は約10nm減少し
た。ここで、特にシリコン膜とシリコン酸化膜との界面
411に着目すると、結晶質部分407よりも非晶質部
分の方が酸化速度が速いので結晶粒界部分408でより
深くまで酸化が進行している。また、ニッケル濃度が高
い結晶粒界部分408や結晶成長端での酸化が速く進行
するので、シリコン膜中に含まれるニッケル濃度を減少
させることができる。SIMS解析の結果、ニッケル元
素の選択的導入領域403および結晶成長端部406で
は1×1019atoms/cm3程度から1×1018
toms/cm3程度にまで減少し、針状または柱状結
晶成長領域405では1×1018atoms/cm3
度から4×1017atoms/cm3程度にまで減少し
たことが確認された。
【0069】この状態の基板に、図4(f)に示すよう
に、高エネルギー光としてエキシマレーザー412を照
射すると、結晶粒界部分の非晶質部分408が結晶中に
取り込まれる。この図において、414は新しい結晶粒
界面であり、破線413はレーザー照射前の結晶粒界面
である。この実施例では、シリコン膜中に含まれる濃度
が上記表面酸化工程により低減されているので、レーザ
ー光照射によるニッケルの析出は見られなかった。
【0070】その後、表面の酸化膜409を取り除く。
この時、酸化膜と共にニッケル元素が取り除かれる。ま
た、シリコン膜表面の汚染物質も同時に除去することが
できる。
【0071】以上により、基板面内で均一性良く、ほぼ
単結晶に近い電気特性に優れた結晶性シリコン膜が得ら
れた。また、この結晶性シリコン膜の領域405では、
触媒元素導入領域403から非導入領域(外側)に向か
って針状または柱状結晶の成長方向が制御されていた。
【0072】上記実施例1〜4で得られた結晶性シリコ
ン膜をTFTの活性領域として半導体装置を作製する
と、ほぼ単結晶シリコンに極めて近い良好な結晶性を有
する結晶性シリコン膜をTFTの活性領域とすることが
できるので高い電界効果移動度を得ることができる。こ
の結晶性シリコン膜は触媒元素濃度が低いので、オフ特
性の劣化が生じず、作製時に触媒元素の析出がないので
電流リークや移動度の劣化、コンタクト不良等が生じな
い。よって、信頼性および電気的安定性に優れた半導体
装置を得ることができる。
【0073】(実施例5)この実施例では、実施例3ま
たは4と同様にして作製した半導体基板上に、図5に示
すような配置でTFTを作製した。
【0074】この図において、501は結晶化を助長す
る触媒元素の選択的導入領域を示す。触媒元素の導入
後、基板全体に加熱処理を行うと3〜10分程度で領域
501内に結晶核が発生し、さらに加熱を続けるとこの
結晶核を中心として放射状に針状または柱状の結晶成長
が起こる。この針状または柱状結晶は、やがて、矢印5
03に示すように、領域501から外側(非導入領域)
に向かって基板表面に沿って成長して行く。曲線502
は、加熱処理終了時の結晶成長端を示す。
【0075】この半導体装置において、TFTは、触媒
元素の選択導入領域501の外側である領域504に配
置されており、上述した作用の欄で説明した理由により
良好な電気特性を有するTFTを得ることができる。
【0076】(実施例6)この実施例では、実施例3ま
たは4と同様にして作製した半導体基板上に、図6に示
すような配置でTFTを作製した。
【0077】この図において、601は結晶化を助長す
る触媒元素の選択的導入領域を示す。触媒元素の導入
後、基板全体に加熱処理を行うと3〜10分程度で領域
601内に結晶核が発生し、さらに加熱を続けるとこの
結晶核を中心として放射状に針状または柱状の結晶成長
が起こる。この針状または柱状結晶は、やがて、矢印6
03に示すように、領域601から外側(非導入領域)
に向かって基板表面に沿って成長して行く。曲線602
は、加熱処理終了時の結晶成長端を示す。
【0078】この半導体装置において、TFTは、触媒
元素の選択導入領域601の外側で、かつ、結晶成長端
602の内側である領域604に配置されており、上述
した作用の欄で説明した理由により、良好な電気特性を
有するTFTを得ることができる。
【0079】以上、本発明の実施例について具体的に説
明したが、本発明は上記実施例に限定されるものではな
く、本発明の技術思想に基づいて各種の変形が可能であ
る。
【0080】上記実施例において、ベースコート膜に必
要な膜厚は基板の表面状態によって異なり、十分に平坦
でかつナトリウムイオン等の半導体特性に悪影響を与え
るイオン濃度が十分に低い基板であれば、省略すること
も可能である。逆に、表面の状態が悪く、傷や凹凸の激
しい基板であれば、上記膜厚よりも厚く堆積させる必要
がある。
【0081】結晶化を助長する触媒元素としてはニッケ
ルを例に挙げているが、Ni、Co、Pd、Pt、F
e、Cu、Ag、Au、In、Sn、P、AsおよびS
bのうち、少なくとも一種であればいずれを用いてもよ
い。
【0082】シリコン膜の酸化方法としては、HClや
ハロゲンガスあるいは酸素ガスを用いた熱酸化等、他の
方法を用いても同様の効果を得ることができる。
【0083】高エネルギー光の光源としてはエキシマレ
ーザーを用いているが、ハロゲンランプや連続波レーザ
ー等他の光源を用いてもよい。エキシマレーザーにはエ
ネルギー密度の高い光を容易に得ることができるという
利点があり、また、ハロゲンランプには大面積に渡って
同時に光を照射できるのでプロセススループットを向上
できるという利点がある。
【0084】
【発明の効果】以上の説明から明らかなように、本発明
によれば、結晶化を助長する触媒元素を導入して非晶質
膜を結晶化させているので、プロセス温度を550℃程
度の低温に抑えて短時間の処理により結晶性半導体膜を
作製することができる。この際、触媒元素を選択的に導
入することにより、結晶成長方向を制御することができ
る。また、結晶化された半導体膜表面を酸化することに
より触媒元素濃度を低減し、膜表面の汚染物質除去も同
時に行うことができる。さらに、高エネルギー光を照射
して粒界処理を行うことにより、ほぼ単結晶に近い良好
な結晶性半導体膜を得ることができる。
【0085】この結晶性半導体膜を用いてTFTを作製
すると、オン・オフ比が大きく、低リーク電流・高移動
度のTFTとすることができ、信頼性および電気的安定
性に優れた半導体装置を提供することができる。
【0086】また、最高プロセス温度を600℃程度に
抑え、結晶化時間を短縮できるので、近年量産化が実現
し始めている歪み点650℃程度の板ガラスを基板とし
て利用できる。よって、直視タイプのドライバモノリシ
ック型大画面液晶表示装置の量産を実現化能にすること
ができる。
【図面の簡単な説明】
【図1】実施例1の半導体基板の製造方法を示すプロセ
ス断面図である。
【図2】実施例2の半導体基板の製造方法を示すプロセ
ス断面図である。
【図3】実施例3の半導体基板の製造方法を示すプロセ
ス断面図である。
【図4】実施例4の半導体基板の製造方法を示すプロセ
ス断面図である。
【図5】実施例5の半導体装置におけるTFTの作製領
域の配置図である。
【図6】実施例6の半導体装置におけるTFTの作製領
域の配置図である。
【符号の説明】
101、201、301、401 ベースコート膜 102、202、305、307、405、407 針
状または柱状結晶領域 103、203、308 非晶質シリコン領域(結晶粒
界領域) 408 非晶質残存部分(結晶粒界部分) 104、204、309、409 酸化膜 105、205、310、410 表面酸化前のシリコ
ン膜表面 106、206、311、411 表面酸化後のシリコ
ン膜表面(界面) 107、207、312、412 エキシマレーザー光 108、208、313、413 結晶粒界面 109、209、314、414 結晶粒界面 302、402 シリコン膜 303、403 選択導入領域(領域) 304、404 矢印(成長方向) 306、406 結晶成長端領域

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 絶縁性基板もしくは表面に絶縁膜が堆積
    された基板上に、結晶性を有する半導体膜が形成された
    半導体基板の製造方法であって、 基板上に少なくとも非晶質半導体膜を形成する工程と、 該非晶質半導体膜の結晶化を助長する触媒元素を、該非
    晶質半導体膜に導入する工程と、 該基板全体を加熱することにより非晶質半導体膜を結晶
    化させる工程と、 結晶化された半導体膜表面を酸化する工程と、 酸化された半導体膜に高エネルギー光を照射する工程と
    を含む半導体基板の製造方法。
  2. 【請求項2】 絶縁性基板もしくは表面に絶縁膜が堆積
    された基板上に、結晶性を有する半導体膜が形成された
    半導体基板の製造方法であって、 基板上に少なくとも非晶質半導体膜を形成する工程と、 該非晶質半導体膜の結晶化を助長する触媒元素を、該非
    晶質半導体膜の一部に選択的に導入する工程と、 該基板全体を加熱することにより非晶質半導体膜を結晶
    化させる工程と、 結晶化された半導体膜表面を酸化する工程と、 酸化された半導体膜に高エネルギー光を照射する工程と
    を含む半導体基板の製造方法。
  3. 【請求項3】 絶縁性基板もしくは表面に絶縁膜が堆積
    された基板上に、結晶性を有する半導体膜を用いた薄膜
    トランジスタが作製された半導体装置の製造方法であっ
    て、 基板上に少なくとも非晶質半導体膜を形成する工程と、 該非晶質半導体膜の結晶化を助長する触媒元素を、該非
    晶質半導体膜の一部に選択的に導入する工程と、 該基板全体を加熱することにより非晶質半導体膜を結晶
    化させる工程と、 結晶化された半導体膜表面を酸化する工程と、 酸化された半導体膜に高エネルギー光を照射する工程
    と、 該触媒元素が選択的に導入された領域と薄膜トランジス
    タの作製領域とが重ならないように薄膜トランジスタを
    作製する工程とを含む半導体装置の製造方法。
  4. 【請求項4】 絶縁性基板もしくは表面に絶縁膜が堆積
    された基板上に、結晶性を有する半導体膜を用いた薄膜
    トランジスタが作製された半導体装置の製造方法であっ
    て、 基板上に少なくとも非晶質半導体膜を形成する工程と、 該非晶質半導体膜の結晶化を助長する触媒元素を、該非
    晶質半導体膜の一部に選択的に導入する工程と、 該基板全体を加熱することにより非晶質半導体膜を結晶
    化させる工程と、 結晶化された半導体膜表面を酸化する工程と、 酸化された半導体膜に高エネルギー光を照射する工程
    と、 該触媒元素が選択的に導入された領域と薄膜トランジス
    タの作製領域とが重ならないように、かつ、薄膜トラン
    ジスタの作製領域が該半導体膜の結晶成長端よりも内側
    になるように薄膜トランジスタを作製する工程と、 を含む半導体装置の製造方法。
JP06144967A 1993-12-27 1994-06-27 半導体基板の製造方法および半導体装置の製造方法 Expired - Fee Related JP3090847B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP06144967A JP3090847B2 (ja) 1994-06-27 1994-06-27 半導体基板の製造方法および半導体装置の製造方法
TW083110986A TW279275B (ja) 1993-12-27 1994-11-25
US08/357,653 US5550070A (en) 1993-12-27 1994-12-16 Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same
CN94112771A CN1045688C (zh) 1993-12-27 1994-12-27 半导体薄膜及使用这种薄膜的半导体器件的制造方法
KR1019940039279A KR0156020B1 (ko) 1993-12-27 1994-12-27 반도체막 및 반도체막을 이용한 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06144967A JP3090847B2 (ja) 1994-06-27 1994-06-27 半導体基板の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0817741A true JPH0817741A (ja) 1996-01-19
JP3090847B2 JP3090847B2 (ja) 2000-09-25

Family

ID=15374363

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06144967A Expired - Fee Related JP3090847B2 (ja) 1993-12-27 1994-06-27 半導体基板の製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3090847B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705829A (en) * 1993-12-22 1998-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed using a catalyst element capable of promoting crystallization
JP2006216969A (ja) * 2006-02-16 2006-08-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法
US7375401B2 (en) 1996-02-23 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Static random access memory using thin film transistors
US8368142B2 (en) 1996-10-15 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5705829A (en) * 1993-12-22 1998-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed using a catalyst element capable of promoting crystallization
US6624445B2 (en) 1993-12-22 2003-09-23 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method of manufacturing the same
US7375401B2 (en) 1996-02-23 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Static random access memory using thin film transistors
US8368142B2 (en) 1996-10-15 2013-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2006216969A (ja) * 2006-02-16 2006-08-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作成方法

Also Published As

Publication number Publication date
JP3090847B2 (ja) 2000-09-25

Similar Documents

Publication Publication Date Title
US5550070A (en) Method for producing crystalline semiconductor film having reduced concentration of catalyst elements for crystallization and semiconductor device having the same
KR100297318B1 (ko) 반도체장치제작방법
JP4307371B2 (ja) 薄膜トランジスタ製造方法
KR100437296B1 (ko) 박막트랜지스터및그제조방법
KR100666564B1 (ko) 박막트랜지스터의 제조 방법
US6391747B1 (en) Method for forming polycrystalline silicon film
US7390727B2 (en) Polycrystalline silicon film containing Ni
JP3432187B2 (ja) 半導体装置の製造方法
JP3041177B2 (ja) 半導体装置の製造方法
US20060286780A1 (en) Method for forming silicon thin-film on flexible metal substrate
KR100611761B1 (ko) 박막트랜지스터 제조 방법
JP3090847B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JPH07297122A (ja) 半導体装置およびその製造方法
KR100305255B1 (ko) 다결정실리콘박막의제조방법
JP3269730B2 (ja) 半導体基板の製造方法及び半導体装置の製造方法
KR19990023052A (ko) 비정질 막을 결정화하는 방법
JP3582768B2 (ja) 半導体装置の製造方法
KR20010026786A (ko) 수소 플라즈마와 전계를 이용한 비정질막의 결정화 방법
JP3192544B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP2006108136A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
JP2001308007A (ja) 多結晶半導体膜の形成方法、形成装置、及び多結晶半導体薄膜トランジスタの製造方法
JP2004063967A (ja) 結晶性珪素膜、半導体トランジスタおよび結晶性珪素膜の製造方法
JPH03219643A (ja) 半導体装置の製造方法
JP2001102589A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JPH08293468A (ja) 半導体の作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130721

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees